JP2007221338A - 周波数変調器およびこれを用いたｆｍ送信回路 - Google Patents

Abstract

【課題】ＰＬＬを用いた周波数変調器を簡素化する。
【解決手段】周波数変調器１００において、ＶＣＯ１２は、入力端子１３に印加された電圧Ｖｃｎｔに応じた周波数で発振する。分周器１４は、ＶＣＯ１２の出力信号Ｓｏｕｔを分周する。位相比較器１６は、分周器１４の出力信号Ｓｆｂを、基準クロック信号ＣＫｒｅｆと比較し、位相差に応じた電圧Ｖｐｃを出力する。ループフィルタ１８は、位相比較器１６の出力端子１７からＶＣＯ１２の入力端子１３に至る経路上に設けられ、位相比較器１６の出力電圧Ｖｐｃの高周波成分を除去する。ループフィルタ１８が位相比較器１６の出力端子１７からＶＣＯ１２の入力端子１３に至る経路と接続される端子とは別に、変調信号Ｓｉｎを入力するための端子１９をループフィルタ１８に設ける。
【選択図】図１

Description

本発明は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を利用した直接変調型の周波数変調器に関する。

ＦＭ放送や、車載用オーディオにおいて、送信すべきオーディオ信号（変調信号）にもとづいて、周波数変調された被変調信号を生成する周波数変調器が用いられている。たとえば、特許文献１には、電圧制御発振器（以下、ＶＣＯという）、分周器、位相比較器、ループフィルタを用いてＰＬＬを構成し、ＶＣＯの入力信号に変調信号であるオーディオ信号を重畳する直接変調型の周波数変調器が開示されている。

特許文献１に開示されるように、従来の直接変調型の周波数変調器においては、ループフィルタの出力端子と、ＶＣＯの入力端子の間に、カップリングキャパシタや、加算用の抵抗を用いて変調信号をカップリングする手法がとられていた。
特開平９−６９７２９号公報

しかしながら、従来においては、カップリングキャパシタや抵抗を用いて、変調信号を高周波信号に重畳するため、ＰＬＬのループフィルタのインピーダンスが、変調信号である入力信号に影響を与えるという問題があった。変調信号がループフィルタに影響を受けると、変調信号の高域が減衰するため、たとえばオーディオ信号を変調するような場合には、信号に歪みが発生する。また、ループフィルタから出力される信号が、変調信号を生成する回路側にリークする場合があった。また、カップリングキャパシタが必要であるため、回路の部品点数が多くなるという問題もあった。

本発明はこうした課題に鑑みてなされたものであり、その目的は、ＰＬＬのループフィルタが変調信号におよぼす影響を抑えることができる周波数変調器の提供にある。

本発明のある態様は、入力信号である変調信号にもとづき、周波数変調を行い出力する周波数変調器に関する。この周波数変調器は、入力端子に印加された電圧に応じた周波数で発振する電圧制御発振器と、電圧制御発振器の出力信号を分周する分周器と、分周器の出力信号を、基準クロック信号と比較し、位相差に応じた電圧を出力する位相比較器と、位相比較器の出力端子から電圧制御発振器の入力端子に至る経路上に設けられ、位相比較器の出力電圧の高周波成分を除去するループフィルタと、を備える。ループフィルタが位相比較器の出力端子から電圧制御発振器の入力端子に至る経路と接続される端子とは別に、変調信号を入力するための端子をループフィルタに設ける。

変調信号は、ループフィルタから引き出された端子のうち、当該ループフィルタが位相比較器の出力端子から電圧制御発振器の入力端子に至る経路上の端子以外の入力端子に入力される。この態様によると、ループフィルタによって、位相比較器の出力信号の高周波成分が除去されるとともに、そのループフィルタを介して、被変調信号が、位相比較器の出力信号に重畳される。そのため、従来必要とされていたカップリングキャパシタが不要となり、部品点数を削減し、回路面積を減少することができる。

変調信号が入力されるループフィルタに設けられる端子は、ループフィルタの基準電圧端子であってもよい。ループフィルタの基準電圧端子とは、通常、接地端子などに接続され、固定電圧が印加されるべき端子等をいう。

ループフィルタは、電圧制御発振器の入力端子および基準電圧端子の間に設けられたキャパシタを含んでもよい。ループフィルタは、ラグリードフィルタであってもよい。また、ループフィルタは、一端が位相比較器の出力端子と電圧制御発振器の入力端子間の経路となる配線に接続され、他端が基準電圧端子に接続された第１キャパシタと、第１キャパシタと並列をなす経路上に直列に設けられた第２キャパシタおよび抵抗と、を含んでもよい。

被変調信号は、ステレオコンポジット信号であってもよい。

周波数変調器は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。周波数変調器を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。

本発明の別の態様は、上述の周波数変調器を利用したＦＭ送信回路である。このＦＭ送信回路は、オーディオ信号をステレオコンポジット信号に変換するステレオ変調部と、ステレオ変調部から出力されるステレオコンポジット信号を被変調信号として周波数変調をかける上述の周波数変調器と、周波数変調器から出力される高周波信号を増幅する増幅器と、を備える。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、ＰＬＬを用いた直接型の周波数変調器において、変調信号を、ループフィルタの出力信号に重畳し、周波数変調を行うことができる。

本実施の形態に係る周波数変調器は、ＶＣＯ、分周器、位相比較器、ループフィルタを用いてＰＬＬを構成し、ＶＣＯの入力信号に被変調信号を重畳する直接変調型の周波数変調器である。図１は、本発明の実施の形態に係る周波数変調器１００の構成を示す回路図である。周波数変調器１００は、入力端子１０２に入力された変調信号である入力信号Ｓｉｎにもとづき周波数変調を行い、出力端子１０４から被変調信号Ｓｏｕｔを出力する。基準クロック端子１０６には、基準クロック信号ＣＫｒｅｆが入力される。

周波数変調器１００は、ＶＣＯ１２、分周器１４、位相比較器１６、ループフィルタ１８、を含み、１つの半導体基板上に一体集積化される。

ＶＣＯ１２は、その入力端子１３に印加された電圧（以下、制御電圧Ｖｃｎｔ）に応じた周波数で発振する。ＶＣＯ１２の出力信号Ｓｏｕｔは、出力端子１０４から被変調信号として外部へと出力されるとともに、分周器１４へと入力される。

分周器１４は、ＶＣＯ１２の出力信号Ｓｏｕｔの周波数ｆｒｆを、１／ｎ（ｎは自然数）に分周し、帰還信号Ｓｆｂを出力する。位相比較器１６には、分周器１４から出力される周波数ｆｒｆ／ｎの帰還信号Ｓｆｂを、基準クロック端子１０６に入力される基準クロック信号ＣＫｒｅｆと比較し、２つの信号の位相差に応じた電圧（以下、位相差電圧Ｖｐｃという）を出力する。位相比較器１６は、どの構成のものを用いてもよく、たとえば、帰還信号Ｓｆｂと、基準クロック信号ＣＫｒｅｆの位相差に応じて、チャージ信号またはディスチャージ信号を出力する位相比較回路と、チャージ信号またはディスチャージ信号に応じて、キャパシタを充放電するチャージポンプ回路によって構成することができる。

ループフィルタ１８は、位相比較器１６の出力端子１７からＶＣＯ１２の入力端子１３に至る経路上に設けられる。ループフィルタ１８は、位相比較器１６から出力される位相差電圧Ｖｐｃの高周波成分を除去し、制御電圧Ｖｃｎｔとして出力する。

ループフィルタ１８からは、位相比較器１６の出力端子１７からＶＣＯ１２の入力端子１３に至る経路と接続される端子とは別に、端子１０２が設けられている。この端子１０２は、上述の入力端子１０２であって、変調信号Ｓｉｎが入力される。

図２は、ループフィルタ１８の構成を詳細に示した周波数変調器１００の回路図である。本実施の形態において、ループフィルタ１８は、位相比較器１６の出力端子１７からＶＣＯ１２の入力端子１３に至る経路から基準電圧端子１９に向かって分岐するシャントキャパシタＣ１、Ｃ２に加えて、第１抵抗Ｒ１を含む。第１キャパシタＣ１は、一端が位相比較器１６の出力端子１７とＶＣＯ１２の入力端子１３の経路となる配線に接続され、他端が基準電圧端子１９に接続される。第２キャパシタＣ２および第１抵抗Ｒ１は、第１キャパシタＣ１と並列をなす経路上に直列に設けられる。このように、本実施の形態において、ループフィルタ１８はラグリードフィルタとして構成される。

通常、ループフィルタ１８は、基準電圧端子１９を接地し、電位を固定した状態で使用される。本実施の形態においては、基準電圧端子１９を接地して固定電位を印加するかわりに、入力端子１０２に入力された変調信号Ｓｉｎを、第２抵抗Ｒ２、第３抵抗Ｒ３によって分圧して入力する。ここで、第２抵抗Ｒ２の抵抗値は、ループフィルタ１８の周波数特性に及ぼす影響を抑えるため、数十Ωから数百Ω程度に設定するのが好ましい。もっとも、第２抵抗Ｒ２をループフィルタ１８の構成要素の一部としてとらえてもよい。この場合には、ループフィルタ１８から引き出された端子のうち、ループフィルタ１８が位相比較器１６の出力端子１７からＶＣＯ１２の入力端子１３に至る経路上の端子以外の端子に、変調信号Ｓｉｎが入力されていると把握することができる。第３抵抗Ｒ３の抵抗値は、数ｋΩとするのが望ましい。

もっとも、ループフィルタ１８の構成は図２に限定されるものではなく、所望のカットオフ周波数が得られる構成とすればよいが、少なくとも、基準電圧端子１９からＶＣＯ１２の入力端子１３に至る経路に設けられ、直流成分を阻止するキャパシタを含んでいることが要求される。

以上のように構成された周波数変調器１００の動作について説明する。入力端子１０２から入力された変調信号Ｓｉｎは、第２抵抗Ｒ２、第３抵抗Ｒ３によって分圧された後、基準電圧端子１９からループフィルタ１８に入力される。ループフィルタ１８は、基準電圧端子１９に入力された信号に対しては、ハイパスフィルタとして機能し、変調信号Ｓｉｎの直流成分を除去する。すなわち、ループフィルタ１８の第１キャパシタＣ１、第２キャパシタＣ２は、変調信号Ｓｉｎに対して、カップリングキャパシタとして機能する。

また、ループフィルタ１８は、位相比較器１６から出力された位相差電圧Ｖｐｃに対しては、本来のループフィルタとして、すなわち、ローパスフィルタとして機能する。

位相比較器１６から出力される位相差電圧Ｖｐｃと、変調信号Ｓｉｎは、ループフィルタ１８によって重畳され、制御信号ＶｃｎｔとしてＶＣＯ１２の入力端子１３へと入力される。その結果、ＶＣＯ１２の出力信号Ｓｏｕｔは、変調信号Ｓｉｎによって周波数変調された高周波信号となる。

このように、本実施の形態に係る周波数変調器１００によれば、ループフィルタ１８の基準電圧端子１９に変調信号Ｓｉｎを入力し、位相比較器１６の出力信号と重畳する。その結果、従来の回路のように、カップリングキャパシタ等を設ける必要がなくなるため、部品点数を減らすことができ、回路を簡素化し、回路規模を小さくすることが可能となる。特に従来においては、カップリングキャパシタが他の回路素子とともにハイパスフィルタを構成するという問題があった。そのため、必要な周波数成分を通過させるために、その容量値を非常に大きくする必要があり、ＩＣ化できず、外付け部品として設ける必要があった。これに対して、本実施の形態に係る周波数変調器１００では、カップリングキャパシタを用いなくても、変調信号ＳｉｎをＰＬＬのＶＣＯ１２の入力に重畳することができるため、外付け部品を減らすことができる。また、カップリングキャパシタを外部に設ける場合、２つの端子を設ける必要があったが、これらの端子も削減し、チップ面積を低減することができる。

次に、本実施の形態に係る周波数変調器１００の応用例について説明する。図３は、図１、図２の周波数変調器１００を使用したＦＭ送信機２００の構成を示すブロック図である。このＦＭ送信機２００は、オーディオ信号をステレオコンポジット信号に変換し、周波数変調を行い、増幅してアンテナから送信する。このようなＦＭ送信機２００は、車載用オーディオにおいて、ケーブルを介さずに信号を送信する際に使用したり、あるいは携帯端末に内蔵され、据え置き型のオーディオ機器に対してオーディオ信号を送信する用途に用いることができる。ＦＭ送信機２００は、図２の周波数変調器１００に加えて、ステレオ変調部２０２、パワーアンプ２０４を含んで、ひとつのＬＳＩに集積化されてもよいし、別々のＩＣに分割して構成されてもよい。

オーディオ信号源２１０は、ＣＤプレイヤやＭＤプレイヤ、メモリオーディオ、ハードディスクオーディオなどであって、オーディオ信号Ｓ１を生成し、ＦＭ送信機２００へと出力する。ステレオ変調部２０２は、オーディオ信号Ｓ１をステレオコンポジット信号Ｓ２に変換する。ステレオコンポジット信号Ｓ２は、図２の周波数変調器１００へと入力される。周波数変調器１００は、ステレオコンポジット信号Ｓ２にもとづき周波数変調を行い、被変調信号Ｓ３（Ｓｏｕｔ）を生成する。周波数変調器１００から出力される被変調信号Ｓ３は、パワーアンプ２０４によって増幅され、アンテナ２２０から送信される。なお、図３のＦＭ送信機２００は主要なブロックのみを簡略化して示すものであり、その他にフィルタなどの回路ブロックは省略している。

図３のＦＭ送信機２００は、図２の周波数変調器１００を用いて構成するため、部品点数が低減されるために小型化が容易となる。その結果、携帯電話端末などの小型電子機器への実装が容易となる。

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

たとえば、ループフィルタ１８の回路構成は、図２の回路に限定されず、変調信号Ｓｉｎに対しては、１０〜２０Ｈｚ以上のオーディオ帯を透過するハイパスフィルタとして機能し、位相差電圧Ｖｐｃに対しては、数十ｋＨｚ以上の帯域を除去しうるループフィルタ本来の帯域を有するフィルタとして機能するように構成すればよい。
また、図２の回路では、基準電圧端子１９が抵抗値の小さな第２抵抗Ｒ２を介して接地される場合について示しているが、その他、ノイズの混入が少ない端子に接続してもよい。

また、実施の形態では、変調信号Ｓｉｎを、基準電圧端子１９に入力する場合について説明したが、ループフィルタ１８の構成如何によっては、変調信号Ｓｉｎを、基準電圧端子１９とは異なる箇所から引き出された端子に入力してもよい。この場合であっても、ループフィルタ１８は、変調信号Ｓｉｎに対しては、１０〜２０Ｈｚ以上のオーディオ帯を透過するハイパスフィルタとして機能し、位相差電圧Ｖｐｃに対しては、数十ｋＨｚ以上の帯域を除去しうるループフィルタ本来の帯域を有するフィルタとして機能すればよい。

実施の形態に係る周波数変調器の構成を示す回路図である。 ループフィルタの構成を示した周波数変調器の回路図である。 図１、図２の周波数変調器を使用したＦＭ送信機の構成を示すブロック図である。

符号の説明

１００ 周波数変調器、 １２ ＶＣＯ、 １３ 入力端子、 １４ 分周器、 １６ 位相比較器、 １７ 出力端子、 １８ ループフィルタ、 １９ 基準電圧端子、 Ｒ１ 第１抵抗、 Ｒ２ 第２抵抗、 Ｒ３ 第３抵抗、 Ｃ１ 第１キャパシタ、 Ｃ２ 第２キャパシタ、 １０２ 入力端子、 １０４ 出力端子、 １０６ 基準クロック端子、 ２００ ＦＭ送信機。

Claims (8)

1. 入力端子に印加された電圧に応じた周波数で発振する電圧制御発振器と、
   前記電圧制御発振器の出力信号を分周する分周器と、
   前記分周器の出力信号を、基準クロック信号と比較し、位相差に応じた電圧を出力する位相比較器と、
   前記位相比較器の出力端子から前記電圧制御発振器の入力端子に至る経路上に設けられ、前記位相比較器の出力電圧の高周波成分を除去するループフィルタと、
   を備え、
   前記ループフィルタが前記位相比較器の出力端子から前記電圧制御発振器の前記入力端子に至る経路と接続される端子とは別に、変調信号を入力するための端子を前記ループフィルタに設けたことを特徴とする周波数変調器。
2. 前記変調信号が入力される前記ループフィルタに設けられる端子は、前記ループフィルタの基準電圧端子であることを特徴とする請求項１に記載の周波数変調器。
3. 前記ループフィルタは、前記位相比較器の出力端子から前記電圧制御発振器の前記入力端子に至る経路から前記基準電圧端子に向かって分岐するシャントキャパシタを含むことを特徴とする請求項２に記載の周波数変調器。
4. 前記ループフィルタは、ラグリードフィルタであることを特徴とする請求項２に記載の周波数変調器。
5. 前記ループフィルタは、
   一端が前記位相比較器の出力端子と前記電圧制御発振器の入力端子間の経路となる配線に接続され、他端が前記基準電圧端子に接続された第１キャパシタと、
   前記第１キャパシタと並列をなす経路上に直列に設けられた第２キャパシタおよび抵抗と、
   を含むことを特徴とする請求項３に記載の周波数変調器。
6. 前記変調信号は、ステレオコンポジット信号であることを特徴とする請求項１から５のいずれかに記載の周波数変調器。
7. １つの半導体基板上に一体集積化されたことを特徴とする請求項１から５のいずれかに記載の周波数変調器。
8. オーディオ信号をステレオコンポジット信号に変換するステレオ変調部と、
   前記ステレオ変調部から出力されるステレオコンポジット信号を変調信号として周波数変調する請求項１から５のいずれかに記載の周波数変調器と、
   前記周波数変調器から出力される被変調信号を増幅する増幅器と、
   を備えることを特徴とするＦＭ送信回路。

Images