JP4113838B2 - 受信機および複合部品 - Google Patents

受信機および複合部品 Download PDF

Info

Publication number
JP4113838B2
JP4113838B2 JP2003507970A JP2003507970A JP4113838B2 JP 4113838 B2 JP4113838 B2 JP 4113838B2 JP 2003507970 A JP2003507970 A JP 2003507970A JP 2003507970 A JP2003507970 A JP 2003507970A JP 4113838 B2 JP4113838 B2 JP 4113838B2
Authority
JP
Japan
Prior art keywords
circuit
local oscillator
frequency
modulated wave
wave signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003507970A
Other languages
English (en)
Other versions
JPWO2003001691A1 (ja
Inventor
弘 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, Nigata Semitsu Co Ltd filed Critical Ricoh Co Ltd
Publication of JPWO2003001691A1 publication Critical patent/JPWO2003001691A1/ja
Application granted granted Critical
Publication of JP4113838B2 publication Critical patent/JP4113838B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H04B15/06Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder by local oscillators of receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/1646Circuits adapted for the reception of stereophonic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)
  • Transceivers (AREA)

Description

【0001】
技術分野
本発明は、受信した変調波信号に対して周波数変換を行う受信機および複合部品に関する。
【0002】
背景技術
スーパーへテロダイン方式を採用した一般の受信機は、アンテナを介して受信した変調波信号を高周波増幅した後に混合回路を用いて周波数変換を行っており、所定の周波数を有する中間周波信号に変換した後に復調処理を行っている。例えば、日本国内のFM受信機では、変調波信号の搬送波周波数に対して10.7MHzずれた局部発振信号が用いられており、10.7MHzの中間周波信号に対してFM検波処理およびステレオ復調処理が行われる。
【0003】
特に、一部のデータ通信の分野では、変調波信号とほぼ等しい局部発振信号を用いるダイレクトコンバージョン方式と称される手法が採用されており、このような受信機では、低い周波数の中間周波信号に対して復調処理が行われる。
【0004】
ところで、上述した従来の受信機では、局部発振信号を発生する局部発振器のプリント配線等を介して漏れた信号が変調波信号の入力側に回り込むと、これがノイズとなって中間周波信号に現れるという問題があった。特に、ダイレクトコンバージョン方式を採用した受信機では、変調波信号の周波数と局部発振信号の周波数が接近しているため、変調波信号に局部発振信号と同じ周波数成分がノイズとして重畳し、しかもこのノイズ成分が変調波信号の周波数帯域幅に含まれている場合には、中間周波信号からこのノイズ成分を除去することができず、受信信号の品質の劣化を招くことになる。
【0005】
発明の開示
本発明は、このような点に鑑みて創作されたものであり、その目的は、局部発振信号の回り込みによるノイズの発生を防止することができる受信機および複合部品を提供することにある。
【0006】
上述した課題を解決するために、本発明の受信機は、アンテナを介して受信した変調波信号を増幅する高周波増幅回路と、所定の局部発振信号を発生する局部発振器と、高周波増幅回路によって増幅された変調波信号と局部発振器から出力された局部発振信号とを混合して出力する混合回路とを有しており、局部発振器の全部品と混合回路とが半導体基板上に一体形成されている。また、本発明の複合部品は、変調波信号の周波数変換を行うために、所定の局部発振信号を発生する局部発振器と、変調波信号と局部発振器から出力された局部発振信号とを混合して出力する混合回路とを備え、局部発振器の全部品と混合回路とが半導体基板上に一体形成されている。
【0007】
混合回路が形成されている半導体基板上に局部発振器の全部品を一体化してこれらの部品を1チップ上に形成することにより、局部発振器と混合回路とが別部品である場合にこれらをつなぐ接続線からアンテナ側に回り込むノイズや、局部発振器の一部(例えばコイル)のみを外付けした場合の接続線からアンテナ側に回り込むノイズを低減することができる。
【0008】
また、局部発振器とともに周波数シンセサイザを構成する位相同期ループ回路をさらに備える場合に、上述した半導体基板上に位相同期ループ回路を一体形成することが望ましい。これにより、局部発振器から位相同期ループ回路に入力される局部発振信号およびその高調波成分が高周波増幅回路や混合回路の入力側に回り込むことを確実に防止することができる。
【0009】
また、上述した局部発振信号の周波数と変調波信号の搬送波周波数との差が、変調波信号の占有周波数帯域幅よりも小さいことが望ましい。特に、このような変調波信号と局部発振信号の各周波数設定がなされている場合に、変調波信号側に局部発振信号が回り込んだときに生じる通信品質の劣化を防止することができる。
【0010】
また、少なくとも混合回路と局部発振器をCMOSプロセスあるいはMOSプロセスを用いて1チップに形成することが望ましい。CMOSプロセスあるいはMOSプロセスを用いることにより、部品コストおよび受信機全体の製品コストを下げることができる。
【0011】
また、上述した半導体基板の外部に、局部発振器と混合回路のそれぞれに動作電圧を供給する電源回路が備わっており、半導体基板内であって、電源回路に接続された電源ラインおよびアースラインに、局部発振信号とその高調波成分を除去するフィルタを挿入することが望ましい。これにより、局部発振信号やその高調波成分が電源回路を経由して高周波増幅回路や混合回路の入力側に回り込むことを防止することができる。
【0012】
発明を実施するための最良の形態
以下、本発明を適用した一実施形態のFM受信機について詳細に説明する。
【0013】
図1は、一実施形態のFM受信機の構成を示す図である。図1に示すように、本実施形態のFM受信機は、高周波増幅回路11、混合回路12、局部発振器13、中間周波フィルタ14、16、中間周波増幅回路15、リミット回路17、FM検波回路18、ステレオ復調回路19を含んで構成されている。アンテナ10によって受信したFM変調波信号を高周波増幅回路11によって増幅した後、局部発振器13から出力される局部発振信号を混合することにより、高周波信号から中間周波信号への変換を行う。
【0014】
例えば、高周波増幅回路11から出力される増幅後のFM変調波信号の周波数をf1、局部発振器13から出力される局部発振信号の周波数をf2とすると、混合回路12からはf1±f2の周波数を有する信号が出力される。また、本実施形態では、これら2つの信号の周波数f1、f2がほぼ等しい値に設定されている。具体的には、f2とf1との差がFM変調波信号の占有周波数帯域幅よりも小さくなるように局部発振信号の周波数f2の値が設定されている。
【0015】
中間周波フィルタ14、16は、中間周波増幅回路15の前段および後段に設けられており、入力される中間周波信号から変調波信号の占有周波数帯域幅に含まれる周波数成分を抽出する。中間周波増幅回路15は、中間周波信号を増幅する。
【0016】
リミット回路17は、入力される中間周波信号を高利得で増幅する。このリミット回路17は、複数段のトランジスタを縦続接続することにより構成されており、全体で例えば90dB程度の利得で入力信号の増幅を行う。FM検波回路18は、リミット回路17から出力される振幅一定のFM信号に対してFM検波処理を行う。ステレオ復調回路19は、FM検波後のコンポジット信号に対してステレオ復調処理を行って、L信号およびR信号を生成する。
【0017】
上述した構成を有するFM受信機では、混合回路12および局部発振器13が同一基板上に形成された1チップの複合部品30として構成されている。特に、本実施形態では、局部発振器13の全部品がこの基板上に形成されている。
【0018】
図2は、局部発振器13の具体的な構成を示す回路図であり、一例としてクラップ発振器によって局部発振器13を実現した場合が示されている。図2に示す局部発振器13は、nチャネルMOS型のFET20と、共振回路を構成するコイル21と、このコイル21に並列接続された可変容量ダイオード22とが含まれている。従来は、少なくともコイル21については半導体基板上ではなく別部品として用意して外付けしていたが、本実施形態では、このコイル21や可変容量ダイオード22を含む局部発振器13の全構成部品が半導体基板上に所定の半導体プロセスを用いて一体形成されており、この局部発振器13と混合回路12とが1チップ部品となっている。
【0019】
図2に示した構成ではMOS型のFET20が用いられているため、局部発振器13および混合回路12の全体がCMOSプロセスあるいはMOSプロセスにより形成されている。この場合に、コイル21は、例えば、半導体基板上に金属薄膜を渦巻き状に形成することにより、あるいは発振周波数が高い場合には1周回未満の金属薄膜を形成することにより実現することができる。また、可変容量ダイオード22は、例えば印加容量がゲート電圧に応じて可変されるFETを用いることにより実現することができる。
【0020】
このように、本実施形態のFM受信機は、受信した変調波信号に対して周波数変換を行う混合回路12とともに、局部発振器13の全部品が1チップの複合部品30として構成されている。すなわち、混合回路12が形成されている半導体基板上に局部発振器13の全部品を一体化してこれらの部品を1チップ上に形成することにより、局部発振器13と混合回路12とが別部品である場合にこれらをつなぐ接続線からアンテナ10側に回り込むノイズや、局部発振器13の一部(例えばコイル)のみを外付けした場合の接続線からアンテナ側に回り込むノイズを低減することができる。
【0021】
また、局部発振信号の周波数と変調波信号の搬送波周波数との差が、変調波信号の占有周波数帯域幅よりも小さい場合であっても、局部発振信号と同じ周波数成分がノイズとして変調波信号に重畳することを防止することができるため、後処理において分離不可能なこのようなノイズ成分による通信品質の劣化を防止することができる。
【0022】
また、複合部品30をCMOSプロセスあるいはMOSプロセスで形成することにより、製造工程の簡略化による部品あるいは受信機全体の製品コストの低減が可能になる。
【0023】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、複合部品30をCMOSプロセスあるいはMOSプロセスで形成する場合を考えたが、その他の半導体プロセス、例えばバイポーラプロセスによって形成するようにしてもよい。この場合には、FET20の代わりにバイポーラ型のトランジスタを用いるとともに、可変容量ダイオード22をpn接合を用いて実現すればよい。
【0024】
また、上述した実施形態では、混合回路12と局部発振器13とを含む複合部品30を考えたが、さらに前段あるいは後段の回路も含めて1チップ化するようにしてもよい。例えば、図1に示した高周波増幅回路11、混合回路12、局部発振器13、中間周波フィルタ14、16、中間周波増幅回路15、リミット回路17、FM検波回路18、ステレオ復調回路19の全体を同一の半導体基板上に形成することにより、受信機の主要回路を1チップによって実現するようにしてもよい。
【0025】
特に、局部発振器13から出力される局部発振信号がアンテナ10側に回り込むことをさらに有効に防止するためには、局部発振器13とともに周波数シンセサイザを構成するPLL(位相同期ループ)回路をも含めて1チップ化した複合部品を用いることが望ましい。
【0026】
図3は、PLL回路を含む複合部品を用いたFM受信機の構成を示す図である。図3に示す複合部品30Aは、図1に示した複合部品30に対してPLL回路21を追加した構成を有している。PLL回路21は、局部発振器13とともに周波数シンセサイザを構成しており、発振器40から出力される信号を基準信号として用いることにより、この基準信号の周波数のN倍の周波数で局部発振器13を発振させる制御を行う。このNの値は、制御部(図示せず)によって任意に変更可能であり、Nの値を切り替えることにより局部発振器13の発振周波数の切替えが行われる。さらに、局部発振器13とともに周波数シンセサイザを構成するPLL回路21も含めて1チップ化した複合部品30Aを用いることにより、局部発振器13からPLL回路21に入力される局部発振信号やその高調波成分が高周波増幅回路11や混合回路12の入力側に回り込むことを確実に防止することができる。
【0027】
また、本実施形態では、FM受信機について説明したが、AM受信機やデータ端末装置等の各種の受信機や送信機あるいは通信機であっても、混合回路と局部発振器が含まれる場合には本発明を適用することができる。また、直交復調を行うために、2つの混合回路と1つの局部発振器と1つの移相器を有する受信機等についても本発明を適用することができる。この場合は、これら混合回路、局部発振器および移相器の全ての構成部品を半導体基板上に形成すればよい。
【0028】
また、上述した実施形態では、複合部品30、30Aと電源回路との間の接続状態については特に説明していないが、複合部品30、30Aの外部に受信機の各部に動作電圧を供給する電源回路が設けられている場合には、複合部品30、30A内であって電源回路に接続された電源ラインおよびアースラインにフィルタを挿入することが望ましい。
【0029】
図4は、外部に電源回路が接続される場合の複合部品の変形例を示す図である。図4に示す複合部品30Bは、混合回路12および局部発振器13以外に、外部の電源回路50から局部発振器13と混合回路12のそれぞれに動作電圧を供給するために用いられる電源ライン、アースラインに挿入されたフィルタ32、34を含んでいる。この複合部品30Bは、図1に示した受信機に含まれる複合部品30の代わりに用いられるものであり、電源回路50は、高周波増幅回路11や中間周波増幅回路15等の他の回路にも動作電圧を供給している。なお、図4では、図1に示した複合部品30に対してフィルタ32、34が追加された複合部品30Bを示したが、図3に示した複合部品30Aに対してこれらのフィルタを追加するようにしてもよい。
【0030】
フィルタ32、34は、局部発振器13や混合回路12から電源ラインあるいはアースラインに重畳する局部発振信号やその高調波成分を除去する。これらのフィルタ32、34を用いることにより、局部発振信号やその高調波成分が電源回路50を経由して高周波増幅回路11や混合回路12の入力側に回り込むことを防止することができる。
【0031】
産業上の利用可能性
上述したように、本発明によれば、混合回路が形成されている半導体基板上に局部発振器の全部品を一体化してこれらの部品を1チップ上に形成することにより、局部発振器と混合回路とが別部品である場合にこれらをつなぐ接続線からアンテナ側に回り込むノイズや、局部発振器の一部のみを外付けした場合の接続線からアンテナ側に回り込むノイズを低減することができる。
【0032】
【図面の簡単な説明】
図1は、一実施形態のFM受信機の構成を示す図、
図2は、局部発振器の具体的な構成を示す回路図、
図3は、PLL回路を含む複合部品を用いたFM受信機の構成を示す図、
図4は、外部に電源回路が接続される場合の複合部品の変形例を示す図である。

Claims (6)

  1. アンテナを介して受信した変調波信号を増幅する高周波増幅回路と、所定の局部発振信号を発生する局部発振器と、前記高周波増幅回路によって増幅された変調波信号と前記局部発振器から出力された局部発振信号とを混合して出力する混合回路と、前記局部発振器とともに周波数シンセサイザを構成する位相同期ループ回路とを有し、前記局部発振器の全部品と前記混合回路と前記位相同期ループ回路とを半導体基板上に一体形成する受信機において、
    前記半導体基板の外部に、前記局部発振器と前記混合回路と前記位相同期ループ回路のそれぞれに動作電圧を供給する電源回路が備わっており、
    前記半導体基板内であって、前記電源回路に接続された電源ラインおよびアースラインに、前記局部発振信号とその高調波成分を除去するフィルタを挿入する受信機。
  2. 前記局部発振信号の周波数と前記変調波信号の搬送波周波数との差が、前記変調波信号の占有周波数帯域幅よりも小さい請求項1記載の受信機。
  3. 少なくとも前記混合回路と前記局部発振器をCMOSプロセスあるいはMOSプロセスを用いて1チップに形成する請求項1記載の受信機。
  4. 変調波信号の周波数変換を行う複合部品であって、
    所定の局部発振信号を発生する局部発振器と、前記変調波信号と前記局部発振器から出力された局部発振信号とを混合して出力する混合回路と、前記局部発振器とともに周波数シンセサイザを構成する位相同期ループ回路とを備え前記局部発振器の全部品と前記混合回路と前記位相同期ループ回路とを半導体基板上に一体形成する複合部品において、
    前記半導体基板の外部に、前記局部発振器と前記混合回路と前記位相同期ループ回路のそれぞれに動作電圧を供給する電源回路が備わっており、
    前記半導体基板内であって、前記電源回路に接続された電源ラインおよびアースラインに、前記局部発振信号とその高調波成分を除去するフィルタを挿入する複合部品
  5. 前記局部発振信号の周波数と前記変調波信号の搬送波周波数との差が、前記変調波信号の占有周波数帯域幅よりも小さい請求項4記載の複合部品。
  6. 少なくとも前記混合回路と前記局部発振器をCMOSプロセスあるいはMOSプロセスを用いて1チップに形成する請求項4記載の複合部品。
JP2003507970A 2001-06-25 2002-06-24 受信機および複合部品 Expired - Fee Related JP4113838B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001190874 2001-06-25
JP2001190874 2001-06-25
JP2001224895 2001-07-25
JP2001224895 2001-07-25
PCT/JP2002/006270 WO2003001691A1 (fr) 2001-06-25 2002-06-24 Recepteur et composant composite

Publications (2)

Publication Number Publication Date
JPWO2003001691A1 JPWO2003001691A1 (ja) 2004-10-14
JP4113838B2 true JP4113838B2 (ja) 2008-07-09

Family

ID=26617474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003507970A Expired - Fee Related JP4113838B2 (ja) 2001-06-25 2002-06-24 受信機および複合部品

Country Status (4)

Country Link
US (1) US7133653B2 (ja)
JP (1) JP4113838B2 (ja)
TW (1) TWM318850U (ja)
WO (1) WO2003001691A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291556A (ja) * 1993-02-05 1994-10-18 Matsushita Electric Ind Co Ltd 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路
SE502599C2 (sv) * 1993-09-09 1995-11-20 Ericsson Ge Mobile Communicat Sätt och anordning vid en homodynmottagare för att minimera läckage av störsignaler
US6167246A (en) * 1997-05-09 2000-12-26 Micrel Incorporated Fully integrated all-CMOS AM receiver
JP2000082779A (ja) * 1998-09-04 2000-03-21 Tif:Kk 受信機
US6760579B1 (en) * 1998-11-27 2004-07-06 Fujitsu Ten Limited Receiving system having a plurality of frequency converters for use with a vehicle
JP4167349B2 (ja) * 1999-05-20 2008-10-15 新潟精密株式会社 受信機
JP2002057294A (ja) * 2000-08-14 2002-02-22 Niigata Seimitsu Kk 通信用半導体装置
US6658245B2 (en) * 2001-03-28 2003-12-02 Motorola, Inc. Radio receiver having a dynamic bandwidth filter and method therefor

Also Published As

Publication number Publication date
US7133653B2 (en) 2006-11-07
US20040152430A1 (en) 2004-08-05
WO2003001691A1 (fr) 2003-01-03
JPWO2003001691A1 (ja) 2004-10-14
TWM318850U (en) 2007-09-11

Similar Documents

Publication Publication Date Title
US7474885B2 (en) Passive subharmonic mixer
US20060068748A1 (en) Communication semiconductor integrated circuit and radio communication system
US20040116096A1 (en) Radio frequency receiver architecture with tracking image-reject polyphase filtering
US8412134B2 (en) Filter circuit, wireless transmitter, and wireless receiver
US20030129955A1 (en) Walking weaver image reject mixer for radio
US20060091944A1 (en) I/Q quadrature demodulator
US7202916B2 (en) Television tuner and method of processing a received RF signal
US6952572B2 (en) Image rejection mixer with switchable high or low side injection
CN112166556B (zh) 宽带分布式差分功率放大器
CN110417364B (zh) 功率放大器
US6754478B1 (en) CMOS low noise amplifier
JP4113838B2 (ja) 受信機および複合部品
JP4679763B2 (ja) 受信機
WO1996036131A1 (en) Spurious signal reduction in rf transmitter integrated circuits
JPWO2003003595A1 (ja) 受信機
JP4245342B2 (ja) ミクサ、受信装置及び送信装置
KR20010064309A (ko) 더블 컨버젼 방식 튜너의 일차 밴드 패스 필터
KR100204597B1 (ko) 주파수 혼합기 구조
JP2009017286A (ja) Am/fmラジオ受信機およびこれに用いる受信用半導体集積回路
US20040053593A1 (en) Signal mixers
KR100549818B1 (ko) 주파수변환회로
WO2003003561A1 (fr) Circuit melangeur de frequences
WO2003010881A1 (fr) Oscillateur
JP2003174360A (ja) 局部発振器及びこれを用いた送信装置並びに受信装置
JP2000091847A (ja) Fm受信機用半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050627

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees