JPWO2003003595A1 - 受信機 - Google Patents

Abstract

ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて半導体基板上に一体成形した場合に発生する低周波ノイズを低減することができる受信機を提供することを目的とする。ＦＭ受信機を構成する高周波増幅回路１１、混合回路１２、局部発振器１３、中間周波フィルタ１４、１６、中間周波増幅器１５、リミット回路１７、ＦＭ検波回路１８、ステレオ復調回路１９が１チップ部品１０として形成されている。この１チップ部品１０は、ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて半導体基板上に形成されており、混合回路１２、中間周波フィルタ１４、１６、中間周波増幅回路１５、局部発振器１３に含まれる増幅素子がｐチャネル型のＦＥＴを用いて形成されている。

Description

技術分野
本発明は、受信した変調波信号に対して周波数変換を行う受信機に関する。
背景技術
スーパーヘテロダイン方式を採用した一般の受信機は、アンテナを介して受信した変調波信号を高周波増幅した後に混合回路を用いて周波数変換を行っており、所定の周波数を有する中間周波信号に変換した後に復調処理を行っている。
特に、最近では、高周波部品を含むアナログ回路をＣＭＯＳプロセスあるいはＭＯＳプロセスで半導体基板上に一体形成する技術の研究が進んでおり、一部の装置では実用化されている。ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて１チップ上に各種の回路を形成することにより、装置全体の小型化やコスト低減等が可能になるため、１チップ上に形成される装置の範囲が今後拡大すると考えられる。
ところで、スーパーヘテロダイン方式を採用した従来の受信機の各部品をＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて１チップ上に形成しようとすると、１／ｆノイズと称される低周波ノイズが多くなるという問題があった。一般に、バイポーラトランジスタに比べてＭＯＳ型のＦＥＴは１／ｆノイズが大きいという特徴があり、受信機を構成する各部品をＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて１チップ上に形成すると、その中に含まれる増幅素子としてのＦＥＴが１／ｆノイズの発生源となる。しかも、混合回路を用いて高い周波数の変調波信号を低い周波数の中間周波信号に変換する場合には、この中間周波信号における１／ｆノイズ成分の占める割合が高くなるため、ＳＮ比の悪化による受信品質の劣化を招くことになる。
発明の開示
本発明は、このような点に鑑みて創作されたものであり、その目的は、ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて半導体基板上に一体成形した場合に発生する低周波ノイズを低減することができる受信機を提供することにある。
上述した課題を解決するために、本発明の受信機は、高周波増幅回路、局部発振器、混合回路、中間周波増幅回路、中間周波フィルタを有している。高周波増幅回路は、アンテナを介して受信した変調波信号を増幅する。局部発振器は、所定の局部発振信号を発生する。混合回路は、高周波増幅回路によって増幅された変調波信号と局部発振器から出力された局部発振信号とを混合して出力する。中間周波増幅回路は、混合回路から出力される中間周波信号を増幅する。中間周波フィルタは、中間周波信号を選択的に出力する。そして、少なくとも混合回路、中間周波増幅回路、中間周波フィルタおよび局部発振器をＣＭＯＳプロセスあるいはＭＯＳプロセスによって半導体基板上に一体形成するとともに、これらに含まれる増幅素子をｐチャネル型のＦＥＴを用いて形成している。増幅素子として移動度が小さいｐチャネル型のＦＥＴを用いることにより１／ｆノイズ自体を少なくすることができるため、少なくとも混合回路、中間周波増幅回路、中間周波フィルタおよび局部発振器をＣＭＯＳプロセスあるいはＭＯＳプロセスによって半導体基板上に一体形成した場合であってもこれらにおいて発生する低周波ノイズを低減することが可能になる。
また、上述した中間周波フィルタは、変調波信号と局部発振信号の差成分を中間周波信号として抽出することが望ましい。差成分を用いる場合には、変調波信号の周波数よりも周波数変換後の中間周波信号の周波数の方が低くなるため、ＣＭＯＳプロセスあるいはＭＯＳプロセスによって形成した増幅素子における１／ｆノイズの影響が顕著になる。したがって、このような場合に、ノイズの発生源となる増幅素子をｐチャネルのＦＥＴによって形成することにより、ノイズ低減の効果が大きくなる。
また、上述した局部発振信号の周波数と変調波信号の搬送波周波数との差が、変調波信号の占有周波数帯域幅よりも小さいことが望ましい。特に、このような変調波信号と局部発振信号の各周波数設定がなされている場合には、直流成分に近い領域が信号帯域として使用されることになるため、１／ｆノイズの影響が最も大きくなる。したがって、このような場合に、ノイズの発生源となる増幅素子をｐチャネルのＦＥＴによって形成することにより、ノイズ低減の効果が最も大きくなる。
また、上述した混合回路、中間周波増幅器および中間周波フィルタが縦続接続されており、これらに含まれる増幅素子として多段接続されたＦＥＴに着目したときに、前段に配置されたＦＥＴのゲート長Ｌおよびゲート幅Ｗを、それより後段に配置されたＦＥＴのゲート長Ｌおよびゲート幅Ｗよりも大きな値に設定することが望ましい。一般に、ＦＥＴにおいて発生する１／ｆノイズは、ゲート長Ｌとゲート幅Ｗのそれぞれの逆数に比例して大きくなることが知られている。したがって、ゲート長Ｌとゲート幅Ｗを大きく設定することにより、このＦＥＴで発生する１／ｆノイズを低減することができる。特に、増幅素子として多段接続されたＦＥＴを考えたときに、前段部分に含まれるＦＥＴにおいて発生した１／ｆノイズは、それより後段のＦＥＴにおいて増幅されるため、前段部分に含まれるＦＥＴにおいて発生する１／ｆノイズを低減することは、全体の低周波ノイズを低減するために好ましい。また、後段部分に含まれるＦＥＴにおいて発生する１／ｆノイズは、それよりも後段のＦＥＴにおいて増幅される程度が少ないため、全体の低周波ノイズの低減に寄与する割合は少ないと考えられる。したがって、この後段部分に含まれるＦＥＴのゲート長Ｌとゲート幅Ｗをそれよりも前段のＦＥＴのそれらよりも小さな値にすることにより、ＦＥＴによる占有面積を小さくすることができ、チップの小型化によるコスト低減を図ることができる。
また、上述した混合回路、中間周波増幅器および中間周波フィルタが縦続接続されており、これらに含まれる増幅素子として多段接続された任意位置のＦＥＴに着目したときに、このＦＥＴによって発生するノイズ成分が入力信号に含まれるノイズ成分よりも小さくなるように、それぞれのＦＥＴのゲート長Ｌとゲート幅Ｗを設定することが望ましい。いずれかのＦＥＴにおいて発生するノイズ成分をこのＦＥＴの入力信号中のノイズ成分よりも小さくすることにより、全体の低周波ノイズの低減が可能になる。
また、上述した半導体基板にはＮウェルが形成されており、このＮウェル上に少なくとも混合回路、中間周波増幅回路、中間周波フィルタおよび局部発振器を含む構成部品が形成されていることが望ましい。これらの構成部品をＮウェル上に形成することにより、Ｎウェルとその下の半導体基板との間に形成されたｐｎ接合面を介してノイズ電流が流れることを防止することが可能になり、Ｎウェル上の回路において発生したノイズが半導体基板を通して他の部品に回り込むことを防止することができる。
また、上述した半導体基板には、構成部品の周囲にガードリングが形成されていることが望ましい。これにより、Ｎウェル上に形成された回路において発生したノイズが半導体基板を通して他の部品に回り込むことをさらに有効に防止することができる。
また、上述したガードリングは、半導体基板表面からＮウェルよりも深い位置まで形成されていることが望ましい。ガードリングを深い位置まで形成することにより、このガードリングを超えて回り込む低周波領域の１／ｆノイズを除去することができる。
発明を実施するための最良の形態
以下、本発明を適用した一実施形態の受信機について詳細に説明する。
図１は、本実施形態のＦＭ受信機の構成を示す図である。図１に示すＦＭ受信機は、１チップ部品１０として形成された高周波増幅回路１１、混合回路１２、局部発振器１３、中間周波フィルタ１４、１６、中間周波増幅回路１５、リミット回路１７、ＦＭ検波回路１８、ステレオ復調回路１９を含んで構成されている。
アンテナ２０によって受信したＦＭ変調波信号を高周波増幅回路１１によって増幅した後、局部発振器１３から出力される局部発振信号を混合することにより、高周波信号から中間周波信号への変換を行う。例えば、高周波増幅回路１１から出力される変調波信号の搬送波周波数をｆ１、局部発振器１３から出力される局部発振信号の周波数をｆ２とすると、混合回路１２からはｆ１−ｆ２の周波数を有する中間周波信号が出力される。
中間周波フィルタ１４、１６は、中間周波増幅回路１５の前段および後段に設けられており、入力される中間周波信号から所定の帯域成分のみを抽出する。中間周波増幅回路１５は、中間周波フィルタ１４、１６を通過する一部の中間周波信号を増幅する。
リミット回路１７は、入力される中間周波信号を高利得で増幅する。ＦＭ検波回路１８は、リミット回路１７から振幅一定の信号に対してＦＭ検波処理を行う。ステレオ復調回路１９は、ＦＭ検波回路１８から出力されるＦＭ検波後のコンポジット信号に対してステレオ復調処理を行って、Ｌ信号およびＲ信号を生成する。
上述した本実施形態の１チップ部品１０は、ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて半導体基板上に一体形成されている。この半導体基板上には、図１に示した１チップ部品１０を構成する各回路のみが形成されている他に、各種のアナログ回路やデジタル回路が形成されている。ＣＭＯＳプロセスあるいはＭＯＳプロセスによって各種のＣＭＯＳ部品を形成することが容易であるため、例えば受信周波数を設定するために局部発振器１３の発振周波数を可変する周波数シンセサイザや表示装置とその制御回路等が同じ半導体基板上に形成することが望ましい。
ところで、一般にバイポーラトランジスタに比べてＣＭＯＳプロセスあるいはＭＯＳプロセスで形成したＦＥＴは、低周波ノイズである１／ｆノイズが大きいという特徴がある。したがって、図１に示した１チップ部品１０をＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて１チップ上に形成すると、その中に含まれる増幅素子としてのＦＥＴが１／ｆノイズの発生源になってしまう。しかも、高い周波数の変調波信号を混合回路１２を用いて低い周波数の中間周波信号に変換すると、この中間周波信号における１／ｆノイズ成分の占める割合が高くなって、ＳＮ比の悪化による受信品質の劣化を招くことになる。
このため、本実施形態の受信機を構成する１チップ部品１０では、少なくとも混合回路１２、中間周波フィルタ１４、１６、中間周波増幅回路１５および局部発振器１３に含まれる増幅素子としてｐチャネル型のＦＥＴを用いている。
図２は、ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて製造したＦＥＴのノイズ特性を示す図である。横軸が周波数を、縦軸がノイズレベルをそれぞれ示している。また、実線で示した特性がｐチャネル型のＦＥＴのノイズ特性を、点線で示した特性がｎチャネル型のＦＥＴのノイズ特性をそれぞれ示している。図２に示すように、ｐチャネル型のＦＥＴの方が、ｎチャネル型のＦＥＴに比べて、低周波領域に現れる１／ｆノイズが小さい。これは、ｐチャネル型のＦＥＴの方が移動度が小さいからであると考えられる。
したがって、ｐチャネル型のＦＥＴを増幅素子として用いることにより１／ｆノイズ自体を少なくすることができるため、１チップ部品１０における低周波ノイズの発生を低減して、受信機全体におけるＳＮ比の向上および信号品質の改善を図ることが可能になる。
また、上述した１チップ部品１０に含まれる混合回路１２から後段の中間周波フィルタ１６まで（あるいはリミット回路１７まで）を考えた場合に、これらの各回路に含まれる増幅率が１以上の増幅素子に着目すると、等価的に複数段の増幅素子が多段接続されていると考えることができる。
図３は、多段接続された増幅素子の概略を示す図である。図３に示すように、ｎ段の増幅素子３０−１、３０−２、…、３０−ｎが多段接続されている。上述したように、各増幅素子３０−１等は、ｐチャネル型のＦＥＴによって構成されている。
ところで、一般に、ＭＯＳ型のＦＥＴが発生するノイズ電圧ｖ_ｎは、
ｖ_ｎ＝√（（８ｋＴ（１＋η）／（３ｇ_ｍ）
＋ＫＦ／（２ｆＣｏｘＷＬＫ’））Δｆ）
と表すことができる。ここで、ｋはボルツマン定数、Ｔは絶対温度、ｇ_ｍは相互コンダクタンス、Ｃｏｘはゲート酸化膜を挟んだゲートとチャネルの間の容量、Ｗはゲート幅、Ｌはゲート長、ｆは周波数、Δｆは周波数ｆの帯域幅である。ＫＦはノイズパラメータであり、１０^−２０〜１０^−２５程度の値となる。また、η、Ｋ’は所定のパラメータである。
この式において、右辺の第２項が１／ｆノイズを示すものであり、ｆの逆数に比例、すなわち周波数ｆが低くなるほど１／ｆノイズが大きくなることがわかる。
また、この式から、１／ｆノイズは、ＦＥＴのゲート幅Ｗの逆数やゲート長Ｌの逆数にも比例していることがわかる。図４は、ＦＥＴのゲート幅Ｗとゲート長Ｌを示す図であり、半導体基板の表面近傍に形成されたＦＥＴ全体を示す平面図が示されている。
したがって、ゲート幅Ｗやゲート長Ｌを大きな値に設定することによっても１／ｆノイズを低減できることがわかる。しかし、全てのＦＥＴについて、ゲート幅Ｗとゲート長Ｌを大きくすると、各ＦＥＴの示す面積が大きくなってチップ面積の増加を招くため、１／ｆノイズ低減の効果が大きなＦＥＴのみについてゲート幅Ｗとゲート長Ｌを所定値に設定することが望ましい。
特に、ＦＥＴによって構成された増幅素子３０−１等を多段接続した場合を考えたときに、前段部分に含まれる増幅素子において発生した１／ｆノイズは、それより後段の増幅素子において増幅されるため、前段部分に含まれる増幅素子において発生する１／ｆノイズを低減することは、全体の低周波ノイズを低減するために好ましい。一方、後段部分に含まれる増幅素子において発生する１／ｆノイズは、それよりも後段の増幅素子において増幅される程度が少ないため、全体の低周波ノイズの低減に寄与する割合は少ないと考えられる。したがって、この後段部分に含まれる増幅素子を構成するＦＥＴのゲート長Ｌとゲート幅Ｗをそれよりも前段のＦＥＴのそれらよりも小さな値にすることにより、ＦＥＴによる占有面積を小さくすることができ、チップの小型化によるコスト低減を図ることができる。
あるいは、図３に示した任意位置の増幅素子を構成するＦＥＴに着目したときに、このＦＥＴによって発生するノイズ成分がこのＦＥＴの入力信号に含まれるノイズ成分よりも小さくなるように、それぞれの増幅素子を構成するＦＥＴのゲート長Ｌとゲート幅Ｗを設定するようにしてもよい。いずれかの増幅素子を構成するＦＥＴにおいて発生するノイズ成分をこのＦＥＴの入力信号中のノイズ成分よりも小さくすることにより、全体の低周波ノイズの低減が可能になる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、ＦＭ受信機について説明したが、ＡＭ受信機やデータ端末装置等の各種の受信機や送信機あるいは通信機であっても、本発明を適用することができる。また、直交復調を行うために、２つの混合回路と１つの局部発振器と１つの移相器を有する受信機等についても本発明を適用することができる。
また、上述した実施形態では、局部発振信号の周波数と変調波信号の搬送波周波数との関係については特に言及していないが、これらの周波数の差が変調波信号の占有周波数帯域幅よりも小さい場合には、混合回路１２から出力される中間周波信号において直流成分に近い領域が信号帯域として使用されることになるため、１／ｆノイズの影響が最も大きくなる。したがって、このような設定がなされた受信機に本発明を適用することにより、ノイズ低減の効果を最も大きくすることができる。
また、上述した実施形態において、少なくとも混合回路１２、中間周波増幅回路１５、中間周波フィルタ１４、１６および局部発振器１３を含む構成部品を半導体基板上に一体形成する場合に、これらの構成部品をＮウェル上に形成することにより、半導体基板を通ってこれらの構成部品から他の回路にノイズが回り込むことを防止することができる。
図５は、Ｎウェル上に構成部品を形成する場合の概略構造を示す平面図である。また、図６は図５に示した構造の断面図である。図５に示す構造では、少なくとも混合回路１２、中間周波増幅回路１５、中間周波フィルタ１４、１６および局部発振器１３を含む構成部品４０に含まれる多段接続された増幅素子がｐチャネル型のＦＥＴを用いて構成されている場合に、この構成部品４０がＮウェル５２上に形成されている。
Ｎウェル５２とＰ形の半導体基板５０との間にはＰＮ接合面が形成されるため、Ｎウェル５２の電位の方が半導体基板５０よりも高い場合には、Ｎウェル５２から半導体基板５０に向けて流れる電流がこのＰＮ接合面で遮断される。このため、Ｎウェル５２上に形成された構成部品４０において発生したノイズが半導体基板５０を通って他の回路に回り込むことを防止することができる。
また、図６に示すように、半導体基板５０の表面近傍であって、Ｎウェル５２を囲む周辺領域に、ガードリング５４が形成されている。このガードリング５４は、Ｐ形の半導体基板５０の一部をＮ形領域に形成したものである。ガードリング５４と半導体基板５０によってＰＮＰ層が形成されるため、Ｎウェル５２上に形成された構成部品４０で発生したノイズが半導体基板５０の表面近傍を通って他の回路に回り込むことを有効に防止することができる。
特に、このガードリング５４は、半導体基板５０のより深層領域に達するように、例えばＮウェル５２よりも深い箇所まで達するように形成することが望ましい。これにより、Ｎウェル５２上に形成された構成部品４０で発生したノイズがガードリング５４の下側（半導体基板５０の内部）を通って他の回路に回り込む場合に、より低周波成分の回り込みを防止することが可能になる。
産業上の利用可能性
上述したように、本発明によれば、増幅素子として移動度が小さいｐチャネル型のＦＥＴを用いることにより１／ｆノイズ自体を少なくすることができるため、少なくとも混合回路、中間周波増幅回路、中間周波フィルタおよび局部発振器をＣＭＯＳプロセスあるいはＭＯＳプロセスによって半導体基板上に一体形成した場合であってもこれらにおいて発生する低周波ノイズを低減することが可能になる。
【図面の簡単な説明】
図１は、一実施形態のＦＭ受信機の構成を示す図、
図２は、ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて製造したＦＥＴのノイズ特性を示す図、
図３は、多段接続された増幅素子の概略を示す図、
図４は、ＦＥＴのゲート幅Ｗとゲート長Ｌを示す図、
図５は、Ｎウェル上に構成部品を形成する場合の概略構造を示す平面図、
図６は、図５に示した構造の断面図である。

Claims (8)

1. アンテナを介して受信した変調波信号を増幅する高周波増幅回路と、所定の局部発振信号を発生する局部発振器と、前記高周波増幅回路によって増幅された変調波信号と前記局部発振器から出力された局部発振信号とを混合して出力する混合回路と、前記混合回路から出力される中間周波信号を増幅する中間周波増幅回路と、前記中間周波信号を選択的に出力する中間周波フィルタとを有する受信機において、
   少なくとも前記混合回路、前記中間周波増幅回路、前記中間周波フィルタおよび前記局部発振器をＣＭＯＳプロセスあるいはＭＯＳプロセスによって半導体基板上に一体形成するとともに、これらに含まれる増幅素子をｐチャネル型のＦＥＴを用いて形成することを特徴とする受信機。
2. 前記中間周波フィルタは、前記変調波信号と前記局部発振信号の差成分を前記中間周波信号として抽出することを特徴とする請求の範囲第１項記載の受信機。
3. 前記局部発振信号の周波数と前記変調波信号の搬送波周波数との差が、前記変調波信号の占有周波数帯域幅よりも小さいことを特徴とする請求の範囲第１項記載の受信機。
4. 前記混合回路、前記中間周波増幅器および前記中間周波フィルタが縦続接続されており、これらに含まれる前記増幅素子として多段接続された前記ＦＥＴに着目したときに、前段に配置された前記ＦＥＴのゲート長Ｌおよびゲート幅Ｗを、それより後段に配置された前記ＦＥＴのゲート長Ｌおよびゲート幅Ｗよりも大きな値に設定することを特徴とする請求の範囲第１項記載の受信機。
5. 前記混合回路、前記中間周波増幅器および前記中間周波フィルタが縦続接続されており、これらに含まれる前記増幅素子として多段接続された任意位置の前記ＦＥＴに着目したときに、このＦＥＴによって発生するノイズ成分が入力信号に含まれるノイズ成分よりも小さくなるように、それぞれの前記ＦＥＴのゲート長Ｌとゲート幅Ｗを設定することを特徴とする請求の範囲第１項記載の受信機。
6. 前記半導体基板にはＮウェルが形成されており、このＮウェル上に少なくとも前記混合回路、前記中間周波増幅回路、前記中間周波フィルタおよび前記局部発振器を含む構成部品が形成されている請求の範囲第１項記載の受信機。
7. 前記半導体基板には、前記構成部品の周囲にガードリングが形成されている請求の範囲第６項記載のＦＥＴ受信機。
8. 前記ガードリングは、前記半導体基板表面から前記Ｎウェルよりも深い位置まで形成されている請求の範囲第７項記載の受信機。

Images