JPWO2003003595A1 - 受信機 - Google Patents
受信機 Download PDFInfo
- Publication number
- JPWO2003003595A1 JPWO2003003595A1 JP2003509653A JP2003509653A JPWO2003003595A1 JP WO2003003595 A1 JPWO2003003595 A1 JP WO2003003595A1 JP 2003509653 A JP2003509653 A JP 2003509653A JP 2003509653 A JP2003509653 A JP 2003509653A JP WO2003003595 A1 JPWO2003003595 A1 JP WO2003003595A1
- Authority
- JP
- Japan
- Prior art keywords
- intermediate frequency
- fet
- circuit
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Structure Of Receivers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
Description
本発明は、受信した変調波信号に対して周波数変換を行う受信機に関する。
背景技術
スーパーヘテロダイン方式を採用した一般の受信機は、アンテナを介して受信した変調波信号を高周波増幅した後に混合回路を用いて周波数変換を行っており、所定の周波数を有する中間周波信号に変換した後に復調処理を行っている。
特に、最近では、高周波部品を含むアナログ回路をCMOSプロセスあるいはMOSプロセスで半導体基板上に一体形成する技術の研究が進んでおり、一部の装置では実用化されている。CMOSプロセスあるいはMOSプロセスを用いて1チップ上に各種の回路を形成することにより、装置全体の小型化やコスト低減等が可能になるため、1チップ上に形成される装置の範囲が今後拡大すると考えられる。
ところで、スーパーヘテロダイン方式を採用した従来の受信機の各部品をCMOSプロセスあるいはMOSプロセスを用いて1チップ上に形成しようとすると、1/fノイズと称される低周波ノイズが多くなるという問題があった。一般に、バイポーラトランジスタに比べてMOS型のFETは1/fノイズが大きいという特徴があり、受信機を構成する各部品をCMOSプロセスあるいはMOSプロセスを用いて1チップ上に形成すると、その中に含まれる増幅素子としてのFETが1/fノイズの発生源となる。しかも、混合回路を用いて高い周波数の変調波信号を低い周波数の中間周波信号に変換する場合には、この中間周波信号における1/fノイズ成分の占める割合が高くなるため、SN比の悪化による受信品質の劣化を招くことになる。
発明の開示
本発明は、このような点に鑑みて創作されたものであり、その目的は、CMOSプロセスあるいはMOSプロセスを用いて半導体基板上に一体成形した場合に発生する低周波ノイズを低減することができる受信機を提供することにある。
上述した課題を解決するために、本発明の受信機は、高周波増幅回路、局部発振器、混合回路、中間周波増幅回路、中間周波フィルタを有している。高周波増幅回路は、アンテナを介して受信した変調波信号を増幅する。局部発振器は、所定の局部発振信号を発生する。混合回路は、高周波増幅回路によって増幅された変調波信号と局部発振器から出力された局部発振信号とを混合して出力する。中間周波増幅回路は、混合回路から出力される中間周波信号を増幅する。中間周波フィルタは、中間周波信号を選択的に出力する。そして、少なくとも混合回路、中間周波増幅回路、中間周波フィルタおよび局部発振器をCMOSプロセスあるいはMOSプロセスによって半導体基板上に一体形成するとともに、これらに含まれる増幅素子をpチャネル型のFETを用いて形成している。増幅素子として移動度が小さいpチャネル型のFETを用いることにより1/fノイズ自体を少なくすることができるため、少なくとも混合回路、中間周波増幅回路、中間周波フィルタおよび局部発振器をCMOSプロセスあるいはMOSプロセスによって半導体基板上に一体形成した場合であってもこれらにおいて発生する低周波ノイズを低減することが可能になる。
また、上述した中間周波フィルタは、変調波信号と局部発振信号の差成分を中間周波信号として抽出することが望ましい。差成分を用いる場合には、変調波信号の周波数よりも周波数変換後の中間周波信号の周波数の方が低くなるため、CMOSプロセスあるいはMOSプロセスによって形成した増幅素子における1/fノイズの影響が顕著になる。したがって、このような場合に、ノイズの発生源となる増幅素子をpチャネルのFETによって形成することにより、ノイズ低減の効果が大きくなる。
また、上述した局部発振信号の周波数と変調波信号の搬送波周波数との差が、変調波信号の占有周波数帯域幅よりも小さいことが望ましい。特に、このような変調波信号と局部発振信号の各周波数設定がなされている場合には、直流成分に近い領域が信号帯域として使用されることになるため、1/fノイズの影響が最も大きくなる。したがって、このような場合に、ノイズの発生源となる増幅素子をpチャネルのFETによって形成することにより、ノイズ低減の効果が最も大きくなる。
また、上述した混合回路、中間周波増幅器および中間周波フィルタが縦続接続されており、これらに含まれる増幅素子として多段接続されたFETに着目したときに、前段に配置されたFETのゲート長Lおよびゲート幅Wを、それより後段に配置されたFETのゲート長Lおよびゲート幅Wよりも大きな値に設定することが望ましい。一般に、FETにおいて発生する1/fノイズは、ゲート長Lとゲート幅Wのそれぞれの逆数に比例して大きくなることが知られている。したがって、ゲート長Lとゲート幅Wを大きく設定することにより、このFETで発生する1/fノイズを低減することができる。特に、増幅素子として多段接続されたFETを考えたときに、前段部分に含まれるFETにおいて発生した1/fノイズは、それより後段のFETにおいて増幅されるため、前段部分に含まれるFETにおいて発生する1/fノイズを低減することは、全体の低周波ノイズを低減するために好ましい。また、後段部分に含まれるFETにおいて発生する1/fノイズは、それよりも後段のFETにおいて増幅される程度が少ないため、全体の低周波ノイズの低減に寄与する割合は少ないと考えられる。したがって、この後段部分に含まれるFETのゲート長Lとゲート幅Wをそれよりも前段のFETのそれらよりも小さな値にすることにより、FETによる占有面積を小さくすることができ、チップの小型化によるコスト低減を図ることができる。
また、上述した混合回路、中間周波増幅器および中間周波フィルタが縦続接続されており、これらに含まれる増幅素子として多段接続された任意位置のFETに着目したときに、このFETによって発生するノイズ成分が入力信号に含まれるノイズ成分よりも小さくなるように、それぞれのFETのゲート長Lとゲート幅Wを設定することが望ましい。いずれかのFETにおいて発生するノイズ成分をこのFETの入力信号中のノイズ成分よりも小さくすることにより、全体の低周波ノイズの低減が可能になる。
また、上述した半導体基板にはNウェルが形成されており、このNウェル上に少なくとも混合回路、中間周波増幅回路、中間周波フィルタおよび局部発振器を含む構成部品が形成されていることが望ましい。これらの構成部品をNウェル上に形成することにより、Nウェルとその下の半導体基板との間に形成されたpn接合面を介してノイズ電流が流れることを防止することが可能になり、Nウェル上の回路において発生したノイズが半導体基板を通して他の部品に回り込むことを防止することができる。
また、上述した半導体基板には、構成部品の周囲にガードリングが形成されていることが望ましい。これにより、Nウェル上に形成された回路において発生したノイズが半導体基板を通して他の部品に回り込むことをさらに有効に防止することができる。
また、上述したガードリングは、半導体基板表面からNウェルよりも深い位置まで形成されていることが望ましい。ガードリングを深い位置まで形成することにより、このガードリングを超えて回り込む低周波領域の1/fノイズを除去することができる。
発明を実施するための最良の形態
以下、本発明を適用した一実施形態の受信機について詳細に説明する。
図1は、本実施形態のFM受信機の構成を示す図である。図1に示すFM受信機は、1チップ部品10として形成された高周波増幅回路11、混合回路12、局部発振器13、中間周波フィルタ14、16、中間周波増幅回路15、リミット回路17、FM検波回路18、ステレオ復調回路19を含んで構成されている。
アンテナ20によって受信したFM変調波信号を高周波増幅回路11によって増幅した後、局部発振器13から出力される局部発振信号を混合することにより、高周波信号から中間周波信号への変換を行う。例えば、高周波増幅回路11から出力される変調波信号の搬送波周波数をf1、局部発振器13から出力される局部発振信号の周波数をf2とすると、混合回路12からはf1−f2の周波数を有する中間周波信号が出力される。
中間周波フィルタ14、16は、中間周波増幅回路15の前段および後段に設けられており、入力される中間周波信号から所定の帯域成分のみを抽出する。中間周波増幅回路15は、中間周波フィルタ14、16を通過する一部の中間周波信号を増幅する。
リミット回路17は、入力される中間周波信号を高利得で増幅する。FM検波回路18は、リミット回路17から振幅一定の信号に対してFM検波処理を行う。ステレオ復調回路19は、FM検波回路18から出力されるFM検波後のコンポジット信号に対してステレオ復調処理を行って、L信号およびR信号を生成する。
上述した本実施形態の1チップ部品10は、CMOSプロセスあるいはMOSプロセスを用いて半導体基板上に一体形成されている。この半導体基板上には、図1に示した1チップ部品10を構成する各回路のみが形成されている他に、各種のアナログ回路やデジタル回路が形成されている。CMOSプロセスあるいはMOSプロセスによって各種のCMOS部品を形成することが容易であるため、例えば受信周波数を設定するために局部発振器13の発振周波数を可変する周波数シンセサイザや表示装置とその制御回路等が同じ半導体基板上に形成することが望ましい。
ところで、一般にバイポーラトランジスタに比べてCMOSプロセスあるいはMOSプロセスで形成したFETは、低周波ノイズである1/fノイズが大きいという特徴がある。したがって、図1に示した1チップ部品10をCMOSプロセスあるいはMOSプロセスを用いて1チップ上に形成すると、その中に含まれる増幅素子としてのFETが1/fノイズの発生源になってしまう。しかも、高い周波数の変調波信号を混合回路12を用いて低い周波数の中間周波信号に変換すると、この中間周波信号における1/fノイズ成分の占める割合が高くなって、SN比の悪化による受信品質の劣化を招くことになる。
このため、本実施形態の受信機を構成する1チップ部品10では、少なくとも混合回路12、中間周波フィルタ14、16、中間周波増幅回路15および局部発振器13に含まれる増幅素子としてpチャネル型のFETを用いている。
図2は、CMOSプロセスあるいはMOSプロセスを用いて製造したFETのノイズ特性を示す図である。横軸が周波数を、縦軸がノイズレベルをそれぞれ示している。また、実線で示した特性がpチャネル型のFETのノイズ特性を、点線で示した特性がnチャネル型のFETのノイズ特性をそれぞれ示している。図2に示すように、pチャネル型のFETの方が、nチャネル型のFETに比べて、低周波領域に現れる1/fノイズが小さい。これは、pチャネル型のFETの方が移動度が小さいからであると考えられる。
したがって、pチャネル型のFETを増幅素子として用いることにより1/fノイズ自体を少なくすることができるため、1チップ部品10における低周波ノイズの発生を低減して、受信機全体におけるSN比の向上および信号品質の改善を図ることが可能になる。
また、上述した1チップ部品10に含まれる混合回路12から後段の中間周波フィルタ16まで(あるいはリミット回路17まで)を考えた場合に、これらの各回路に含まれる増幅率が1以上の増幅素子に着目すると、等価的に複数段の増幅素子が多段接続されていると考えることができる。
図3は、多段接続された増幅素子の概略を示す図である。図3に示すように、n段の増幅素子30−1、30−2、…、30−nが多段接続されている。上述したように、各増幅素子30−1等は、pチャネル型のFETによって構成されている。
ところで、一般に、MOS型のFETが発生するノイズ電圧vnは、
vn=√((8kT(1+η)/(3gm)
+KF/(2fCoxWLK’))Δf)
と表すことができる。ここで、kはボルツマン定数、Tは絶対温度、gmは相互コンダクタンス、Coxはゲート酸化膜を挟んだゲートとチャネルの間の容量、Wはゲート幅、Lはゲート長、fは周波数、Δfは周波数fの帯域幅である。KFはノイズパラメータであり、10−20〜10−25程度の値となる。また、η、K’は所定のパラメータである。
この式において、右辺の第2項が1/fノイズを示すものであり、fの逆数に比例、すなわち周波数fが低くなるほど1/fノイズが大きくなることがわかる。
また、この式から、1/fノイズは、FETのゲート幅Wの逆数やゲート長Lの逆数にも比例していることがわかる。図4は、FETのゲート幅Wとゲート長Lを示す図であり、半導体基板の表面近傍に形成されたFET全体を示す平面図が示されている。
したがって、ゲート幅Wやゲート長Lを大きな値に設定することによっても1/fノイズを低減できることがわかる。しかし、全てのFETについて、ゲート幅Wとゲート長Lを大きくすると、各FETの示す面積が大きくなってチップ面積の増加を招くため、1/fノイズ低減の効果が大きなFETのみについてゲート幅Wとゲート長Lを所定値に設定することが望ましい。
特に、FETによって構成された増幅素子30−1等を多段接続した場合を考えたときに、前段部分に含まれる増幅素子において発生した1/fノイズは、それより後段の増幅素子において増幅されるため、前段部分に含まれる増幅素子において発生する1/fノイズを低減することは、全体の低周波ノイズを低減するために好ましい。一方、後段部分に含まれる増幅素子において発生する1/fノイズは、それよりも後段の増幅素子において増幅される程度が少ないため、全体の低周波ノイズの低減に寄与する割合は少ないと考えられる。したがって、この後段部分に含まれる増幅素子を構成するFETのゲート長Lとゲート幅Wをそれよりも前段のFETのそれらよりも小さな値にすることにより、FETによる占有面積を小さくすることができ、チップの小型化によるコスト低減を図ることができる。
あるいは、図3に示した任意位置の増幅素子を構成するFETに着目したときに、このFETによって発生するノイズ成分がこのFETの入力信号に含まれるノイズ成分よりも小さくなるように、それぞれの増幅素子を構成するFETのゲート長Lとゲート幅Wを設定するようにしてもよい。いずれかの増幅素子を構成するFETにおいて発生するノイズ成分をこのFETの入力信号中のノイズ成分よりも小さくすることにより、全体の低周波ノイズの低減が可能になる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、FM受信機について説明したが、AM受信機やデータ端末装置等の各種の受信機や送信機あるいは通信機であっても、本発明を適用することができる。また、直交復調を行うために、2つの混合回路と1つの局部発振器と1つの移相器を有する受信機等についても本発明を適用することができる。
また、上述した実施形態では、局部発振信号の周波数と変調波信号の搬送波周波数との関係については特に言及していないが、これらの周波数の差が変調波信号の占有周波数帯域幅よりも小さい場合には、混合回路12から出力される中間周波信号において直流成分に近い領域が信号帯域として使用されることになるため、1/fノイズの影響が最も大きくなる。したがって、このような設定がなされた受信機に本発明を適用することにより、ノイズ低減の効果を最も大きくすることができる。
また、上述した実施形態において、少なくとも混合回路12、中間周波増幅回路15、中間周波フィルタ14、16および局部発振器13を含む構成部品を半導体基板上に一体形成する場合に、これらの構成部品をNウェル上に形成することにより、半導体基板を通ってこれらの構成部品から他の回路にノイズが回り込むことを防止することができる。
図5は、Nウェル上に構成部品を形成する場合の概略構造を示す平面図である。また、図6は図5に示した構造の断面図である。図5に示す構造では、少なくとも混合回路12、中間周波増幅回路15、中間周波フィルタ14、16および局部発振器13を含む構成部品40に含まれる多段接続された増幅素子がpチャネル型のFETを用いて構成されている場合に、この構成部品40がNウェル52上に形成されている。
Nウェル52とP形の半導体基板50との間にはPN接合面が形成されるため、Nウェル52の電位の方が半導体基板50よりも高い場合には、Nウェル52から半導体基板50に向けて流れる電流がこのPN接合面で遮断される。このため、Nウェル52上に形成された構成部品40において発生したノイズが半導体基板50を通って他の回路に回り込むことを防止することができる。
また、図6に示すように、半導体基板50の表面近傍であって、Nウェル52を囲む周辺領域に、ガードリング54が形成されている。このガードリング54は、P形の半導体基板50の一部をN形領域に形成したものである。ガードリング54と半導体基板50によってPNP層が形成されるため、Nウェル52上に形成された構成部品40で発生したノイズが半導体基板50の表面近傍を通って他の回路に回り込むことを有効に防止することができる。
特に、このガードリング54は、半導体基板50のより深層領域に達するように、例えばNウェル52よりも深い箇所まで達するように形成することが望ましい。これにより、Nウェル52上に形成された構成部品40で発生したノイズがガードリング54の下側(半導体基板50の内部)を通って他の回路に回り込む場合に、より低周波成分の回り込みを防止することが可能になる。
産業上の利用可能性
上述したように、本発明によれば、増幅素子として移動度が小さいpチャネル型のFETを用いることにより1/fノイズ自体を少なくすることができるため、少なくとも混合回路、中間周波増幅回路、中間周波フィルタおよび局部発振器をCMOSプロセスあるいはMOSプロセスによって半導体基板上に一体形成した場合であってもこれらにおいて発生する低周波ノイズを低減することが可能になる。
【図面の簡単な説明】
図1は、一実施形態のFM受信機の構成を示す図、
図2は、CMOSプロセスあるいはMOSプロセスを用いて製造したFETのノイズ特性を示す図、
図3は、多段接続された増幅素子の概略を示す図、
図4は、FETのゲート幅Wとゲート長Lを示す図、
図5は、Nウェル上に構成部品を形成する場合の概略構造を示す平面図、
図6は、図5に示した構造の断面図である。
Claims (8)
- アンテナを介して受信した変調波信号を増幅する高周波増幅回路と、所定の局部発振信号を発生する局部発振器と、前記高周波増幅回路によって増幅された変調波信号と前記局部発振器から出力された局部発振信号とを混合して出力する混合回路と、前記混合回路から出力される中間周波信号を増幅する中間周波増幅回路と、前記中間周波信号を選択的に出力する中間周波フィルタとを有する受信機において、
少なくとも前記混合回路、前記中間周波増幅回路、前記中間周波フィルタおよび前記局部発振器をCMOSプロセスあるいはMOSプロセスによって半導体基板上に一体形成するとともに、これらに含まれる増幅素子をpチャネル型のFETを用いて形成することを特徴とする受信機。 - 前記中間周波フィルタは、前記変調波信号と前記局部発振信号の差成分を前記中間周波信号として抽出することを特徴とする請求の範囲第1項記載の受信機。
- 前記局部発振信号の周波数と前記変調波信号の搬送波周波数との差が、前記変調波信号の占有周波数帯域幅よりも小さいことを特徴とする請求の範囲第1項記載の受信機。
- 前記混合回路、前記中間周波増幅器および前記中間周波フィルタが縦続接続されており、これらに含まれる前記増幅素子として多段接続された前記FETに着目したときに、前段に配置された前記FETのゲート長Lおよびゲート幅Wを、それより後段に配置された前記FETのゲート長Lおよびゲート幅Wよりも大きな値に設定することを特徴とする請求の範囲第1項記載の受信機。
- 前記混合回路、前記中間周波増幅器および前記中間周波フィルタが縦続接続されており、これらに含まれる前記増幅素子として多段接続された任意位置の前記FETに着目したときに、このFETによって発生するノイズ成分が入力信号に含まれるノイズ成分よりも小さくなるように、それぞれの前記FETのゲート長Lとゲート幅Wを設定することを特徴とする請求の範囲第1項記載の受信機。
- 前記半導体基板にはNウェルが形成されており、このNウェル上に少なくとも前記混合回路、前記中間周波増幅回路、前記中間周波フィルタおよび前記局部発振器を含む構成部品が形成されている請求の範囲第1項記載の受信機。
- 前記半導体基板には、前記構成部品の周囲にガードリングが形成されている請求の範囲第6項記載のFET受信機。
- 前記ガードリングは、前記半導体基板表面から前記Nウェルよりも深い位置まで形成されている請求の範囲第7項記載の受信機。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001198213 | 2001-06-29 | ||
JP2001198213 | 2001-06-29 | ||
PCT/JP2002/006269 WO2003003595A1 (fr) | 2001-06-29 | 2002-06-24 | Recepteur |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003003595A1 true JPWO2003003595A1 (ja) | 2004-10-21 |
JP4092288B2 JP4092288B2 (ja) | 2008-05-28 |
Family
ID=19035700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003509653A Expired - Fee Related JP4092288B2 (ja) | 2001-06-29 | 2002-06-24 | 受信機 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7130597B2 (ja) |
JP (1) | JP4092288B2 (ja) |
CN (1) | CN100508407C (ja) |
TW (1) | TW561704B (ja) |
WO (1) | WO2003003595A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SI22727A (sl) * | 2008-02-13 | 2009-08-31 | Vinko Kunc | Postopek in vezje za hitro znižanje napetosti enosmerne komponente in nizkofrekvenčnih komponent na izhodu mešalnega vezja v sprejemniku UHF oddajno-sprejemne enote |
US9035704B2 (en) | 2010-10-01 | 2015-05-19 | Northrop Grumman Systems Corporation | High impedance microwave electronics |
CN102437859A (zh) * | 2011-11-08 | 2012-05-02 | 天津理工大学 | 一种无线通信接收机射频前端抗干扰电路 |
WO2013074474A1 (en) * | 2011-11-15 | 2013-05-23 | University Of Florida Research Foundation, Inc. | Offset generative receiver |
GB2527293B (en) * | 2014-06-13 | 2016-08-10 | Canon Kk | Impedance adaptation in a THz detector |
US10615887B1 (en) * | 2018-09-24 | 2020-04-07 | Seagate Technology Llc | Mitigation of noise generated by random excitation of asymmetric oscillation modes |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE502599C2 (sv) | 1993-09-09 | 1995-11-20 | Ericsson Ge Mobile Communicat | Sätt och anordning vid en homodynmottagare för att minimera läckage av störsignaler |
US5574405A (en) | 1995-08-22 | 1996-11-12 | Lucent Technologies Inc. | Low noise amplifier/mixer/frequency synthesizer circuit for an RF system |
US6167246A (en) * | 1997-05-09 | 2000-12-26 | Micrel Incorporated | Fully integrated all-CMOS AM receiver |
JP2000082779A (ja) | 1998-09-04 | 2000-03-21 | Tif:Kk | 受信機 |
JP4167349B2 (ja) | 1999-05-20 | 2008-10-15 | 新潟精密株式会社 | 受信機 |
JP2002057294A (ja) | 2000-08-14 | 2002-02-22 | Niigata Seimitsu Kk | 通信用半導体装置 |
JP4092205B2 (ja) * | 2001-02-22 | 2008-05-28 | 新潟精密株式会社 | Fet帯域増幅器 |
US6658245B2 (en) * | 2001-03-28 | 2003-12-02 | Motorola, Inc. | Radio receiver having a dynamic bandwidth filter and method therefor |
-
2002
- 2002-06-24 US US10/482,003 patent/US7130597B2/en not_active Expired - Fee Related
- 2002-06-24 CN CNB028132262A patent/CN100508407C/zh not_active Expired - Fee Related
- 2002-06-24 WO PCT/JP2002/006269 patent/WO2003003595A1/ja active Application Filing
- 2002-06-24 TW TW091113806A patent/TW561704B/zh not_active IP Right Cessation
- 2002-06-24 JP JP2003509653A patent/JP4092288B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100508407C (zh) | 2009-07-01 |
US20050107062A1 (en) | 2005-05-19 |
WO2003003595A1 (fr) | 2003-01-09 |
CN1650531A (zh) | 2005-08-03 |
JP4092288B2 (ja) | 2008-05-28 |
US7130597B2 (en) | 2006-10-31 |
TW561704B (en) | 2003-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8577322B1 (en) | Signal mixer having a single-ended input and a differential output | |
US8106710B2 (en) | Apparatus and method for variable gain transconductance | |
US8588726B2 (en) | Low noise mixer | |
JP4092205B2 (ja) | Fet帯域増幅器 | |
KR100827893B1 (ko) | 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기 | |
US8340623B2 (en) | Self-mixing receiver and forming method thereof | |
US7088168B2 (en) | Direct conversion receiver using vertical bipolar junction transistor available in deep n-well CMOS technology | |
JP4092288B2 (ja) | 受信機 | |
JP4106267B2 (ja) | リミット回路 | |
JP2008103970A (ja) | ミキサ及び受信装置 | |
JP2002204129A (ja) | Am放送用増幅回路 | |
JPWO2003003561A1 (ja) | 周波数混合回路 | |
WO2006032932A1 (en) | Rf input stage for low noise amplifier or mixer | |
JP3712787B2 (ja) | Fm受信機 | |
JP3676495B2 (ja) | Fm受信機 | |
JP2002246858A (ja) | 利得制御増幅回路およびそれを用いた受信機、送信機 | |
US7378709B2 (en) | Oscillator with a guard ring formed around an N well and constituent components integrally formed on the N well, on a semiconductor substrate | |
Plessas et al. | A 5 GHz low noise amplifier on 0.35/spl mu/m BiCMOS SiGe | |
JP4113838B2 (ja) | 受信機および複合部品 | |
JP2011114440A (ja) | 差動信号生成回路及び周波数変換回路 | |
JP2005303982A (ja) | Fmラジオチューナの低if選定方法およびそのifを用いたfmラジオチューナ | |
JP2008099337A (ja) | Fet帯域増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |