JPWO2003003561A1 - 周波数混合回路 - Google Patents
周波数混合回路 Download PDFInfo
- Publication number
- JPWO2003003561A1 JPWO2003003561A1 JP2003509622A JP2003509622A JPWO2003003561A1 JP WO2003003561 A1 JPWO2003003561 A1 JP WO2003003561A1 JP 2003509622 A JP2003509622 A JP 2003509622A JP 2003509622 A JP2003509622 A JP 2003509622A JP WO2003003561 A1 JPWO2003003561 A1 JP WO2003003561A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mixing circuit
- frequency
- semiconductor substrate
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Structure Of Receivers (AREA)
Abstract
CMOSプロセスあるいはMOSプロセスを用いて半導体基板上に一体成形した場合に発生する低周波ノイズを低減することができる周波数混合回路を提供することを目的とする。FM受信機を構成する高周波増幅回路11、混合回路12、局部発振器13、中間周波フィルタ14、16、中間周波増幅器15、リミット回路17、FM検波回路18、ステレオ復調回路19が1チップ部品10として形成されている。混合回路12は、CMOSプロセスあるいはMOSプロセスを用いて半導体基板上に形成されており、回路を構成するトランジスタはpチャネル型のFETが用いられている。
Description
技術分野
本発明は、受信機の周波数変換に用いられる周波数混合回路に関する。
背景技術
スーパーヘテロダイン方式を採用した一般の受信機は、アンテナを介して受信した変調波信号を高周波増幅した後に周波数混合回路を用いて周波数変換を行っており、所定の周波数を有する中間周波信号に変換した後に復調処理を行っている。
特に、最近では、周波数混合回路を含むアナログ回路をCMOSプロセスあるいはMOSプロセスで半導体基板上に一体形成する技術の研究が進んでおり、一部の装置では実用化されている。CMOSプロセスあるいはMOSプロセスを用いて1チップ上に各種の回路を形成することにより、装置全体の小型化やコスト低減等が可能になるため、1チップ上に形成される装置の範囲が今後拡大すると考えられる。
ところで、CMOSプロセスあるいはMOSプロセスで周波数混合回路を形成する場合に、使用する周波数帯域によっては1/fノイズと称される低周波ノイズが増加するという問題があった。特に、バイポーラトランジスタに比べてMOS型のFETは1/fノイズが多く、しかも、2種類の信号を合成するために周波数混合回路には多くのトランジスタが使用されているためそれぞれがノイズ源となり、回路全体として発生するノイズが多くなる。周波数混合回路において発生する1/fノイズが多くなるということは、それだけ中間周波信号における1/fノイズ成分の占める割合が高くなるということであり、SN比の悪化による受信品質の劣化を招くことになる。
発明の開示
本発明は、このような点に鑑みて創作されたものであり、その目的は、CMOSプロセスあるいはMOSプロセスを用いて半導体基板上に一体成形した場合に発生する低周波ノイズを低減することができる周波数混合回路を提供することにある。
上述した課題を解決するために、本発明の周波数混合回路は、トランジスタを含む構成部品がCMOSプロセスあるいはMOSプロセスを用いて半導体基板上に一体形成されており、このトランジスタをpチャネル型のFETを用いて形成している。周波数混合回路に含まれるトランジスタを移動度の小さなpチャネル型のFETとすることにより、それぞれのトランジスタにおいて発生する1/fノイズ自体を少なくすることができるため、周波数混合回路全体で発生する低周波ノイズを低減することができる。
また、上述した半導体基板にはNウェルが形成されており、このNウェル上に構成部品が形成されていることが望ましい。pチャネル型のFETを含む周波数混合回路の全部品をNウェル上に形成することにより、Nウェルとその下の半導体基板との間にpn接合面が形成されるため、この接合面を介してノイズ電流が流れることを防止することが可能になり、周波数混合回路において発生したノイズが半導体基板を通して他の部品に回り込むことを防止することができる。
また、上述した半導体基板上であって、構成部品の周囲にガードリングが形成されていることが望ましい。これにより、周波数混合回路において発生したノイズが半導体基板を通して他の部品に回り込むことをさらに有効に防止することができる。
また、上述した構成部品の周囲に、半導体基板表面からNウェルよりも深い位置までガードリングが形成されていることが望ましい。ガードリングをNウェルよりも深い位置まで形成することにより、このガードリングを越えてNウェル上に形成された部品と外部の部品との間で回り込む低周波領域のノイズを除去することができる。
発明を実施するための最良の形態
以下、本発明を適用した一実施形態の周波数混合回路(以後、単に「混合回路」と称する)について詳細に説明する。
図1は、本実施形態の混合回路を含むFM受信機の構成を示す図である。図1に示すFM受信機は、1チップ部品10として形成された高周波増幅回路11、混合回路12、局部発振器13、中間周波フィルタ14、16、中間周波増幅回路15、リミット回路17、FM検波回路18、ステレオ復調回路19を含んで構成されている。
アンテナ20によって受信したFM変調波信号を高周波増幅回路11によって増幅した後、局部発振器13から出力される局部発振信号を混合することにより、高周波信号から中間周波信号への変換を行う。中間周波フィルタ14、16は、中間周波増幅回路15の前段および後段に設けられており、入力される中間周波信号から所定の帯域成分のみを抽出する。中間周波増幅回路15は、中間周波フィルタ14、16を通過する一部の中間周波信号を増幅する。
リミット回路17は、入力される中間周波信号を高利得で増幅する。FM検波回路18は、リミット回路17から出力される振幅一定の信号に対してFM検波処理を行う。ステレオ復調回路19は、FM検波回路18から出力されるFM検波後のコンポジット信号に対してステレオ復調処理を行って、L信号およびR信号を生成する。
上述した本実施形態の1チップ部品10は、CMOSプロセスあるいはMOSプロセスを用いて半導体基板上に一体形成されている。この半導体基板上には、図1に示した1チップ部品10を構成する各回路のみが形成されている場合の他に、各種のアナログ回路やデジタル回路が形成されている。CMOSプロセスあるいはMOSプロセスによって各種のCMOS部品を形成することが容易であるため、例えば受信周波数を設定するために局部発振器13の発振周波数を可変する周波数シンセサイザや表示装置とその制御回路等を同じ半導体基板上に形成することが望ましい。
ところで、一般にバイポーラトランジスタに比べてCMOSプロセスあるいはMOSプロセスで形成したFETは、低周波ノイズである1/fノイズが大きいという特徴がある。したがって、図1に示した1チップ部品10をCMOSプロセスあるいはMOSプロセスを用いて1チップ上に形成すると、その中に含まれる増幅素子としてのFETが1/fノイズの発生源になってしまう。しかも、高い周波数の変調波信号を混合回路12を用いて低い周波数の中間周波信号に変換すると、この中間周波信号における1/fノイズ成分の占める割合が高くなって、SN比の悪化による受信品質の劣化を招くことになる。
このため、本実施形態のFM受信機を構成する1チップ部品10では、少なくとも混合回路12に含まれる増幅素子(トランジスタ)としてpチャネル型のFETを用いている。
図2は、CMOSプロセスあるいはMOSプロセスを用いて製造したFETのノイズ特性を示す図である。横軸が周波数を、縦軸がノイズレベルをそれぞれ示している。また、実線で示した特性がpチャネル型のFETのノイズ特性を、点線で示した特性がnチャネル型のFETのノイズ特性をそれぞれ示している。図2に示すように、pチャネル型のFETの方が、nチャネル型のFETに比べて、低周波領域に現れる1/fノイズが小さい。これは、pチャネル型のFETの方が移動度が小さいからであると考えられる。
したがって、pチャネル型のFETを増幅素子として用いることにより、混合回路12に含まれるFETが発生する1/fノイズ自体を少なくすることができるため、混合回路12における低周波ノイズの発生を低減して、受信機全体におけるSN比の向上および信号品質の改善を図ることが可能になる。
図3は、混合回路12の具体的な構成を示す回路図であり、一例として差動で動作する例が示されている。図3に示す混合回路12は、定電流を生成するFET31、32、電流源33と、2種類の入力信号を合成するために用いられる6個のFET41〜46と、2個の負荷抵抗47、48を含んで構成されている。具体的には、高周波増幅回路11からの入力信号(IN+、IN−)がFET41、42に入力され、局部発振器13からの入力信号(Lo+、Lo−)がFET43〜46に入力されている。この構成に含まれるFET31、32、41〜46は全てpチャネル型が用いられている。また、負荷抵抗47、48を用いて出力信号を取り出すことにより、上述した混合回路12を構成する全部品を半導体基板上に形成することができる。
図4は、上述した実施形態の混合回路12の変形例を示す断面図である。また、図5は図4に示した構造の平面図である。これらの図に示す構造では、混合回路12の全部品がNウェル52上に形成されている。Nウェル52とP形の半導体基板50との間にはPN接合面が形成されるため、Nウェル52の電位の方が半導体基板50よりも高い場合には、Nウェル52から半導体基板50に向けて流れる電流がこのPN接合面で遮断される。このため、混合回路12において発生したノイズが半導体基板50を通って他の回路に回り込むことを防止することができる。
また、図5に示すように、半導体基板50の表面近傍であって、Nウェル52を囲む周辺領域に、ガードリング54が形成されている。このガードリング54は、P形の半導体基板50の一部をN形領域に形成したものである。ガードリング54と半導体基板50によってPNP層が形成されるため、混合回路12において発生したノイズが半導体基板50の表面近傍を通って他の回路に回り込むことを有効に防止することができる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、FM受信機について説明したが、AM受信機やデータ端末装置等の各種の受信機や送信機あるいは通信機であっても、本発明を適用することができる。
また、上述した実施形態では、局部発振信号の周波数と変調波信号の搬送波周波数との関係については特に言及していないが、これらの周波数の差が少なくなればなるほど混合回路12から出力される中間周波信号の周波数も低くなるため、1/fノイズの影響が最も大きくなる。したがって、このような設定がなされた受信機に本発明の混合回路を用いることにより、ノイズ低減の効果を最も大きくすることができる。
また、上述した実施形態では、混合回路12の全部品を半導体基板上に形成したが、一部の部品のみを外付けするようにしてもよい。
図6は、混合回路の他の変形例を示す図である。図6に示す混合回路12Aは、図3に示した混合回路12の負荷抵抗47、48をトランス60とコンデンサ62に置き換えたものである。半導体基板上には、これらトランス60とコンデンサ62を除くそれ以外の混合回路12Aの各部品が一体形成されており、プリント配線等を介して外付け部品としてのトランス60およびコンデンサ62が接続される。
また、図4に示した例では、ガードリング54を半導体基板50の表面近傍に形成したが、図7に示すように、このガードリング54の代わりに、半導体基板50の表面からNウェル52よりも深い位置まで形成したガードリング54Aを用いるようにしてもよい。これにより、Nウエル52上に形成された混合回路12で発生したノイズがガードリング54Aの下側(半導体基板50の内部)を通って他の回路に回り込む場合に、より低周波成分の回り込みを防止することが可能になる。
産業上の利用可能性
上述したように、本発明によれば、周波数混合回路に含まれるトランジスタを移動度の小さなpチャネル型のFETとすることにより、それぞれのトランジスタにおいて発生する1/fノイズ自体を少なくすることができるため、周波数混合回路全体で発生する低周波ノイズを低減することができる。
【図面の簡単な説明】
図1は、一実施形態のFM受信機の構成を示す図、
図2は、CMOSプロセスあるいはMOSプロセスを用いて製造したFETのノイズ特性を示す図、
図3は、混合回路の具体的な構成を示す回路図、
図4は、混合回路の変形例を示す断面図、
図5は、図4に示す混合回路の平面図、
図6は、混合回路の他の変形例を示す図、
図7は、ガードリングの変形例を示す断面図である。
本発明は、受信機の周波数変換に用いられる周波数混合回路に関する。
背景技術
スーパーヘテロダイン方式を採用した一般の受信機は、アンテナを介して受信した変調波信号を高周波増幅した後に周波数混合回路を用いて周波数変換を行っており、所定の周波数を有する中間周波信号に変換した後に復調処理を行っている。
特に、最近では、周波数混合回路を含むアナログ回路をCMOSプロセスあるいはMOSプロセスで半導体基板上に一体形成する技術の研究が進んでおり、一部の装置では実用化されている。CMOSプロセスあるいはMOSプロセスを用いて1チップ上に各種の回路を形成することにより、装置全体の小型化やコスト低減等が可能になるため、1チップ上に形成される装置の範囲が今後拡大すると考えられる。
ところで、CMOSプロセスあるいはMOSプロセスで周波数混合回路を形成する場合に、使用する周波数帯域によっては1/fノイズと称される低周波ノイズが増加するという問題があった。特に、バイポーラトランジスタに比べてMOS型のFETは1/fノイズが多く、しかも、2種類の信号を合成するために周波数混合回路には多くのトランジスタが使用されているためそれぞれがノイズ源となり、回路全体として発生するノイズが多くなる。周波数混合回路において発生する1/fノイズが多くなるということは、それだけ中間周波信号における1/fノイズ成分の占める割合が高くなるということであり、SN比の悪化による受信品質の劣化を招くことになる。
発明の開示
本発明は、このような点に鑑みて創作されたものであり、その目的は、CMOSプロセスあるいはMOSプロセスを用いて半導体基板上に一体成形した場合に発生する低周波ノイズを低減することができる周波数混合回路を提供することにある。
上述した課題を解決するために、本発明の周波数混合回路は、トランジスタを含む構成部品がCMOSプロセスあるいはMOSプロセスを用いて半導体基板上に一体形成されており、このトランジスタをpチャネル型のFETを用いて形成している。周波数混合回路に含まれるトランジスタを移動度の小さなpチャネル型のFETとすることにより、それぞれのトランジスタにおいて発生する1/fノイズ自体を少なくすることができるため、周波数混合回路全体で発生する低周波ノイズを低減することができる。
また、上述した半導体基板にはNウェルが形成されており、このNウェル上に構成部品が形成されていることが望ましい。pチャネル型のFETを含む周波数混合回路の全部品をNウェル上に形成することにより、Nウェルとその下の半導体基板との間にpn接合面が形成されるため、この接合面を介してノイズ電流が流れることを防止することが可能になり、周波数混合回路において発生したノイズが半導体基板を通して他の部品に回り込むことを防止することができる。
また、上述した半導体基板上であって、構成部品の周囲にガードリングが形成されていることが望ましい。これにより、周波数混合回路において発生したノイズが半導体基板を通して他の部品に回り込むことをさらに有効に防止することができる。
また、上述した構成部品の周囲に、半導体基板表面からNウェルよりも深い位置までガードリングが形成されていることが望ましい。ガードリングをNウェルよりも深い位置まで形成することにより、このガードリングを越えてNウェル上に形成された部品と外部の部品との間で回り込む低周波領域のノイズを除去することができる。
発明を実施するための最良の形態
以下、本発明を適用した一実施形態の周波数混合回路(以後、単に「混合回路」と称する)について詳細に説明する。
図1は、本実施形態の混合回路を含むFM受信機の構成を示す図である。図1に示すFM受信機は、1チップ部品10として形成された高周波増幅回路11、混合回路12、局部発振器13、中間周波フィルタ14、16、中間周波増幅回路15、リミット回路17、FM検波回路18、ステレオ復調回路19を含んで構成されている。
アンテナ20によって受信したFM変調波信号を高周波増幅回路11によって増幅した後、局部発振器13から出力される局部発振信号を混合することにより、高周波信号から中間周波信号への変換を行う。中間周波フィルタ14、16は、中間周波増幅回路15の前段および後段に設けられており、入力される中間周波信号から所定の帯域成分のみを抽出する。中間周波増幅回路15は、中間周波フィルタ14、16を通過する一部の中間周波信号を増幅する。
リミット回路17は、入力される中間周波信号を高利得で増幅する。FM検波回路18は、リミット回路17から出力される振幅一定の信号に対してFM検波処理を行う。ステレオ復調回路19は、FM検波回路18から出力されるFM検波後のコンポジット信号に対してステレオ復調処理を行って、L信号およびR信号を生成する。
上述した本実施形態の1チップ部品10は、CMOSプロセスあるいはMOSプロセスを用いて半導体基板上に一体形成されている。この半導体基板上には、図1に示した1チップ部品10を構成する各回路のみが形成されている場合の他に、各種のアナログ回路やデジタル回路が形成されている。CMOSプロセスあるいはMOSプロセスによって各種のCMOS部品を形成することが容易であるため、例えば受信周波数を設定するために局部発振器13の発振周波数を可変する周波数シンセサイザや表示装置とその制御回路等を同じ半導体基板上に形成することが望ましい。
ところで、一般にバイポーラトランジスタに比べてCMOSプロセスあるいはMOSプロセスで形成したFETは、低周波ノイズである1/fノイズが大きいという特徴がある。したがって、図1に示した1チップ部品10をCMOSプロセスあるいはMOSプロセスを用いて1チップ上に形成すると、その中に含まれる増幅素子としてのFETが1/fノイズの発生源になってしまう。しかも、高い周波数の変調波信号を混合回路12を用いて低い周波数の中間周波信号に変換すると、この中間周波信号における1/fノイズ成分の占める割合が高くなって、SN比の悪化による受信品質の劣化を招くことになる。
このため、本実施形態のFM受信機を構成する1チップ部品10では、少なくとも混合回路12に含まれる増幅素子(トランジスタ)としてpチャネル型のFETを用いている。
図2は、CMOSプロセスあるいはMOSプロセスを用いて製造したFETのノイズ特性を示す図である。横軸が周波数を、縦軸がノイズレベルをそれぞれ示している。また、実線で示した特性がpチャネル型のFETのノイズ特性を、点線で示した特性がnチャネル型のFETのノイズ特性をそれぞれ示している。図2に示すように、pチャネル型のFETの方が、nチャネル型のFETに比べて、低周波領域に現れる1/fノイズが小さい。これは、pチャネル型のFETの方が移動度が小さいからであると考えられる。
したがって、pチャネル型のFETを増幅素子として用いることにより、混合回路12に含まれるFETが発生する1/fノイズ自体を少なくすることができるため、混合回路12における低周波ノイズの発生を低減して、受信機全体におけるSN比の向上および信号品質の改善を図ることが可能になる。
図3は、混合回路12の具体的な構成を示す回路図であり、一例として差動で動作する例が示されている。図3に示す混合回路12は、定電流を生成するFET31、32、電流源33と、2種類の入力信号を合成するために用いられる6個のFET41〜46と、2個の負荷抵抗47、48を含んで構成されている。具体的には、高周波増幅回路11からの入力信号(IN+、IN−)がFET41、42に入力され、局部発振器13からの入力信号(Lo+、Lo−)がFET43〜46に入力されている。この構成に含まれるFET31、32、41〜46は全てpチャネル型が用いられている。また、負荷抵抗47、48を用いて出力信号を取り出すことにより、上述した混合回路12を構成する全部品を半導体基板上に形成することができる。
図4は、上述した実施形態の混合回路12の変形例を示す断面図である。また、図5は図4に示した構造の平面図である。これらの図に示す構造では、混合回路12の全部品がNウェル52上に形成されている。Nウェル52とP形の半導体基板50との間にはPN接合面が形成されるため、Nウェル52の電位の方が半導体基板50よりも高い場合には、Nウェル52から半導体基板50に向けて流れる電流がこのPN接合面で遮断される。このため、混合回路12において発生したノイズが半導体基板50を通って他の回路に回り込むことを防止することができる。
また、図5に示すように、半導体基板50の表面近傍であって、Nウェル52を囲む周辺領域に、ガードリング54が形成されている。このガードリング54は、P形の半導体基板50の一部をN形領域に形成したものである。ガードリング54と半導体基板50によってPNP層が形成されるため、混合回路12において発生したノイズが半導体基板50の表面近傍を通って他の回路に回り込むことを有効に防止することができる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、FM受信機について説明したが、AM受信機やデータ端末装置等の各種の受信機や送信機あるいは通信機であっても、本発明を適用することができる。
また、上述した実施形態では、局部発振信号の周波数と変調波信号の搬送波周波数との関係については特に言及していないが、これらの周波数の差が少なくなればなるほど混合回路12から出力される中間周波信号の周波数も低くなるため、1/fノイズの影響が最も大きくなる。したがって、このような設定がなされた受信機に本発明の混合回路を用いることにより、ノイズ低減の効果を最も大きくすることができる。
また、上述した実施形態では、混合回路12の全部品を半導体基板上に形成したが、一部の部品のみを外付けするようにしてもよい。
図6は、混合回路の他の変形例を示す図である。図6に示す混合回路12Aは、図3に示した混合回路12の負荷抵抗47、48をトランス60とコンデンサ62に置き換えたものである。半導体基板上には、これらトランス60とコンデンサ62を除くそれ以外の混合回路12Aの各部品が一体形成されており、プリント配線等を介して外付け部品としてのトランス60およびコンデンサ62が接続される。
また、図4に示した例では、ガードリング54を半導体基板50の表面近傍に形成したが、図7に示すように、このガードリング54の代わりに、半導体基板50の表面からNウェル52よりも深い位置まで形成したガードリング54Aを用いるようにしてもよい。これにより、Nウエル52上に形成された混合回路12で発生したノイズがガードリング54Aの下側(半導体基板50の内部)を通って他の回路に回り込む場合に、より低周波成分の回り込みを防止することが可能になる。
産業上の利用可能性
上述したように、本発明によれば、周波数混合回路に含まれるトランジスタを移動度の小さなpチャネル型のFETとすることにより、それぞれのトランジスタにおいて発生する1/fノイズ自体を少なくすることができるため、周波数混合回路全体で発生する低周波ノイズを低減することができる。
【図面の簡単な説明】
図1は、一実施形態のFM受信機の構成を示す図、
図2は、CMOSプロセスあるいはMOSプロセスを用いて製造したFETのノイズ特性を示す図、
図3は、混合回路の具体的な構成を示す回路図、
図4は、混合回路の変形例を示す断面図、
図5は、図4に示す混合回路の平面図、
図6は、混合回路の他の変形例を示す図、
図7は、ガードリングの変形例を示す断面図である。
Claims (4)
- トランジスタを含む構成部品がCMOSプロセスあるいはMOSプロセスを用いて半導体基板上に一体形成された周波数混合回路であって、
前記トランジスタをpチャネル型のFETを用いて形成することを特徴とする周波数混合回路。 - 前記半導体基板にはNウェルが形成されており、このNウェル上に前記構成部品が形成されていることを特徴とする請求の範囲第1項記載の周波数混合回路。
- 前記半導体基板上であって、前記構成部品の周囲にガードリングが形成されていることを特徴とする請求の範囲第1項記載の周波数混合回路。
- 前記構成部品の周囲に、前記半導体基板表面から前記Nウェルよりも深い位置までガードリングが形成されていることを特徴とする請求の範囲第2項記載の周波数混合回路。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001198216 | 2001-06-29 | ||
JP2001198216 | 2001-06-29 | ||
JP2001395234 | 2001-12-26 | ||
JP2001395234 | 2001-12-26 | ||
PCT/JP2002/006399 WO2003003561A1 (fr) | 2001-06-29 | 2002-06-26 | Circuit melangeur de frequences |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2003003561A1 true JPWO2003003561A1 (ja) | 2004-10-21 |
Family
ID=26617845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003509622A Pending JPWO2003003561A1 (ja) | 2001-06-29 | 2002-06-26 | 周波数混合回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20040150457A1 (ja) |
JP (1) | JPWO2003003561A1 (ja) |
CN (1) | CN1522489A (ja) |
TW (1) | TW561701B (ja) |
WO (1) | WO2003003561A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4079953B2 (ja) * | 2005-02-17 | 2008-04-23 | 株式会社半導体理工学研究センター | 高周波回路 |
JP5088235B2 (ja) | 2008-05-26 | 2012-12-05 | 富士通株式会社 | ノイズキャンセル回路及びノイズキャンセル回路付き増幅器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60229404A (ja) * | 1984-04-26 | 1985-11-14 | Toshiba Corp | 増幅回路 |
US4979001A (en) * | 1989-06-30 | 1990-12-18 | Micrel Incorporated | Hidden zener diode structure in configurable integrated circuit |
JP3058699B2 (ja) * | 1990-02-16 | 2000-07-04 | テキサス インスツルメンツ インコーポレイテツド | 誘導性負荷中の電流制御のための負電圧クランプ回路 |
KR0131373B1 (ko) * | 1994-06-15 | 1998-04-15 | 김주용 | 반도체 소자의 데이터 출력버퍼 |
JP3384207B2 (ja) * | 1995-09-22 | 2003-03-10 | 株式会社デンソー | 差動増幅回路 |
US5767726A (en) * | 1996-10-21 | 1998-06-16 | Lucent Technologies Inc. | Four terminal RF mixer device |
JP3470546B2 (ja) * | 1997-02-25 | 2003-11-25 | 松下電工株式会社 | 赤外線検出器 |
JP4282802B2 (ja) * | 1998-12-24 | 2009-06-24 | パナソニック株式会社 | 周波数変換回路 |
KR100324931B1 (ko) * | 1999-01-22 | 2002-02-28 | 박종섭 | 반도체장치 및 그의 제조방법 |
JP2002204129A (ja) * | 2000-12-28 | 2002-07-19 | Niigata Seimitsu Kk | Am放送用増幅回路 |
-
2002
- 2002-06-26 US US10/481,996 patent/US20040150457A1/en not_active Abandoned
- 2002-06-26 JP JP2003509622A patent/JPWO2003003561A1/ja active Pending
- 2002-06-26 CN CNA028131886A patent/CN1522489A/zh active Pending
- 2002-06-26 WO PCT/JP2002/006399 patent/WO2003003561A1/ja active Application Filing
- 2002-06-26 TW TW091114087A patent/TW561701B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20040150457A1 (en) | 2004-08-05 |
TW561701B (en) | 2003-11-11 |
WO2003003561A1 (fr) | 2003-01-09 |
CN1522489A (zh) | 2004-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7877075B1 (en) | Signal mixer having a single-ended input and a differential output | |
US7474885B2 (en) | Passive subharmonic mixer | |
US6606489B2 (en) | Differential to single-ended converter with large output swing | |
US7577418B2 (en) | Sub-harmonic mixer and down converter with the same | |
JP2009512304A (ja) | ラジオ信号受信を可能にする電子デバイス、システム、チップおよび方法 | |
KR100827893B1 (ko) | 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기 | |
US7088168B2 (en) | Direct conversion receiver using vertical bipolar junction transistor available in deep n-well CMOS technology | |
US6400224B2 (en) | Two stage low noise amplifier | |
US7130597B2 (en) | Receiver having high-frequency amplifier circuit portions integrally formed on a semiconductor substrate | |
JPWO2003003561A1 (ja) | 周波数混合回路 | |
US20040176057A1 (en) | Receiver | |
JP4324468B2 (ja) | 受信機 | |
JP2008103970A (ja) | ミキサ及び受信装置 | |
JP3712787B2 (ja) | Fm受信機 | |
US7133653B2 (en) | Receiver and composite component having local oscillator components and mixing circuit integrally formed on semiconductor substrate | |
JP3676495B2 (ja) | Fm受信機 | |
JP2005303982A (ja) | Fmラジオチューナの低if選定方法およびそのifを用いたfmラジオチューナ | |
US20030036370A1 (en) | Method of using bipolar junction transistor as local oscillator in a satellite down converter to eliminate second and third harmonic interference between two local oscillators | |
JPWO2006095581A1 (ja) | 半導体装置 | |
JPH1117454A (ja) | 周波数変換器及び半導体集積回路 | |
JP2011114440A (ja) | 差動信号生成回路及び周波数変換回路 | |
WO2006137154A1 (ja) | Fmラジオチューナの低if選定方法およびそのifを用いたfmラジオチューナ | |
JPH0590992A (ja) | 無線通信機 | |
JPH0249462A (ja) | 半導体集積回路 |