JP5088235B2 - ノイズキャンセル回路及びノイズキャンセル回路付き増幅器 - Google Patents
ノイズキャンセル回路及びノイズキャンセル回路付き増幅器 Download PDFInfo
- Publication number
- JP5088235B2 JP5088235B2 JP2008136967A JP2008136967A JP5088235B2 JP 5088235 B2 JP5088235 B2 JP 5088235B2 JP 2008136967 A JP2008136967 A JP 2008136967A JP 2008136967 A JP2008136967 A JP 2008136967A JP 5088235 B2 JP5088235 B2 JP 5088235B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mixer
- input
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
- H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
横軸は周波数freqに,縦軸はパワーに対応する。ミキサMIXI,MIXQがMOSトランジスタを含む回路であると,MOSトランジスタに起因する1/fノイズが出力信号に発生する。つまり,ノイズ成分1は,高周波帯域では熱雑音に起因するノイズであり,低周波帯域ではMOSトランジスタに起因する1/fノイズが支配的になる。特に,1/fノイズは,低周波になるほどノイズ強度が大きくなる。
In1=Vn/Ri
一方,第2のミキサMIX2の出力N3から入力端子AINに供給される電流In2は,次の通りである。
In2=(G1×Vn−Vn)/Rnc=(2Vn−Vn)/Rnc=Vn/Rn
ここで,Rnc=Riであるので,In1=In2となる。
入力抵抗とフィードバック抵抗とオペアンプとを有する増幅器の出力信号のノイズを低減するノイズキャンセル回路において,
前記オペアンプの第1の入力端子と第2の入力端子間の入力信号を入力し,前記入力信号を第1の周波数信号により周波数変換する第1のミキサ回路と,
前記第1のミキサ回路の出力信号を増幅するノイズキャンセル用増幅器と,
前記ノイズキャンセル用増幅器の出力信号を前記第1の周波数信号により周波数変換する第2のミキサ回路と,
前記第2のミキサ回路の出力信号を、出力抵抗を介して前記オペアンプの前記第1の入力端子に供給する信号供給回路と
を有するノイズキャンセル回路。
付記1において,
前記第1のミキサ回路と前記ノイズキャンセル用増幅器と前記第2のミキサ回路とによる利得が,前記増幅器の入力抵抗に流れる電流と,前記信号供給回路の出力抵抗に流れる電流とが等しくまたは略等しくなるような値に設定されていることを特徴とするノイズキャンセル回路。
付記1または2において,
前記オペアンプの入力信号を,ローパスフィルタを介して前記第1のミキサ回路に入力することを特徴とするノイズキャンセル回路。
付記1において,
前記ノイズキャンセル用増幅器の出力信号を,ハイパスフィルタを介して前記第2のミキサ回路に入力することを特徴とするノイズキャンセル回路。
付記1または2において,
前記第1のミキサ回路と前記ノイズキャンセル用増幅器と前記第2のミキサ回路と前記出力抵抗と前記信号供給回路とを並列に2セット有し,
第1のセットの前記第1,第2のミキサ回路は,前記第1の周波数信号により周波数変換し,
第2のセットの前記第1,第2のミキサ回路は,前記第1の周波数信号と位相が直交し同じ周波数の第2の周波数信号により周波数変換し,
前記第1,第2のセットの出力信号を共に前記オペアンプの前記第1の入力端子に供給することを特徴とするノイズキャンセル回路。
付記1または2において,
前記入力抵抗は第1の入力抵抗と第2の入力抵抗とを有し,
前記フィードバック抵抗は第1のフィードバック抵抗と第2のフィードバック抵抗とを有し,
前記オペアンプは,前記第1の入力端子と第2の入力端子間に差動入力信号を入力し,第1出力端子と第2出力端子間に差動出力信号を出力し,
前記第1のミキサ回路と前記ノイズキャンセル用増幅器と前記第2のミキサ回路と前記信号供給回路は,差動信号を入力し出力することを特徴とするノイズキャンセル回路。
入力抵抗とフィードバック抵抗と第1オペアンプとを有する増幅器と,
前記第1のオペアンプの第1の入力端子と第2の入力端子間の入力信号を入力し,前記入力信号を第1の周波数信号により周波数変換する第1のミキサ回路と,
前記第1のミキサ回路の出力信号を増幅する第2のオペアンプと,
前記第2のオペアンプの出力信号を前記第1の周波数信号により周波数変換する第2のミキサ回路と,
前記第2のミキサ回路の出力信号を、出力抵抗を介して前記第1のオペアンプの第1の入力端子に供給する信号供給回路とを有することを特徴とするノイズキャンセル回路付き増幅器。
付記7において,
前記第1のミキサ回路と前記第2のオペアンプと前記第2のミキサ回路とによる利得が,前記増幅器の入力抵抗に流れるノイズ電流と,前記信号供給回路の前記出力抵抗に流れる電流とが等しくまたは略等しくなるような値に設定されていることを特徴とする増幅器。
付記7または8において,
前記第1のミキサ回路と前記第2のオペアンプと前記第2のミキサ回路と前記出力抵抗と前記前記信号供給回路とを並列に2セット有し,
第1のセットの前記第1,第2のミキサ回路は,前記第1の周波数信号により周波数変換し,
第2のセットの前記第1,第2のミキサ回路は,前記第1の周波数信号と位相が直交し同じ周波数の第2の周波数信号により周波数変換し,
前記第1,第2のセットの前記出力抵抗を流れる前記電流を共に前記第1オペアンプの第1の入力端子に供給することを特徴とする増幅器。
付記7または8において,
前記入力抵抗は第1の入力抵抗と第2の入力抵抗とを有し,
前記フィードバック抵抗は第1のフィードバック抵抗と第2のフィードバック抵抗とを有し,
前記オペアンプは,前記第1の入力端子と前記第2の入力端子に差動入力信号を入力し,差動出力信号を出力し,
前記第1のミキサ回路と前記第2オペアンプと前記第2のミキサ回路と前記第2信号供給回路は,差動信号を入力し出力することを特徴とする増幅器。
付記7または8に記載の増幅器と,
前記入力抵抗と前記第1オペアンプの前記第1または第2の入力端子との間に設けられ,ミキサ用ローカル周波数信号に応答して導通及び非導通になるMOSトランジスタを有する第3のミキサ回路とを有するミキサユニット。
付記11において,前記増幅器の前記フィードバック抵抗に並列にキャパシタを有することを特徴とするミキサユニット。
付記10に記載の増幅器と,
前記第1及び第2の入力抵抗と,前記第1のオペアンプの前記第1及び第2の入力端子との間に設けられた第3のミキサ回路とを有し,
前記第3のミキサ回路は,
前記第1の入力抵抗と前記第1の入力端子との間と,前記第2の入力抵抗と前記第2の入力端子との間にそれぞれ設けられ,前記第1の周波数信号に応答して導通または非導通になる第1,第2のMOSトランジスタと,前記第1の入力抵抗と前記第2の入力端子との間と,前記第2の入力抵抗と前記第1の入力端子との間にそれぞれ設けられ,ミキサ用ローカル周波数信号と逆相の逆相ミキサ用ローカル周波数信号に応答して導通または非導通になる第3,第4のMOSトランジスタとを有することを有するミキサユニット。
付記13において,前記増幅器の前記フィードバック抵抗に並列にキャパシタを有することを特徴とするミキサユニット。
MIX1:第1のミキサ MIX2:第2のミキサ
AMP1:ノイズキャンセル用増幅器 Rnc:出力抵抗
30:ノイズキャンセル信号供給回路 LOB:ローカル周波数信号
Claims (10)
- 入力抵抗とフィードバック抵抗とオペアンプとを有する増幅器の出力信号のノイズを低減するノイズキャンセル回路において,
前記オペアンプの第1の入力端子と第2の入力端子間の入力信号を入力し,前記入力信号を第1の周波数信号により周波数変換する第1のミキサ回路と,
前記第1のミキサ回路の出力信号を増幅するノイズキャンセル用増幅器と,
前記ノイズキャンセル用増幅器の出力信号を前記第1の周波数信号により周波数変換する第2のミキサ回路と,
前記第2のミキサ回路の出力信号を、出力抵抗を介して前記オペアンプの前記第1の入力端子に供給する信号供給回路と
を有するノイズキャンセル回路。 - 請求項1において,
前記第1のミキサ回路と前記ノイズキャンセル用増幅器と前記第2のミキサ回路とによる利得が,前記増幅器の入力抵抗に流れる電流と,前記信号供給回路の出力抵抗に流れる電流とが等しくまたは略等しくなるような値に設定されていることを特徴とするノイズキャンセル回路。 - 請求項1または2において,
前記オペアンプの入力信号を,ローパスフィルタを介して前記第1のミキサ回路に入力することを特徴とするノイズキャンセル回路。 - 請求項1または2において,
前記第1のミキサ回路と前記ノイズキャンセル用増幅器と前記第2のミキサ回路と前記出力抵抗と前記信号供給回路とを並列に2セット有し,
第1のセットの前記第1,第2のミキサ回路は,前記第1の周波数信号により周波数変換し,
第2のセットの前記第1,第2のミキサ回路は,前記第1の周波数信号と位相が直交し同じ周波数の第2の周波数信号により周波数変換し,
前記第1,第2のセットの出力信号を共に前記オペアンプの前記第1の入力端子に供給することを特徴とするノイズキャンセル回路。 - 入力抵抗とフィードバック抵抗と第1オペアンプとを有する増幅器と,
前記第1のオペアンプの第1の入力端子と第2の入力端子間の入力信号を入力し,前記入力信号を第1の周波数信号により周波数変換する第1のミキサ回路と,
前記第1のミキサ回路の出力信号を増幅する第2のオペアンプと,
前記第2のオペアンプの出力信号を前記第1の周波数信号により周波数変換する第2のミキサ回路と,
前記第2のミキサ回路の出力信号を、出力抵抗を介して前記第1のオペアンプの第1の入力端子に供給する信号供給回路とを有することを特徴とするノイズキャンセル回路付き増幅器。 - 請求項5において,
前記第1のミキサ回路と前記第2のオペアンプと前記第2のミキサ回路とによる利得が,前記増幅器の入力抵抗に流れるノイズ電流と,前記信号供給回路の前記出力抵抗に流れる電流とが等しくまたは略等しくなるような値に設定されていることを特徴とする増幅器。 - 請求項5または6において,
前記第1のミキサ回路と前記第2のオペアンプと前記第2のミキサ回路と前記出力抵抗と前記前記信号供給回路とを並列に2セット有し,
第1のセットの前記第1,第2のミキサ回路は,前記第1の周波数信号により周波数変換し,
第2のセットの前記第1,第2のミキサ回路は,前記第1の周波数信号と位相が直交し同じ周波数の第2の周波数信号により周波数変換し,
前記第1,第2のセットの前記出力抵抗を流れる前記電流を共に前記第1オペアンプの第1の入力端子に供給することを特徴とする増幅器。 - 請求項5または6において,
前記入力抵抗は第1の入力抵抗と第2の入力抵抗とを有し,
前記フィードバック抵抗は第1のフィードバック抵抗と第2のフィードバック抵抗とを有し,
前記オペアンプは,前記第1の入力端子と前記第2の入力端子に差動入力信号を入力し,差動出力信号を出力し,
前記第1のミキサ回路と前記第2オペアンプと前記第2のミキサ回路と前記第2信号供給回路は,差動信号を入力し出力することを特徴とする増幅器。 - 請求項5または6に記載の増幅器と,
前記入力抵抗と前記第1オペアンプの前記第1または第2の入力端子との間に設けられ,ミキサ用ローカル周波数信号に応答して導通及び非導通になるMOSトランジスタを有する第3のミキサ回路とを有するミキサユニット。 - 請求項8に記載の増幅器と,
前記第1及び第2の入力抵抗と,前記第1のオペアンプの前記第1及び第2の入力端子との間に設けられた第3のミキサ回路とを有し,
前記第3のミキサ回路は,
前記第1の入力抵抗と前記第1の入力端子との間と,前記第2の入力抵抗と前記第2の入力端子との間にそれぞれ設けられ,前記第1の周波数信号に応答して導通または非導通になる第1,第2のMOSトランジスタと,前記第1の入力抵抗と前記第2の入力端子との間と,前記第2の入力抵抗と前記第1の入力端子との間にそれぞれ設けられ,ミキサ用ローカル周波数信号と逆相の逆相ミキサ用ローカル周波数信号に応答して導通または非導通になる第3,第4のMOSトランジスタとを有することを有するミキサユニット。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136967A JP5088235B2 (ja) | 2008-05-26 | 2008-05-26 | ノイズキャンセル回路及びノイズキャンセル回路付き増幅器 |
US12/471,934 US8045949B2 (en) | 2008-05-26 | 2009-05-26 | Noise cancellation circuit and amplifier with noise cancellation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136967A JP5088235B2 (ja) | 2008-05-26 | 2008-05-26 | ノイズキャンセル回路及びノイズキャンセル回路付き増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009284429A JP2009284429A (ja) | 2009-12-03 |
JP5088235B2 true JP5088235B2 (ja) | 2012-12-05 |
Family
ID=41342477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008136967A Expired - Fee Related JP5088235B2 (ja) | 2008-05-26 | 2008-05-26 | ノイズキャンセル回路及びノイズキャンセル回路付き増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8045949B2 (ja) |
JP (1) | JP5088235B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101807884A (zh) * | 2010-04-28 | 2010-08-18 | 复旦大学 | 前馈噪声抵消电阻负反馈宽带低噪声放大器 |
CN102195566B (zh) * | 2011-02-01 | 2013-02-27 | 上海矽诺微电子有限公司 | 音频放大器的静态噪声消除电路 |
JPWO2012124106A1 (ja) * | 2011-03-17 | 2014-07-17 | 富士通株式会社 | 差動電流源および差動カレントミラー回路 |
WO2012153691A1 (ja) * | 2011-05-09 | 2012-11-15 | 株式会社村田製作所 | インピーダンス変換回路および通信端末装置 |
JP6584885B2 (ja) * | 2015-09-14 | 2019-10-02 | 株式会社東芝 | 雑音除去機能を有する機器 |
US10425044B1 (en) * | 2018-11-15 | 2019-09-24 | Texas Instruments Incorporated | Cancellation capacitor for aliasing and distortion improvement |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2003003561A1 (ja) | 2001-06-29 | 2004-10-21 | 新潟精密株式会社 | 周波数混合回路 |
US6781467B2 (en) * | 2003-01-24 | 2004-08-24 | Qualcomm Incorporated | High linearity low noise amplifier |
DE102005028747B4 (de) | 2005-06-21 | 2010-12-16 | Infineon Technologies Ag | Mischeranordnung, Verwendung der Mischeranordnung und Verfahren zur Frequenzumsetzung |
DE102006004951A1 (de) * | 2006-02-01 | 2007-08-09 | Atmel Germany Gmbh | Integrierte Schaltungsanordnung zum Überführen eines hochfrequenten Bandpaßsignals in ein niederfrequentes Quadratursignal |
JP4354473B2 (ja) * | 2006-09-07 | 2009-10-28 | 株式会社半導体理工学研究センター | 容量帰還型チョッパ増幅回路 |
US20090088124A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Radio Frequency Receiver Architecture |
-
2008
- 2008-05-26 JP JP2008136967A patent/JP5088235B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-26 US US12/471,934 patent/US8045949B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090291661A1 (en) | 2009-11-26 |
US8045949B2 (en) | 2011-10-25 |
JP2009284429A (ja) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8929847B2 (en) | Signal processing circuit with circuit induced noise cancellation | |
US7529529B2 (en) | Low noise, high-linearity RF front end receiver | |
US7945230B2 (en) | Time-multiplexed common mode feedback for passive quadrature RF mixers | |
JP5088235B2 (ja) | ノイズキャンセル回路及びノイズキャンセル回路付き増幅器 | |
US20090325510A1 (en) | Systems and methods for implementing a harmonic rejection mixer | |
US20090111377A1 (en) | Frequency converter and receiver and transmitter using the same | |
Wu et al. | A dual-band GNSS RF front end with a pseudo-differential LNA | |
CN104242823B (zh) | 混频开关电路及混频器 | |
JP5360210B2 (ja) | ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ | |
CN104467686A (zh) | 一种低功耗、低噪声的混频器 | |
JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
Bouhamame et al. | A 60 dB harmonic rejection mixer for digital terrestrial TV tuner | |
JP4478451B2 (ja) | 高調波ミクサ | |
US7834703B2 (en) | Amplifier with single-ended input and differential output | |
US9525447B1 (en) | Radio receiver co-existence | |
JPWO2005053149A1 (ja) | ミキサ回路 | |
US20120321020A1 (en) | Complentary differential input based mixer circuit | |
US20050157826A1 (en) | Filtering signals | |
US8417209B2 (en) | Image frequency rejection mixer | |
JP2010273009A (ja) | 電圧変換回路および無線通信装置 | |
US9350298B2 (en) | Circuit and method for image frequency rejection | |
US11303314B2 (en) | Receiver and receiver controlling method | |
US7395035B2 (en) | Up-conversion mixing system with high carrier suppression | |
Srinivasan et al. | A 3-stage recursive Weaver image-reject receiver | |
Srinivasan | Circuits and architectures for radio transceivers employing phase and frequency domain orthogonality |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120827 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5088235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |