JP5360210B2 - ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ - Google Patents

ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ Download PDF

Info

Publication number
JP5360210B2
JP5360210B2 JP2011521699A JP2011521699A JP5360210B2 JP 5360210 B2 JP5360210 B2 JP 5360210B2 JP 2011521699 A JP2011521699 A JP 2011521699A JP 2011521699 A JP2011521699 A JP 2011521699A JP 5360210 B2 JP5360210 B2 JP 5360210B2
Authority
JP
Japan
Prior art keywords
input
resistor
signal
output
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011521699A
Other languages
English (en)
Other versions
JPWO2011004423A1 (ja
Inventor
和明 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2011004423A1 publication Critical patent/JPWO2011004423A1/ja
Application granted granted Critical
Publication of JP5360210B2 publication Critical patent/JP5360210B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D213/00—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members
    • C07D213/02—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members
    • C07D213/04—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members having no bond between the ring nitrogen atom and a non-ring member or having only hydrogen or carbon atoms directly attached to the ring nitrogen atom
    • C07D213/24—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members having no bond between the ring nitrogen atom and a non-ring member or having only hydrogen or carbon atoms directly attached to the ring nitrogen atom with substituted hydrocarbon radicals attached to ring carbon atoms
    • C07D213/36—Radicals substituted by singly-bound nitrogen atoms
    • C07D213/42—Radicals substituted by singly-bound nitrogen atoms having hetero atoms attached to the substituent nitrogen atom
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D213/00—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members
    • C07D213/02—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members
    • C07D213/04—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members having no bond between the ring nitrogen atom and a non-ring member or having only hydrogen or carbon atoms directly attached to the ring nitrogen atom
    • C07D213/24—Heterocyclic compounds containing six-membered rings, not condensed with other rings, with one nitrogen atom as the only ring hetero atom and three or more double bonds between ring members or between ring members and non-ring members having three double bonds between ring members or between ring members and non-ring members having no bond between the ring nitrogen atom and a non-ring member or having only hydrogen or carbon atoms directly attached to the ring nitrogen atom with substituted hydrocarbon radicals attached to ring carbon atoms
    • C07D213/44—Radicals substituted by doubly-bound oxygen, sulfur, or nitrogen atoms, or by two such atoms singly-bound to the same carbon atom
    • C07D213/46—Oxygen atoms
    • C07D213/48—Aldehydo radicals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)

Description

本発明は，ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサに関する。
通信システムの受信装置は，アンテナで受信した高周波信号をダウンコンバートすると共に復調する受信回路を有する。一方，通信システムの送信装置は，送信データを変調するとともに高周波信号にアップコンバートする送信回路を有する。
たとえば，受信回路は，受信した高周波信号を第１のローカル周波数でダウンコンバートするダウンコンバートミキサと，ダウンコンバートされた信号を互いに位相が異なる第２のローカル周波数で直交復調する直交復調ミキサとを有する。また，送信回路は，送信データを互いに位相が異なる第３のローカル周波数で直交変調する直交変調ミキサと，直交変調された信号を第４のローカル周波数でアップコンバートするアップコンバートミキサとを有する。
シングルサイドバンドミキサは，上記のアップコンバートミキサやダウンコンバートミキサのローカル周波数信号として，互いに位相が９０°ずつ異なる４相のローカル信号を使用する。そして，それを利用する受信回路は，受信した高周波信号と第１のローカル周波数の反対側に存在する不要波信号を除去することができ，一方，送信回路は，送信する高周波信号と第４のローカル周波数の反対側に発生する不要波信号を除去することができる。このような不要波信号を除去するミキサとして，シングルサイドバンドミキサが利用される。
この４相のローカル信号を生成するローカル信号生成回路として，ポリフェーズフィルタを利用することができる。ポリフェーズフィルタについては，例えば，特許文献１や非特許文献１に記載されている。ポリフェーズフィルタは，高周波入力信号から，互いに位相が９０°ずつ異なる４相の高周波出力信号を生成する。ただし，その高周波出力信号の位相精度は，フィルタのカットオフ周波数帯域に制限される。
特開２００６−１２１６６５号公報，図１０
TheDesign of CMOS Radio-Frequency Integrated Circuits, SECOND EDITION, Thomas H.Lee, Pages 705-706, FIGURES 19.8, 19.9
そこで，本発明の目的は，広い周波数帯域において多相の出力信号を生成するポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサを提供することにある。
実施の形態の第１の側面によれば，入力信号を入力し，４相の第１〜第４の出力信号を出力するポリフェーズフィルタであって，
入力端と出力端とをそれぞれ有する第１〜第４の抵抗と，
前記第１の抵抗の出力端と前記第４の抵抗の入力端との間に設けられた第１の主容量と，
前記第２の抵抗の出力端と前記第１の抵抗の入力端との間に設けられた第２の主容量と，
前記第３の抵抗の出力端と前記第２の抵抗の入力端との間に設けられた第３の主容量と，
前記第４の抵抗の出力端と前記第３の抵抗の入力端との間に設けられた第４の主容量と，
前記入力信号を入力し前記第１〜第４の抵抗の入力端にそれぞれ出力する入力バッファと，
前記第１の抵抗の出力端に前記第１の主容量と並列に接続された第１の副容量と，前記第４の抵抗の入力端に入力される前記入力信号を入力し前記第１の副容量に出力する第１のスイッチバッファと，
前記第２の抵抗の出力端に前記第２の主容量と並列に接続された第２の副容量と，前記第１の抵抗の入力端に入力される前記入力信号を入力し前記第２の副容量に出力する第２のスイッチバッファと，
前記第３の抵抗の出力端に前記第３の主容量と並列に接続された第３の副容量と，前記第２の抵抗の入力端に入力される前記入力信号を入力し前記第３の副容量に出力する第３のスイッチバッファと，
前記第４の抵抗の出力端に前記第４の主容量と並列に接続された第４の副容量と，前記第３の抵抗の入力端に入力される前記入力信号を入力し前記第４の副容量に出力する第４のスイッチバッファと，
を有し，
前記第１〜第４の抵抗の出力端からそれぞれ前記第１〜第４の出力信号が出力され，
前記第１〜第４のスイッチバッファはスイッチ信号に応答して出力ハイインピーダンス状態か否かに制御される。
実施の形態の第２の側面によれば，上記のポリフェーズフィルタを有するシングルサイドバンドミキサである。
広い周波数帯域において多相の出力信号を生成するポリフェーズフィルタを提供することができる。
通信システムの受信回路の構成図である。 図１の受信回路の信号の周波数を示す図である。 シングルサイドバンドミキサによる受信回路の構成図である。 図３の受信回路の信号の周波数を示す図である。 シングルサイドバンドミキサの構成と各ミキサに入力されるローカル周波数信号を示す図である。 図５のシングルサイドミキサのミキサの乗算演算を説明する図である。 ポリフェーズフィルタの回路図である。 ２段（２次）のポリフェーズフィルタの構成図である。 図８の周波数特性を示す図である。 本実施の形態のポリフェーズフィルタの回路図である。 本実施の形態におけるポリフェーズフィルタのバッファとスイッチバッファの回路図である。 本実施の形態のポリフェーズフィルタの別の回路図である。 本実施の形態におけるポリフェーズフィルタの回路図である。 図１３のポリフェーズフィルタを高周波モードと低周波モードとで使用する場合の図である。 図１３のポリフェーズフィルタの周波数特性を示す図である。 本発明者らによる本実施の形態のシミュレーション結果を示す図である。 本実施の形態における別のポリフェーズフィルタの回路図である。 本実施の形態における別のポリフェーズフィルタの回路図である。 図１８のポリフェーズフィルタの周波数特性を示す図である。 本実施の形態におけるシングルサイドバンドミキサの受信回路の図である。 本実施の形態におけるシングルサイドバンドミキサの送信回路の図である。
以下，図面にしたがってポリフェーズフィルタとそれを有するシングルサイドバンドミキサの実施の形態について説明する。
図１は，通信システムの受信回路の構成図である。この受信回路は，無線伝送されてきた高周波の入力信号ＲＦを受信するアンテナＡＴと，受信した高周波信号ＲＦを増幅するローノイズアンプＬＮＡと，増幅された高周波信号に第１のローカル周波数信号ＬＯ（ＤＭＩＸ）を乗算するダウンコンバートミキサＤＭＩＸと，ダウンコンバートミキサＤＭＩＸの出力に位相がπ／２ずれた第２のローカル周波数信号ＬＯ（ＱＤＥＭ）をそれぞれ乗算する２つのミキサを有する直交復調回路ＱＤＥＭと，その２つのミキサの出力の高周波成分を除去するローパスフィルタＬＰＦと，その出力を増幅する可変増幅器ＶＧＡとを有し，可変増幅器ＶＧＡがベースバンドのＩ信号とＱ信号を出力する。
受信回路が差動信号を処理する場合は，第１のローカル周波数信号ＬＯ（ＤＭＩＸ）は２相のローカル信号であり，第２のローカル周波数信号ＬＯ（ＱＤＥＭ）は４相のローカル信号である。
図２は，図１の受信回路の信号の周波数を示す図である。受信した高周波信号ＲＦは，ダウンコンバートミキサＤＭＩＸにより高周波信号ＲＦと第１のローカル周波数信号ＬＯ（ＤＭＩＸ）の周波数差に対応する中間周波数ＩＦを有する中間周波数信号にダウンコンバートされ，さらに，直交復調回路ＱＤＥＭにより，ベースバンドＢＢの信号にダウンコンバートされる。
ただし，第１のローカル周波数信号ＬＯ（ＤＭＩＸ）を中心とする高周波信号ＲＦとは反対側にある不要波信号ＵＤも，同様に中間周波数ＩＦにダウンコンバートされ，さらにベースバンドＢＢの信号にダウンコンバートされる。そのため，Ｉ，Ｑのベースバンド信号には，不要波信号ＵＤの成分が含まれ受信品質を劣化させる。
図３は，シングルサイドバンドミキサによる受信回路の構成図である。この受信回路では，ダウンミキサＤＭＩＸは，発振器１０が生成する第１のローカル周波数信号ＬＯ（ＤＭＩＸ）を入力して４相（互いに位相がπ／２ずつずれた４相）のローカル信号を生成するポリフェーズフィルタＰＰＦと，受信した高周波信号にポリフェーズフィルタＰＰＦが生成した位相がπ／２ずれた第１のローカル周波数信号を乗算する２つのミキサＭ１，Ｍ２とを有する。さらに，直交復調回路ＱＤＥＭは，発振器１１が生成した第２の周波数信号を２分周する分周器ＤＩＶと，その分周器ＤＩＶが生成する４相の第２の周波数信号ＬＯ（ＤＥＭ）と，ミキサＭ１，Ｍ２がそれぞれ出力する中間周波数信号とをそれぞれ乗算する４つのミキサＭ３〜Ｍ６と，加算器１２と，減算器１３とを有する。
加算器１２の出力はローパスフィルタＬＰＦと可変増幅器ＶＧＡを経由してＩ信号となり，一方，減算器１３の出力はローパスフィルタＬＰＦと可変増幅器ＶＧＡを経由してＱ信号となる。
図３中には，各ミキサへの乗算信号として余弦波信号（cos信号）と正弦波信号（sin信号）が示されている。ただし，受信回路が差動信号を処理する場合は，正相側の信号に対しては+cos,+sin，逆相（または負相）側の信号に対しては-cos,-sinが乗算される。したがって，第１，第２のローカル周波数信号はともに４相信号である。
図４は，図３の受信回路の信号の周波数を示す図である。図２と同様に，ダウンコンバートミキサＤＭＩＸで，受信した高周波信号ＲＦと共に不要波信号ＵＤも中間周波数ＩＦにダウンコンバートされる。しかし，直交復調回路ＱＤＥＭでは，不要波信号ＵＤの成分は除去され，高周波信号ＲＦの成分のみベースバンドＢＢに周波数変換される。つまり，第１のローカル周波数ＬＯ（ＱＤＥＭ）のシングルサイドの信号ＲＦのみをダウンコンバートすることができる。その理由は簡単に説明すると次の通りである。
図５は，シングルサイドバンドミキサの構成と各ミキサに入力されるローカル周波数信号を示す図である。図５には，図３と同様に，ミキサＭ１〜Ｍ６と加算器１２と減算器１３とが示されている。ただし，差動回路の正相側のみ示されている。したがって，逆相側にも同じ回路構成を有する。
第１のローカル周波数信号ＬＯ（ＤＭＩＸ）の角周波数をwlo1，第２のローカル周波数信号ＬＯ（ＤＭＩＸ）の角周波数をwlo2として，各ミキサＭ１〜Ｍ６には，cos(wlo1t), sin(wlo1t), cos(wlo2t), sin(wlo2t)が，図示のとおり供給され，受信信号RFに乗算される。
図６は，図５のシングルサイドミキサのミキサの乗算演算を説明する図である。図５の経路Ｒｔ１では，入力される高周波信号ＲＦにミキサＭ１で第１のローカル周波数信号cos(wlo1t)が，ミキサＭ３で第２のローカル周波数信号cos(wlo2t)が乗算される。したがって，これらの乗算される信号cos(wlo1t)・cos(wlo2t)は，図６中の式（１）のとおりである。
同様に，図５の経路Ｒｔ３では，高周波信号ＲＦにミキサＭ２で第１のローカル周波数信号sin(wlo1t)が，ミキサＭ３で第２のローカル周波数信号sin(wlo2t)が乗算される。したがって，これらの乗算される信号sin(wlo1t)・sin(wlo2t)は，図６中の式（２）のとおりである。
そして，加算器１２では，式（１）（２）が加算されて，式（３）のようになる。したがって，Ｉ信号は，式（４）のように，
Ｉ＝ＲＦ・cos(wlo1t+wlo2t)
になる。
ここで，角周波数wlo1tは第１のローカル周波数信号ＬＯ（ＤＭＩＸ）の周波数であり，角周波数wlo2tは第２のローカル周波数ＬＯ（ＱＤＥＭ）の周波数であり且つＲＦとＬＯ（ＱＤＥＭ）の周波数差であることから，上記の式の角周波数(wlo1t+wlo2t)は，高周波信号ＲＦの周波数に対応する。よって，図４において，入力高周波信号ＲＦにcos(wlo1t+wlo2t)を乗算すると，入力高周波信号ＲＦのみがベースバンドＢＢにダウンコンバートされ，不要波信号ＵＤはベースバンドＢＢにダウンコンバートされない。つまり，不要波信号ＵＤは除去される。
図５の経路Ｒｔ２とＲｔ４により生成されるＱ信号も上記と同様に，図６中の式（５）のとおり，
Ｑ＝ＲＦ・sin(wlo1t+wlo2t)
になる。よって，Ｑ信号側も入力高周波信号ＲＦのみがベースバンドＢＢにダウンコンバートされ，不要波信号ＵＤはベースバンドＢＢにダウンコンバートされず，不要波信号ＵＤは除去される。
以上の通り，シングルサイドバンドミキサは，受信回路では，受信すべき高周波信号ＲＦに対するイメージ信号である不要波信号ＵＤを除去することができる。また，送信回路に採用すれば，不要波信号ＵＤを除去することができ，出力信号として高周波信号のみを生成することができる。
前述したとおり，第１のローカル周波数信号ＬＯ（ＤＭＩＸ）は，第２のローカル周波数信号ＬＯ（ＱＤＥＭ）に比較するとその周波数が高いため，４相の信号を生成するために，分周器ではなくポリフェーズフィルタＰＰＦが使用される。
図７は，ポリフェーズフィルタの回路図である。ポリフェーズフィルタは，抵抗Ｒ１０〜Ｒ４０と容量Ｃ１０〜Ｃ４０とで構成されるＲＣフィルタを４組並列して設け，抵抗Ｒ１０〜Ｒ４０の入力側端子（左側端子）に４相の入力信号Iin, Qin, Iin_b, Qin_bを入力し，出力側端子（右側端子）に４相の出力信号Iout,
Qout, Iout_b, Qout_bを出力する。Iin_bはIinの逆相信号（位相がπ異なる）であり，Qin_bはQinの逆相信号である。また，IinとQinとは位相がπ／２異なる。出力信号も同様である。さらに，各容量Ｃ１０〜Ｃ４０がそれぞれ抵抗Ｒ４０，Ｒ１０，Ｒ２０，Ｒ３０の入力側に接続され，４組のフィルタが時計回り（または反時計回り）に接続される。抵抗Ｒ１０〜Ｒ４０は等しい抵抗値を有し，容量Ｃ１０〜Ｃ４０も等しい容量値を有する。
４相の入力信号の位相関係は精度が低く，ポリフェーズフィルタを通過すると４相の出力信号の位相関係は高精度になる。その原理は，前述の非特許文献１に記載されているが，ＲＣフィルタは，ローパスフィルタまたはハイパスフィルタとみなすことができる。かかるフィルタは，そのカットオフ周波数帯域で位相が９０°（π／２）ずれるため，４組のＲＣフィルタを時計回りに接続することで，ＲＣフィルタの出力である抵抗Ｒの右側端子には，高精度に位相が９０°（π／２）ずれた４相の出力信号が生成されることになる。そして，高精度に９０°の位相関係が形成される周波数帯域は，ＲＣフィルタのカットオフ周波数Ｆｃであり，それは，
Ｆｃ＝１／（２πＲＣ）
である。
つまり，ポリフェーズフィルタＰＰＦは，４相の第１のローカル周波数信号ＬＯ（ＤＭＩＸ）を，ポリフェーズフィルタを構成する４組のフィルタのカットオフ周波数Ｆｃの近辺に限り生成することができる。
以上の原理から，入力信号は必ずしも４相の入力信号である必要はなく，２相の入力信号Iin, Iin_bを，抵抗Ｒ１０，Ｒ２０と，抵抗Ｒ３０，Ｒ４０にそれぞれ入力してもよい。さらに，単相の入力信号をすべての抵抗Ｒ１０〜Ｒ４０に入力してもよい。特に，図７に示した単位ポリフェーズフィルタを複数段設けることで，４つの出力信号の位相関係は徐々に９０°ずれた関係に高い精度で形成される。ただし，段数を経ることにより信号が減衰するため，あまり多くの段数は好ましくない。
図８は，２段（２次）のポリフェーズフィルタの構成図である。この例は，初段のポリフェーズフィルタＰＰＦ１と，２段目のポリフェーズフィルタＰＰＦ２とを有する。そして，初段のポリフェーズフィルタＰＰＦ１には，２相の入力信号LOin, LOin_bが入力され，初段の４つの出力が２段目の４つの入力に接続され，２段目の４つの出力端子から４相の出力信号LOout(0)〜LOout(3π/2)が出力される。１段目は，すべて抵抗R1，容量C1でフィルタが構成され，２段目は，すべて抵抗R2，容量C2でフィルタが構成されている。
そして，初段の抵抗R1と容量C1によるカットオフ周波数Fc1を2.5GHzに設定し，２段目の抵抗R2と容量C2によるカットオフ周波数Fc2を3.5GHzに設定している。これにより，初段のフィルタPPF1は周波数Fc1＝2.5GHzの帯域で高精度の４相信号を生成し，２段目のフィルタPPF2は周波数Fc2＝3.5GHzの帯域で高精度の４相信号を生成する。
図９は，図８の周波数特性を示す図である。横軸が周波数，縦軸が４相出力の精度に対応する。図９に示されるとおり，２段構成のポリフェーズフィルタでは，各段のカットオフ周波数Fc1,Fc2で高精度の４相信号を生成するので，その周波数帯域は，Fc1〜Fc2と広くすることができる。ただし，ポリフェーズフィルタは，段数が増加すると信号減衰量が大きいため，段数を増やすことは実用的ではないので，単に段数を増加することで周波数帯域を広くすることは限界がある。
図３に示したシングルサイドバンドミキサによる受信回路は，広い周波数帯域の受信信号ＲＦを処理することが望ましい。一方で，上記したとおり，ポリフェーズフィルタは，カットオフ周波数帯域に限って高精度の４相の第１のローカル周波数信号LO(DMIX)を生成する。したがって，ポリフェーズフィルタの周波数帯域を広くできれば，それを利用したシングルバンドミキサの周波数帯域も広くすることができる。
図１０は，本実施の形態におけるポリフェーズフィルタの回路図である。この例は，２相の入力信号LOi, LOi_bを入力し，４相の出力信号LOout(0)〜LOout(3π/2)を出力する，単段数のフィルタである。４組のフィルタは，同じ抵抗値の抵抗R10〜R40と，同じ容量値の主容量C10〜C40を有する。ここまでの構成は，図７と同じである。
図１０の実施の形態では，さらに，４組のフィルタが，主容量C10〜C40に並列に副容量C10a〜C40aを有する。そして，２相の入力信号LOin(0), LOin(π)は，バッファB1,B2を介して，抵抗R10,R20の入力端（左側端子）に供給される。また，副容量C10aは，一方の端子が抵抗R10の出力端（右側端子）に接続され，他方の端子にはスイッチバッファSB1を介して入力信号LOi_bが供給される。同様に，副容量C20aは，一方の端子が抵抗R20の出力端（右側端子）に接続され，他方の端子にはスイッチバッファSB2を介して入力信号LOiが供給される。副容量C30aは，一方の端子が抵抗R30の出力端（右側端子）に接続され，他方の端子にはスイッチバッファSB3を介して入力信号LOiが供給される。最後に，副容量C40aは，一方の端子が抵抗R40の出力端（右側端子）に接続され，他方の端子にはスイッチバッファSB4を介して入力信号LOi_bが供給される。
図１１は，本実施の形態におけるポリフェーズフィルタの入力バッファとスイッチバッファの回路図である。スイッチバッファSBは，PチャネルトランジスタP1とNチャネルトランジスタN1とによるインバータ回路と，逆相のスイッチ信号XS,Sによりそれぞれ制御されるPチャネルトランジスタP3とNチャネルトランジスタN4とを有する。したがって，スイッチバッファSBは，スイッチ信号XS,SがそれぞれHレベル，Lレベルになると，トランジスタP3,N4がオフになり，出力ハイインピーダンス状態になる（オフ状態）。また，スイッチ信号XS,SがそれぞれLレベル，Hレベルになると，トランジスタP3,N4がオンになり，通常のインバータ回路になる（オン状態）。
一方，入力バッファBは，トランジスタP1,N2からなるインバータ回路である。ただし，入力バッファBをスイッチバッファSBと同じ回路構成にして，常時スイッチ信号XS,SをLレベル，Hレベルに維持して，インバータ回路として使用してもよい。その場合は，バッファBとスイッチバッファSBとの動作が同等になり，バランスがとれてむしろ好ましい。
図１０に戻り，主容量C10と副容量C10aとは，共に，入力信号LOi_bが入力バッファB3，スイッチバッファSB1を介して入力される。したがって，スイッチバッファSB1がオン状態（非ハイインピーダンス状態）の場合は，副容量C10aの左側端子と主容量C10の左側端子とは，同じ信号状態になり，実質的に短絡されたことになる。その結果，主容量C10と副容量C10aとは，並列接続された構成と実質的に同じになる。一方，スイッチバッファSB1がオフ状態（ハイインピーダンス状態）の場合は，副容量C10aは存在しない場合と実質的に同じである。
つまり，スイッチバッファSB1がオン状態（非ハイインピーダンス状態）の場合は，カットオフ周波数Fcは，
Fc＝１／（２πR10・（C10+C10a））
になるのに対して，スイッチバッファSB1がオフ状態（ハイインピーダンス状態）の場合は，カットオフ周波数Fcは，
Fc＝１／（２πR10・C10）
になる。
したがって，主容量C10と副容量C10aの容量値を調整することで，図１０のポリフェーズフィルタのカットオフ周波数を２種類の所望の周波数にすることができる。その結果，図１０の１段構成のポリフェーズフィルタの動作周波数帯域を，スイッチ信号XS,Sを切り替えて高い帯域と低い帯域とに制御することで，動作周波数帯域を実質的に広くすることができる。
図１２は，本実施の形態のポリフェーズフィルタの別の回路図である。この例は，４相の入力信号LOin(0), LOin(π/2), LOin(π), LOin(3π/2)を入力する例であり,それぞれの入力信号が入力バッファB1〜B4を介して抵抗R10〜R40に供給される。これに伴い，副容量C10a〜C40aには，スイッチバッファSB1〜SB4を介して入力信号LOin(3π/2)，LOin(0), LOin(π/2), LOin(π)がそれぞれ供給される。その動作原理は，図１０と同じである。
さらに，ポリフェーズフィルタは，単一の入力信号を一つの入力バッファBを介して抵抗R10〜R40の入力端にそれぞれ供給する場合にも適用できる。その場合には，単一の入力信号を４つのスイッチバッファSB1〜SB4を介して，４つの副容量C10a〜C40aに供給すればよい。
図１０，図１２のポリフェーズフィルタにおいて，副容量C10a〜C40aとスイッチバッファSB１〜SB4に加えて，さらに第２の副容量C10b〜C40bと第２のスイッチバッファSB1b〜SB4b（図示せず）を同様に設け，スイッチバッファSB1〜SB4と，第２のスイッチバッファSB1b〜SB4bとを，異なるスイッチ信号で制御するようにしてもよい。その結果，主容量C10〜C40だけでフィルタを構成する場合の第１のカットオフ周波数と，主容量と第１の副容量C10a〜C40aだけでフィルタを構成する場合の第２のカットオフ周波数と，主容量と第２の副容量C10b〜C40bだけでフィルタを構成する場合の第３のカットオフ周波数と，主容量と第１，第２の副容量C10a〜C40a，C10b〜C40bでフィルタを構成する場合の第４のカットオフ周波数とに切り替えることができる。その結果，より広い周波数帯域を実現できる。
図１３は，本実施の形態におけるポリフェーズフィルタの回路図である。この例は，２段構成のフィルタの初段に，主容量C1と副容量C1aとを並列に設けた例である。つまり，初段のポリフェーズフィルタPPF1の構成は，図１０と同じであり，２段目のポリフェーズフィルタPPF2の構成は，図７と同じである。２相の入力信号LOin(0)，LOin（π）が入力される初段の４組のＲＣフィルタには，抵抗R1，主容量C1，副容量C1aが設けられ，２段目の４組のＲＣフィルタには，抵抗R2，容量C2が設けられている。図示を簡略化しているが，４組のフィルタには同じ抵抗R1,R2，容量C1,C1a,C2が設けられているものとする。そして，スイッチバッファSB1〜SB4には，スイッチ信号XS,Sが供給されている。
初段のポリフェーズフィルタPPF1のカットオフ周波数は，スイッチ信号XS,SがH,Lレベルの時に，スイッチバッファSB1〜SB4がハイインピーダンス状態になるので，抵抗R1と主容量C1とによる高いカットオフ周波数Fc1になり，逆に，スイッチ信号XS,SがL,Hレベルの時に，スイッチバッファSB1〜SB4が非ハイインピーダンス状態（導通状態）になるので，抵抗R1と主容量C1と副容量C1aとによる低いカットオフ周波数Fc1aになる。つまり，
Fc1＝１／２πR1C1
Fc1a＝１／２πR1(C1+C1a)
となる。図中のFc1=3.5GHz，Fc1a＝1GHzは，一例である。
さらに，２段目のポリフェーズフィルタPPF2のカットオフ周波数Fc2は，抵抗R2と容量C2とによる周波数になり，
Fc2＝１／２πR2C2
になる。図中では，Fc2＝2GHzが一例として示されている。
図１４は，図１３のポリフェーズフィルタを高周波モードと低周波モードとで使用する場合の図である。図１４（ａ）の場合は，スイッチ信号XS,SがH,Lレベルになり，スイッチバッファSB1〜SB4がハイインピーダンス状態になっている。その結果，図中で破線で示すとおり，入力信号LOin(0),
LOin(π)は，副容量C1aには供給されない。よって，初段は高いカットオフ周波数Fc1になっている。
一方，図１４（ｂ）の場合は，スイッチ信号XS,SがL,Hレベルになり，スイッチバッファSB1〜SB4が非ハイインピーダンス状態（導通状態）になっている。その結果，入力信号LOin(0),
LOin(π)は，副容量C1aに供給される。よって，初段は低いカットオフ周波数Fc1aになっている。
図１５は，図１３のポリフェーズフィルタの周波数特性を示す図である。図１４（ａ）の場合のポリフェーズフィルタは，初段のカットオフ周波数Fc1=3.5GHzと２段目のカットオフ周波数Fc2=2GHzとを合成した周波数特性になる。したがって，図１５の実線で示した約3GHzを中心にした高い周波数帯域LO(H)になる。一方，図１４（ｂ）の場合のポリフェーズフィルタは，初段のカットオフ周波数Fc1a=1GHzと２段目のカットオフ周波数Fc2=2GHzとを合成した周波数特性になる。したがって，図１５の破線で示した約1.5GHzを中心にした低い周波数帯域LO(L)になる。
このように，スイッチ信号XS,Sを制御することで，ポリフェーズフィルタの周波数帯域を高い周波数帯域LO(H)と低い周波数帯域LO(L)とに切り替えることができる。よって，シングルサイドバンドミキサが処理する入力信号RFの周波数帯域に応じて，スイッチ信号を制御すれば，実質的に広い周波数帯域の入力信号RFを処理することができる。
図１６は，本発明者らによる本実施の形態のシミュレーション結果を示す図である。本発明らは，図１３のポリフェーズフィルタについてシミュレーションを行い，高い周波数帯域LO(H)の場合と，低い周波数帯域LO(L)の場合の出力信号間の位相関係を調べた。図１６（Ａ）は，横軸が出力周波数，縦軸が位相に対応し，２つの周波数対位相の関係が示されている。これによれば，スイッチ信号XS,SをH,LレベルにしてスイッチバッファSB1〜SB4をハイインピーダンス状態にすると，周波数3GHzを中心とする帯域で２つの出力信号の位相差が高精度に９０°（π／２）になることが確認された。一方，図１６（Ｂ）に示されるように，スイッチ信号XS,SをL,HレベルにしてスイッチバッファSB1〜SB4を非ハイインピーダンス状態にすると，周波数1.5GHzを中心とする帯域で２つの出力信号の位相差が高精度に９０°（π／２）になることが確認された。
図１７は，本発明者らによる図８のポリフェーズフィルタについてのシミュレーション結果を示す図である。この場合は，周波数3GHzを中心とする帯域では２つの出力信号の位相差は高精度に９０°になっているが，1.5GHz近傍では位相差は９０°より小さくなっている。したがって，このポリフェーズフィルタは，1.5GHz帯域で使用することは好ましくなく，周波数帯域は狭くなっている。
図１３のポリフェーズフィルタにおいて，３種類のカットオフ周波数Fc1, Fc1a, Fc2，
Fc1＝１／２πR1C1
Fc1a＝１／２πR1(C1+C1a)
Fc2＝１／２πR2C2
を，次の関係，
Fc2-Fc1a
= Fc1-Fc2
になるように抵抗R1,R2や容量C1,C1a,C2を設定することが好ましい。このよう設定することで，図１５の周波数特性は，高い周波数帯域LO(H)の場合の特性と，低い周波数帯域LO(L)の場合の特性とを，周波数Fc2を中心として左右対称にすることができる。それにより，ポリフェーズフィルタが，高い周波数帯域モードと低い周波数帯域モードとで，同等の特性を持つことができる。
図１８は，本実施の形態における別のポリフェーズフィルタの回路図である。このポリフェーズフィルタは，初段のフィルタPPF1に加えて，２段目のフィルタPPF2からN段目のフィルタPPFnまでを有し，全体でN段（N次）構成になっている。初段のフィルタPPF1は，図１３の初段のフィルタPPF1と同じ構成であり，２段目〜N段目のフィルタPPF2〜PPFnは，図１３の２段目のフィルタPPF2と同じ構成であり，ただし抵抗値と容量値が異なる。
そして，初段のポリフェーズフィルタPPF1のみ，抵抗R1と共に主容量C1と副容量C1aを有し，スイッチ信号XS,Sにより，高いカットオフ周波数Fc1にしたり，低いカットオフ周波数Fc1aにしたり切り替えることができる。また，２段目〜N段目のフィルタPPF2〜PPFnは，それぞれの抵抗値または容量値が異なり，それぞれ少しずつずれたカットオフ周波数Fc2〜Fcnを有する。そして，図１３と同様に，２相の入力信号を入力し，４相の出力信号が生成される。
図１９は，図１８のポリフェーズフィルタの周波数特性を示す図である。初段のフィルタPPF1の２つのカットオフ周波数Fc1, Fc1aがそれぞれ最大周波数と最小周波数になり，２段目〜N段目のフィルタPPF2〜PPFnのカットオフ周波数Fc2〜Fcnが，その間の周波数領域に分散するように，各フィルタの抵抗値と容量値とが設定される。
初段のフィルタPPF1の２つのカットオフ周波数は，
Fc1＝１／２πR1C1
Fc1a＝１／２πR1(C1+C1a)
となる。さらに，２段目〜N段目のフィルタPPF2〜PPFnのカットオフ周波数Fc2〜Fcn の平均周波数は，
Fo2＝(1/(2πR2C2)+・・・+1/(2πRnCn))/(n-1)
となる。
そして，初段のフィルタをスイッチ信号で切り替えることで，ポリフェーズフィルタの動作周波数帯域を，図１９中の実線の高い周波数帯域と破線の低い周波数帯域とに切り替えることができる。その場合，
Fc1-Fo2 = Fo2-Fc1a
の関係が満たされるように，各フィルタ段での抵抗値，容量値が設定されることが望ましい。そのように設定することで，ポリフェーズフィルタが，高い周波数帯域モードと低い周波数帯域モードとで，同等の特性を持つことができる。
図２０は，本実施の形態におけるシングルサイドバンドミキサの受信回路の図である。この受信回路は，アンテナATで受信した受信信号RFをローノイズアンプLNAで増幅し，増幅された信号は，ダウンコンバートミキサDMIXの２つのミキサM1,M2で第１のローカル周波数信号LOI,LOQを乗算される。この第１のローカル周波数信号LOI,LOQは，位相が９０°ずれた余弦波と正弦波である。差動構成の場合は，ダウンコンバートミキサDMIXは，正相側の２つのミキサM1,M2と逆相側（負相側）の２つのミキサM1,M2を有する。そして，正相側の第１のローカル周波数信号LOI,LOQと，逆相側の第１のローカル周波数信号-LOI,-LOQとが，それぞれ対応する２つのミキサM1,M2に供給される。
ポリフェーズフィルタPPFは，前述の実施の形態と同じ構成を有し，発振器１０が生成する信号（例えば単相，２相または４相の信号）を入力し，上記の４相の第１のローカル周波数信号LOI,LOQ,-LOI,-LOQを生成する。そして，周波数制御回路FCONは，スイッチ信号XS,SをポリフェーズフィルタPPFに供給し，スイッチ信号XS,Sを切り替えることで，その周波数帯域を高周波側と低周波側とに切り替える。
ダウンコンバートミキサDMIXの後段の直交復調回路QDEMは，４つのミキサM3,M4,M5,M6と加算器１２と減算器１３とを有する。ミキサM3,M6には第２のローカル周波数信号LOBIが，ミキサM4,M5には，第２のローカル周波数信号LOBQがそれぞれ供給される。これらの信号LOBI,LOBQは互いに位相が９０°異なる余弦波と正弦波である。そして，直交復調回路QDEMが差動構成の場合は，４つのミキサM3〜M6が，正相側と逆相側にそれぞれ設けられ，正相側のミキサに第２のローカル周波数信号LOBI,LOBQが供給され，逆相側のミキサに逆相の第２のローカル周波数信号-LOBI,-LOBQが供給される。
これらの４相の第２のローカル周波数信号は，分周器DIVにより生成される。また，分周器DIVには，発振器１１が生成した信号が供給され，分周器は４相の信号を生成する。
また，周波数制御回路FCONは，受信信号RFの周波数帯域に対応して，スイッチ信号XS,Sを切り替え，その周波数帯域を高周波側と低周波側とに切り替える。
加算器１２の出力と減算器１３の出力とは，ローパスフィルタLPF，可変増幅器，ＡＤ変換器ADCを経由して，デジタルプロセッサ１４に供給される。デジタルプロセッサ１４により，受信回路に必要な復号処理などが行われる。
上記の加算器１２は減算器であってもよく，その場合は，減算器１３は加算器になる。
図２１は，本実施の形態におけるシングルサイドバンドミキサの送信回路の図である。I信号成分と，Q信号成分とが，可変増幅器VGAとローパスフィルタLPFとを経由して，直交変調回路QMODに供給される。直交変調回路QMODは，４つのミキサM13〜M16を有し，分周器DIVが生成する位相が９０°ずれた２つのローカル周波数信号LO(QMOD)（余弦波と正弦波）が図示のように供給される。そして，ミキサM13,M15の出力を加算する加算器２２と，ミキサM14,M16の出力を減算する減算器２３とが設けられる。直交変調回路QMODが差動構成の場合は，正相側と逆相側にそれぞれ４つのミキサM13〜M16が設けられ，正相，逆相それぞれの２つのローカル周波数信号LO(QMOD)が供給される。上記の加算器２２は減算器でもよく，その場合は減算器２３は加算器になる。
さらに，アップコンバートミキサMIXは，２つのミキサM11,M12を有し，ポリフェーズフィルタPPFが生成する位相が９０°ずれた２つのローカル周波数信号を供給される。差動構成の場合は，正相側と逆相側にそれぞれ２つのミキサM11,M12が設けられ，ポリフェーズフィルタPPFから４相のローカル周波数信号が対応するミキサに供給される。
そして，加算器２４でミキサM11,M12の出力が加算され，パワーアンプPAMPを介して，アンテナATから出力信号RFが送出される。このアンテナATから送出される信号からは，上記のシングルサイドバンドミキサにより不要波が除去されている。この加算器２４は，減算器になる場合もある。
この受信回路においても，周波数制御回路FCONが，送信信号RFの周波数帯域に対応して，スイッチ信号XS,Sを切り替え，その周波数帯域を高周波側と低周波側とに切り替える。
以上説明したとおり，本実施の形態のポリフェーズフィルタPPFは，広い周波数帯域において，９０°の位相差を有する４相信号を高い精度で生成することができる。また，そのポリフェーズフィルタPPFをローカル周波数信号の生成手段に利用したシングルサイドバンドミキサは，広い周波数帯域の受信信号を受信または送信信号を送信することができる。
本実施の形態のポリフェーズフィルタPPFはそれを有するシングルサイドバンドミキサは，たとえば，通信装置などに使用することができる。
LOin(0), LOin(π)：入力信号
LOout(0),
LOout(π/2), LOout(π) LOout(3π/2):４相の出力信号
R10〜R40:抵抗
C10〜C40：主容量
C10a〜C40a：副容量
B1,B3:入力バッファ
SB1〜SB4：第１〜第４のスイッチバッファ（トライステートバッファ）
XS,S：スイッチ信号

Claims (11)

  1. 入力信号を入力し，４相の第１〜第４の出力信号を出力するポリフェーズフィルタであって，
    入力端と出力端とをそれぞれ有する第１〜第４の抵抗と，
    前記第１の抵抗の出力端と前記第４の抵抗の入力端との間に設けられた第１の主容量と，
    前記第２の抵抗の出力端と前記第１の抵抗の入力端との間に設けられた第２の主容量と，
    前記第３の抵抗の出力端と前記第２の抵抗の入力端との間に設けられた第３の主容量と，
    前記第４の抵抗の出力端と前記第３の抵抗の入力端との間に設けられた第４の主容量と，
    前記入力信号を入力し前記第１〜第４の抵抗の入力端にそれぞれ出力する入力バッファと，
    前記第１の抵抗の出力端に前記第１の主容量と並列に接続された第１の副容量と，前記第４の抵抗の入力端に入力される前記入力信号を入力し前記第１の副容量に出力する第１のスイッチバッファと，
    前記第２の抵抗の出力端に前記第２の主容量と並列に接続された第２の副容量と，前記第１の抵抗の入力端に入力される前記入力信号を入力し前記第２の副容量に出力する第２のスイッチバッファと，
    前記第３の抵抗の出力端に前記第３の主容量と並列に接続された第３の副容量と，前記第２の抵抗の入力端に入力される前記入力信号を入力し前記第３の副容量に出力する第３のスイッチバッファと，
    前記第４の抵抗の出力端に前記第４の主容量と並列に接続された第４の副容量と，前記第３の抵抗の入力端に入力される前記入力信号を入力し前記第４の副容量に出力する第４のスイッチバッファと，
    を有し，
    前記第１〜第４の抵抗の出力端からそれぞれ前記第１〜第４の出力信号が出力され，
    前記第１〜第４のスイッチバッファはスイッチ信号に応答して出力ハイインピーダンス状態か否かに制御されるポリフェーズフィルタ。
  2. 入力信号を入力し，４相の第１〜第４の出力信号を出力するポリフェーズフィルタであって，
    前記入力信号を入力し４相の信号を出力する第１段のフィルタ単位回路と，
    前記第１段のフィルタ単位回路が出力する４相の信号を入力する第２段のフィルタ単位回路とを有し，
    前記第１段，第２段のフィルタ単位回路は，それぞれ，
    入力端と出力端とをそれぞれ有する第１〜第４の抵抗と，
    前記第１の抵抗の出力端と前記第４の抵抗の入力端との間に設けられた第１の主容量と，
    前記第２の抵抗の出力端と前記第１の抵抗の入力端との間に設けられた第２の主容量と，
    前記第３の抵抗の出力端と前記第２の抵抗の入力端との間に設けられた第３の主容量と，
    前記第４の抵抗の出力端と前記第３の抵抗の入力端との間に設けられた第４の主容量とを有し，
    前記第１段のフィルタ単位回路において，
    前記入力信号を入力し前記第１〜第４の抵抗の入力端にそれぞれ出力する入力バッファと，
    前記第１の抵抗の出力端に前記第１の主容量と並列に接続された第１の副容量と，前記第４の抵抗の入力端に入力される前記入力信号を入力し前記第１の副容量に出力する第１のスイッチバッファと，
    前記第２の抵抗の出力端に前記第２の主容量と並列に接続された第２の副容量と，前記第１の抵抗の入力端に入力される前記入力信号を入力し前記第２の副容量に出力する第２のスイッチバッファと，
    前記第３の抵抗の出力端に前記第３の主容量と並列に接続された第３の副容量と，前記第２の抵抗の入力端に入力される前記入力信号を入力し前記第３の副容量に出力する第３のスイッチバッファと，
    前記第４の抵抗の出力端に前記第４の主容量と並列に接続された第４の副容量と，前記第３の抵抗の入力端に入力される前記入力信号を入力し前記第４の副容量に出力する第４のスイッチバッファと，
    を有し，
    前記第２段の単位フィルタ回路の前記第１〜第４の抵抗の出力端からそれぞれ前記第１〜第４の出力信号が出力され，
    前記第１〜第４のスイッチバッファはスイッチ信号に応答して出力ハイインピーダンス状態か否かに制御されるポリフェーズフィルタ。
  3. 請求項１または２において，
    前記入力信号は，互いに位相が異なる第１，第２の入力信号を有し，
    前記入力バッファは，前記第１の入力信号を入力し前記第１及び第２の抵抗の入力端子に出力する第１の入力バッファと，前記第２の入力信号を入力し前記第３及び第４の抵抗の入力端子に出力する第２の入力バッファとを有するポリフェーズフィルタ。
  4. 請求項１または２において，
    前記入力信号は，互いに位相が異なる第１〜第４の入力信号を有し，
    前記入力バッファは，
    前記第１〜第４の入力信号をそれぞれ入力し，前記第１〜第４の抵抗の入力端子にそれぞれ出力する第１〜第４の入力バッファを有するポリフェーズフィルタ。
  5. 請求項２において，
    前記第１段の単位フィルタ回路の前記抵抗と主容量とに対応する第１の周波数と，前記第２段の単位フィルタ回路の前記抵抗と主容量とに対応する第２の周波数との差が，前記第１段の単位フィルタ回路の前記抵抗と主容量及び副容量とに対応する第３の周波数と，前記第２の周波数との差と等しくなるように，前記第１段の単位フィルタ回路の前記主容量と副容量の容量が設定されているポリフェーズフィルタ。
  6. 請求項２において，
    さらに，前記第２段の単位フィルタ回路の出力に接続された第３段〜第Ｎ段の単位フィルタ回路を有し，
    前記第１〜第４の出力信号が，前記第Ｎ段の単位フィルタ回路の前記第１〜第４の抵抗の出力端からそれぞれ出力され，
    前記第１段の単位フィルタ回路の前記抵抗と主容量とに対応する第１の周波数と，前記第２段〜第Ｎ段の単位フィルタ回路の前記抵抗と主容量とに対応する第２〜第Ｎの周波数の平均周波数との差が，前記第１段の単位フィルタ回路の前記抵抗と主容量及び副容量とに対応する第３の周波数と，前記平均周波数との差と等しくなるように，前記第１段の単位フィルタ回路の前記主容量と副容量の容量が設定されているポリフェーズフィルタ。
  7. 請求項１または２において，
    前記入力バッファの駆動能力と前記第１〜第４のスイッチバッファの駆動能力との比が，前記主容量と前記副容量との容量比に等しいポリフェーズフィルタ。
  8. 請求項１，２，５，６のいずれかに記載のポリフェーズフィルタであって，前記入力信号として第１のローカル周波数信号が入力されるポリフェーズフィルタと，
    高周波入力信号と前記ポリフェーズフィルタの第１または第３，または第１及び第３の出力信号とを乗算する第１のミキサと，前記高周波入力信号と前記ポリフェーズフィルタの第２または第４，または第２及び第４の出力信号とを乗算する第２のミキサとを有するダウンコンバートミキサと，
    前記第１，第２のミキサの出力と第２のローカル周波数信号とをそれぞれ乗算する第３，第４のミキサと，当該第３，第４のミキサの出力を加算または減算してＩ信号を出力する第１の加減算器と，前記第１，第２のミキサの出力と前記第２のローカル周波数信号とをそれぞれ乗算する第５，第６のミキサと，当該第５，第６のミキサの出力を減算または加算してＱ信号を出力する第２の加算減器とを有する直交復調回路とを有する受信側シングルバンドミキサ。
  9. 請求項８において，さらに，
    受信周波数帯域に応じて，前記スイッチ信号を前記第１〜第４のスイッチバッファに供給し，前記ハイインピーダンス状態か否かに制御する周波数帯域制御ユニットを有する受信側シングルバンドミキサ。
  10. Ｉ信号と第２のローカル周波数信号とをそれぞれ乗算する第３，第４のミキサと，Ｑ信号と前記第２のローカル周波数信号とをそれぞれ乗算する第５，第６のミキサと，前記第３と第５のミキサの出力を加算または減算する第１の加減算器と，前記第４と第６のミキサの出力を減算または加算する第２の加減算器とを有する直交変調回路と，
    請求項１，２，５，６のいずれかに記載のポリフェーズフィルタであって，前記入力信号として第１のローカル周波数信号が入力されるポリフェーズフィルタと，
    前記第１の加減算器の出力信号と前記ポリフェーズフィルタの第１または第３，または第１及び第３の出力信号とを乗算する第１のミキサと，前記第２の加減算器の出力信号と前記ポリフェーズフィルタの第２または第４，または第２及び第４の出力信号とを乗算する第２のミキサとを有するアップコンバートミキサとを有する送信側シングルバンドミキサ。
  11. 請求項１０において，さらに，
    送信周波数帯域に応じて，前記スイッチ信号を前記第１〜第４のスイッチバッファに供給し，前記ハイインピーダンス状態か否かに制御する周波数帯域制御ユニットを有する送信側シングルバンドミキサ。
JP2011521699A 2009-07-06 2009-07-06 ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ Expired - Fee Related JP5360210B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/003131 WO2011004423A1 (ja) 2009-07-06 2009-07-06 ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ

Publications (2)

Publication Number Publication Date
JPWO2011004423A1 JPWO2011004423A1 (ja) 2012-12-13
JP5360210B2 true JP5360210B2 (ja) 2013-12-04

Family

ID=43428865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011521699A Expired - Fee Related JP5360210B2 (ja) 2009-07-06 2009-07-06 ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ

Country Status (4)

Country Link
US (1) US8797111B2 (ja)
JP (1) JP5360210B2 (ja)
CN (1) CN102474236A (ja)
WO (1) WO2011004423A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252743B2 (en) * 2012-09-28 2016-02-02 Intel Corporation Distributed polyphase filter
CN104113299B (zh) * 2013-04-17 2017-04-12 凌力尔特公司 具有相位调谐的多相位滤波器
JP6375670B2 (ja) * 2014-04-04 2018-08-22 三菱電機株式会社 複数チャンネル同時受信装置
US9762284B2 (en) * 2015-04-06 2017-09-12 Analog Devices, Inc. Circuits and systems for transmitter calibration
JP6242553B1 (ja) * 2016-02-17 2017-12-06 三菱電機株式会社 ポリフェーズフィルタおよびフィルタ回路
US10044321B2 (en) * 2016-08-02 2018-08-07 Samsung Electronics Co., Ltd System and method for linearizing a transmitter by rejecting harmonics at mixer output
CN108900202B (zh) * 2018-06-13 2020-10-27 华南理工大学 一种并行的频点灵活可调的∑-δ调制器及其工作方法
US11271710B1 (en) * 2020-11-30 2022-03-08 Renesas Electronics Corporation Wideband quadrature phase generation using tunable polyphase filter
US11811413B2 (en) * 2021-10-13 2023-11-07 Mediatek Inc. Poly phase filter with phase error enhance technique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001045080A (ja) * 1999-07-26 2001-02-16 Nippon Telegr & Teleph Corp <Ntt> 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機
US20040116096A1 (en) * 2002-12-10 2004-06-17 Irf Semiconductor, Inc. Radio frequency receiver architecture with tracking image-reject polyphase filtering
JP2006121665A (ja) * 2004-09-24 2006-05-11 Matsushita Electric Ind Co Ltd イメージリジェクションミキサと能動帯域フィルタを有する受信ｉｆ回路
WO2008126360A1 (ja) * 2007-03-29 2008-10-23 Panasonic Corporation 受信装置とこれを用いた電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3125369B2 (ja) 1991-10-24 2001-01-15 ソニー株式会社 アクティブハイパスフィルタ及びアクティブローパスフィルタ
CA2415917A1 (en) * 2003-01-08 2004-07-08 Sirific Wireless Corporation Regenerative divider used for up-conversion and down conversion
CN100527598C (zh) * 2004-03-24 2009-08-12 三星电子株式会社 改进的宽带同相位信号和正交相位信号生成装置
KR101085693B1 (ko) 2004-03-24 2011-11-22 조지아 테크 리서치 코오포레이션 개선된 광대역 ｉ/ｑ 신호 발생 장치
US20060068740A1 (en) * 2004-09-24 2006-03-30 Matsushita Electric Industrial Co., Ltd. Receiver if circuit including image rejection mixer and active bandpass filter
US20070155350A1 (en) * 2005-12-29 2007-07-05 Wionics Research Method of frequency planning in an ultra wide band system
US20080132189A1 (en) * 2006-11-30 2008-06-05 Silicon Laboratories, Inc. Mixing dac and polyphase filter architectures for a radio frequency receiver
CN101197531B (zh) * 2007-10-30 2011-09-14 电子科技大学 容控数字频率调制电路
US8526901B2 (en) * 2008-05-19 2013-09-03 Nec Corporation Band adjustment device of polyphase filter and band adjustment method of polyphase filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001045080A (ja) * 1999-07-26 2001-02-16 Nippon Telegr & Teleph Corp <Ntt> 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機
US20040116096A1 (en) * 2002-12-10 2004-06-17 Irf Semiconductor, Inc. Radio frequency receiver architecture with tracking image-reject polyphase filtering
JP2006121665A (ja) * 2004-09-24 2006-05-11 Matsushita Electric Ind Co Ltd イメージリジェクションミキサと能動帯域フィルタを有する受信ｉｆ回路
WO2008126360A1 (ja) * 2007-03-29 2008-10-23 Panasonic Corporation 受信装置とこれを用いた電子機器

Also Published As

Publication number Publication date
JPWO2011004423A1 (ja) 2012-12-13
US20120092085A1 (en) 2012-04-19
WO2011004423A1 (ja) 2011-01-13
CN102474236A (zh) 2012-05-23
US8797111B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
JP5360210B2 (ja) ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ
JP4708076B2 (ja) ダウンコンバータ及びアップコンバータ
KR100444286B1 (ko) 주파수 변환기 및 이를 이용한 무선통신장치
EP2308169A2 (en) Systems and methods for implementing a harmonic rejection mixer
US8938204B2 (en) Signal generator circuit and radio transmission and reception device including the same
US8521221B2 (en) Dual mode RF transceiver and receiving method of the same
US20120178390A1 (en) Filter circuit, wireless transmitter, and wireless receiver
CN105723624A (zh) 谐波抑制转移滤波器
CN104467686A (zh) 一种低功耗、低噪声的混频器
US7085548B1 (en) Harmonic mixer
US7302011B1 (en) Quadrature frequency doubling system
JP5034126B2 (ja) 周波数変換装置
US20050157826A1 (en) Filtering signals
JP3993573B2 (ja) 複数の無線システムに対応可能な無線通信装置
US10594342B1 (en) Power amplifying system and associated power amplifying method for bluetooth device
US6970687B1 (en) Mixer
JP4255875B2 (ja) 広帯域４５度移相器
JP6921358B2 (ja) ミクサ
JP5001186B2 (ja) 乗算回路及び通信装置
JP5862658B2 (ja) 受信回路およびそのフィルタリング方法
CN115485970A (zh) 使用组合信号和图像被动混频器的频带倾斜校正
JP2009182928A (ja) チューナ
Spiridon et al. Defining the Optimal Architecture

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Ref document number: 5360210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees