JP5034126B2 - 周波数変換装置 - Google Patents
周波数変換装置 Download PDFInfo
- Publication number
- JP5034126B2 JP5034126B2 JP2009173937A JP2009173937A JP5034126B2 JP 5034126 B2 JP5034126 B2 JP 5034126B2 JP 2009173937 A JP2009173937 A JP 2009173937A JP 2009173937 A JP2009173937 A JP 2009173937A JP 5034126 B2 JP5034126 B2 JP 5034126B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- switch circuit
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Description
2 第1スイッチ回路
4 第2スイッチ回路
6 周波数変換回路
8 局部発振部
21、22 入力端子
21a、21b、22a、22b 出力端子
21c、22c 第1信号経路
21d、22d 第2信号経路
21c−1、21d−1 トランスファゲート
21c−2、21d−2 スイッチ素子
22c−1、22d−1 トランスファゲート
22c−2、22d−2 スイッチ素子
21e、22e インバータ
41(41a、41b) 入力端子
42(42a、42b) 入力端子
43(43a、43b) 出力端子
44(44a、44b) 出力端子
45(45a、45b) 信号経路
46(46a、46b) トランスファゲート
47(47a、48b) スイッチ素子
48(48a、48b) スイッチ素子
49(49a、49b) 信号経路
50(50a、50b) トランスファゲート
51 インバータ
61 第1変換部
62 第2変換部
61a、62a 第1ミキサ
61b、62b 第2ミキサ
61a−1、61a−2、61a−3 差動対トランジスタ
61b−1、61b−2、61b−3 差動対トランジスタ
63、64、65 入力端子
66 出力端子
66a 出力信号線
67、68、69 入力端子
70 出力端子
Claims (5)
- 周波数混合した信号と混合しない信号とを選択的に出力する周波数変換装置であって、
第1信号及び第2信号を入力し、該第1信号を出力するとともに、切替信号に応じて前記第2信号と所定レベルに固定された第1固定信号とのいずれか一方を選択的に出力する第1スイッチ回路と、
前記第1及び第2信号と周波数が異なる第3信号を入力し、前記切替信号に応じて前記第3信号と所定レベルに固定された第2固定信号とのいずれか一方を選択的に出力する第2スイッチ回路と、
前記第1及び第2スイッチ回路の出力を入力し、入力状態に応じて、前記第1乃至第3信号を周波数混合して出力する状態と、前記第1乃至第3信号を混合せずに出力する状態とを切り替える周波数変換回路とを備えることを特徴とする周波数変換装置。 - 前記周波数変換回路は、
前記第1スイッチ回路から前記第1及び第2信号が出力され、前記第2スイッチ回路から前記第3信号が出力されたときに、前記第1乃至第3信号を混合して出力し、
前記第1スイッチ回路から前記第1信号及び前記第1固定信号が出力され、前記第2スイッチ回路から前記第2固定信号が出力されたときに、前記第1乃至第3信号を混合せずに出力することを特徴とする請求項1に記載の周波数変換装置。 - 前記第1スイッチ回路は、
前記第1信号を入力する第1入力部と、該第1入力部に対応して設けられる一対の第1出力部と、前記第2信号を入力する第2入力部と、該第2入力部に対応して設けられる一対の第2出力部とを備え、
前記第1出力部の一方に前記第1信号を出力するとともに、他方に該第1信号と前記第1固定信号のいずれか一方を選択的に出力し、
前記第2出力部の一方に前記第2信号を出力するとともに、他方に該第2信号と前記第1固定信号のいずれか一方を選択的に出力することを特徴とする請求項1に記載の周波数変換装置。 - 前記周波数変換回路は、
前記第1出力部の一方からの出力と、前記第2出力部の他方からの出力と、前記第2スイッチ回路の出力とを入力し、前記第1乃至第3信号を周波数混合した混合信号と前記第1信号のいずれか一方を出力する第1変換部と、
前記第2出力部の一方からの出力と、前記第1出力部の他方からの出力と、前記第2スイッチ回路の出力とを入力し、前記第1乃至第3信号を周波数混合した混合信号と前記第2信号のいずれか一方を出力する第2変換部とを備えることを特徴とする請求項3に記載の周波数変換装置。 - 前記第1信号が同相成分(I:In Phase component)の信号であり、前記第2信号が直交成分(Q:Quadrature componet)の信号であり、前記第3信号が局部発振(LO:Local Oscillation)信号であることを特徴とする請求項1乃至4のいずれかに記載の周波数変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009173937A JP5034126B2 (ja) | 2009-07-27 | 2009-07-27 | 周波数変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009173937A JP5034126B2 (ja) | 2009-07-27 | 2009-07-27 | 周波数変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011029959A JP2011029959A (ja) | 2011-02-10 |
JP5034126B2 true JP5034126B2 (ja) | 2012-09-26 |
Family
ID=43638163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009173937A Expired - Fee Related JP5034126B2 (ja) | 2009-07-27 | 2009-07-27 | 周波数変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5034126B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5935538B2 (ja) * | 2012-06-25 | 2016-06-15 | 株式会社ソシオネクスト | ミキサ回路及び混合装置 |
US10419046B2 (en) * | 2016-05-26 | 2019-09-17 | Mediatek Singapore Pte. Ltd | Quadrature transmitter, wireless communication unit, and method for spur suppression |
US10009050B2 (en) * | 2016-05-26 | 2018-06-26 | Mediatek Singapore Pte. Ltd. | Quadrature transmitter, wireless communication unit, and method for spur suppression |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4258373B2 (ja) * | 2003-12-26 | 2009-04-30 | セイコーエプソン株式会社 | 受信機 |
JP4208864B2 (ja) * | 2005-06-30 | 2009-01-14 | 日本テキサス・インスツルメンツ株式会社 | チューナー用半導体装置及びダイバーシティ受信機 |
JP2008116230A (ja) * | 2006-11-01 | 2008-05-22 | Seiko Epson Corp | 受信装置および電波時計 |
-
2009
- 2009-07-27 JP JP2009173937A patent/JP5034126B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011029959A (ja) | 2011-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1820277B1 (en) | Harmonic reject receiver architecture and mixer | |
US8797111B2 (en) | Poly-phase filter, and a single-side band mixer including the same | |
JP4708076B2 (ja) | ダウンコンバータ及びアップコンバータ | |
US7460850B2 (en) | High frequency receiving circuit provided with controller for turning on and off power supply to local oscillator | |
US20060035598A1 (en) | Frequency synthesizer and multi-band radio apparatus using said frequency synthesizer | |
US20090325510A1 (en) | Systems and methods for implementing a harmonic rejection mixer | |
JP2006311353A (ja) | ダウンコンバータおよびアップコンバータ | |
CN105723624A (zh) | 谐波抑制转移滤波器 | |
JP5034126B2 (ja) | 周波数変換装置 | |
JP5585449B2 (ja) | 受信装置及び方法 | |
JP2009284059A (ja) | フィルタ回路、無線送信機および無線受信機 | |
EP1425845B1 (en) | Harmonic mixer | |
JP2007306573A (ja) | 周波数アップコンバータ及び周波数ダウンコンバータ | |
US8723588B2 (en) | Mixer circuit and variation suppressing method | |
WO2020068340A1 (en) | Capacitor compensated dual of polyphase filter | |
US7302011B1 (en) | Quadrature frequency doubling system | |
US9450538B2 (en) | Harmonic rejection mixer arrangement | |
JP3993573B2 (ja) | 複数の無線システムに対応可能な無線通信装置 | |
TWI382675B (zh) | 射頻信號接收裝置 | |
KR100477041B1 (ko) | 반도체 집적 회로 장치 | |
JP3464147B2 (ja) | 送受信機 | |
WO2020183619A1 (ja) | ミクサ | |
JP2005167417A (ja) | 複数の無線システムに対応可能な無線通信装置 | |
JP2011176396A (ja) | イメージ抑圧回路 | |
JPH10313219A (ja) | 周波数変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120606 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |