JP5034126B2 - 周波数変換装置 - Google Patents

周波数変換装置 Download PDF

Info

Publication number
JP5034126B2
JP5034126B2 JP2009173937A JP2009173937A JP5034126B2 JP 5034126 B2 JP5034126 B2 JP 5034126B2 JP 2009173937 A JP2009173937 A JP 2009173937A JP 2009173937 A JP2009173937 A JP 2009173937A JP 5034126 B2 JP5034126 B2 JP 5034126B2
Authority
JP
Japan
Prior art keywords
signal
output
frequency
switch circuit
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009173937A
Other languages
English (en)
Other versions
JP2011029959A (ja
Inventor
純一 笹山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2009173937A priority Critical patent/JP5034126B2/ja
Publication of JP2011029959A publication Critical patent/JP2011029959A/ja
Application granted granted Critical
Publication of JP5034126B2 publication Critical patent/JP5034126B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)

Description

本発明は、周波数変換装置に関し、特に、周波数混合した信号と混合しない信号との双方を出力可能な装置に関する。
近年、TDMA方式、CDMA方式等の異なる通信方式に対応可能な送受信機の開発が盛んに行われており、例えば、特許文献1には、図13に示すように、同相成分(I:In Phase component)の信号と、直交成分(Q:Quadrature componet)の信号と、局部発振部82からの局部発振(LO:Local Oscillation)信号とを混合する直交ミキサ部81と、直交ミキサ部81を迂回して信号を伝送する信号経路83と、直交ミキサ部81の出力と信号経路83とのいずれか一方を選択する切替スイッチ部84とを備えた受信機が提案されている。
上記受信機では、切替スイッチ部84の選択動作を制御することで、後段回路(不図示)に対し、直交ミキサ部81で混合した信号と、直交ミキサ部81を介さない信号とを選択的に出力し得るように構成されている。
特開2003−46401号公報
しかし、特許文献1に記載の受信機においては、高周波動作に対応することが困難になるという問題がある。すなわち、トランスファゲートにより切替スイッチ部84を構成したとすると、信号経路83と後段回路を接続した際に、トランスファゲートのオン抵抗と後段回路の入力ゲートの容量成分とにより低域通過フィルタが構成される。その結果、伝送する信号の高域成分が減衰されるようになり、高周波信号の帯域劣化を招くことになる。
こうした問題を回避する手法の1つとして、直交ミキサ部81を迂回する信号経路83にバッファ回路を追加することが考えられるが、バッファ回路自体の回路規模が大きくなるため、受信機全体の回路規模の大規模化を招くという問題が生じる。
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、周波数混合した信号と混合しない信号とを選択的に出力する周波数変換装置において、回路規模の増大を少なく抑えつつ、高周波動作に対応することが可能な周波数変換装置を提供することを目的とする。
上記目的を達成するため、本発明は、周波数混合した信号と混合しない信号とを選択的に出力する周波数変換装置であって、第1信号及び第2信号を入力し、該第1信号を出力するとともに、切替信号に応じて前記第2信号と所定レベルに固定された第1固定信号とのいずれか一方を選択的に出力する第1スイッチ回路と、前記第1及び第2信号と周波数が異なる第3信号を入力し、前記切替信号に応じて前記第3信号と所定レベルに固定された第2固定信号とのいずれか一方を選択的に出力する第2スイッチ回路と、前記第1及び第2スイッチ回路の出力を入力し、入力状態に応じて、前記第1乃至第3信号を周波数混合して出力する状態と、前記第1乃至第3信号を混合せずに出力する状態とを切り替える周波数変換回路とを備えることを特徴とする。
そして、本発明によれば、周波数変換回路を迂回する信号経路が不要となり、高周波動作に対応するためのバッファ回路を設ける必要がなくなるため、回路規模の増大を少なく抑えつつ、高周波動作に対応することが可能になる。
上記周波数変換装置において、前記周波数変換回路が、前記第1スイッチ回路から前記第1及び第2信号が出力され、前記第2スイッチ回路から前記第3信号が出力されたときに、前記第1乃至第3信号を混合して出力し、前記第1スイッチ回路から前記第1信号及び前記第1固定信号が出力され、前記第2スイッチ回路から前記第2固定信号が出力されたときに、前記第1乃至第3信号を混合せずに出力するように構成することができる。
上記周波数変換装置において、前記第1スイッチ回路が、前記第1信号を入力する第1入力部と、該第1入力部に対応して設けられる一対の第1出力部と、前記第2信号を入力する第2入力部と、該第2入力部に対応して設けられる一対の第2出力部とを備え、前記第1出力部の一方に前記第1信号を出力するとともに、他方に該第1信号と前記第1固定信号のいずれか一方を選択的に出力し、前記第2出力部の一方に前記第2信号を出力するとともに、他方に該第2信号と前記第1固定信号のいずれか一方を選択的に出力するように構成することができる。
上記周波数変換装置において、前記周波数変換回路が、前記第1出力部の一方からの出力と、前記第2出力部の他方からの出力と、前記第2スイッチ回路の出力とを入力し、前記第1乃至第3信号を周波数混合した混合信号と前記第1信号のいずれか一方を出力する第1変換部と、前記第2出力部の一方からの出力と、前記第1出力部の他方からの出力と、前記第2スイッチ回路の出力とを入力し、前記第1乃至第3信号を周波数混合した混合信号と前記第2信号のいずれか一方を出力する第2変換部とを備えることができる。
上記周波数変換装置において、前記第1信号を同相成分(I:In Phase component)の信号とし、前記第2信号を直交成分(Q:Quadrature componet)の信号とし、前記第3信号を局部発振(LO:Local Oscillation)信号とすることができる。
以上のように、本発明によれば、周波数混合した信号と混合しない信号とを選択的に出力する周波数変換装置において、回路規模の増大を少なく抑えつつ、高周波動作に対応することが可能になる。
本発明にかかる周波数変換装置の一実施の形態を示す構成図である。 図1の第1スイッチ回路の構成を示す回路図である。 図1の第2スイッチ回路の構成を示す回路図である。 図1の周波数変換回路の構成を示す回路図である。 第1スイッチ回路の入力を示す波形図である。 第2スイッチ回路の入力を示す波形図である。 第1スイッチ回路の出力を示す波形図である。 第2スイッチ回路の出力を示す波形図である。 周波数変換回路の出力を示す波形図である。 第1スイッチ回路の出力を示す波形図である。 第2スイッチ回路の出力を示す波形図である。 周波数変換回路の出力を示す波形図である。 従来の受信機を示す構成図である。
次に、発明を実施するための形態について、図面を参照しながら詳細に説明する。ここでは、周波数変換装置への入力信号として、同相成分(I:In Phase component)の信号、直交成分(Q:Quadrature componet)の信号、及び、局部発振(LO:Local Oscillation)信号を用いる場合を例にとって説明する。
図1は、本発明にかかる周波数変換装置の一実施の形態を示し、この周波数変換装置1は、大別して、第1スイッチ回路2、第2スイッチ回路4及び周波数変換回路6から構成される。
第1スイッチ回路2は、入力端子21、22を通じてI信号及びQ信号を入力し、それらの信号を4つの出力端子21a〜22bに振り分けつつ、出力状態を切り替えて出力する。尚、I信号及びQ信号は、何れも差動伝送用の信号であり、互いに逆相となる一対の信号から構成される(図5(a)、(b)参照)。
第1のスイッチ回路2において、I信号を受信する入力端子21には、常時、I信号を出力端子21aへ出力する第1信号経路21cと、I信号を選択的に出力端子21bへ出力する第2信号経路21dとが接続される。また、Q信号を受信する入力端子22には、常時、Q信号を出力端子22aへ出力する第1信号経路22cと、Q信号を選択的に出力端子22bへ出力する第2信号経路22dとが接続される。
図2は、第1スイッチ回路2の構成を示す回路図である。尚、差動伝送を行う場合、互いに逆相となる一対の信号を伝送するための2本の信号線が必要になるが、同図においては、1本の信号線のみを示し、簡略的に図示している。
図2に示すように、入力端子21に接続される第2信号経路21d上には、外部から入力される切替信号SS、及びインバータ21eを介した反転信号に応じて導通するトランスファゲート21d−1と、切替信号SSの反転信号をゲートに受け、出力端子21bからの出力信号を選択的にLowレベルに固定するスイッチ素子21d−2とが配置される。
また、負荷整合を図るため、第1信号経路21cにもトランスファゲート21c−1及びスイッチ素子21c−2が配置される。但し、これらの素子21c−1、2は、切替信号SSに関係なく、入力端子21に入力された信号(I信号)を出力端子21aへ伝送するように構成される。
図2では図示を省略しているが、出力端子21b、21aの各々から差動伝送信号を出力するため、図示の第1及び第2信号経路21c、21dとは別に、逆相のI信号を伝送するための第1及び第2信号経路が配置される。この際、逆相用の第1信号経路は、I信号(逆相の信号)を出力端子21a(逆相側)へそのまま伝送するように構成され、一方、逆相用の第2信号経路は、図示の第2信号経路21dと同様に、出力端子21b(逆相側)の出力を切替信号SSに応じて選択的にLowレベルへ固定するように構成される。
さらに、入力端子22に繋がる第1及び第2信号経路22c、22dにも、上記と同様、トランスファゲート22c−1、22d−1及びスイッチ素子22c−2、22d−2が配置される。
図1に戻り、第2スイッチ回路4は、局部発振部8から出力される局部発振信号LOを入力し、局部発振信号LOをそのまま出力するか、所定のレベルに固定された信号を出力するかを切り替えて出力する。尚、局部発振部8からは、第1局部発振信号LO1(位相0°)と、同信号LO1と位相が90°異なる第2局部発振信号LO2(位相90°)とが出力され、各々、第2スイッチ回路4の入力端子41、入力端子42に出力される。また、第1及び第2局部発振信号LO1、LO2においても、I信号及びQ信号と同様、差動伝送用の信号で構成される(図6(a)、(b)参照)。
図3は、第2スイッチ回路4の構成を示す回路図である。同図においては、図2の場合と異なり、差動伝送用の一対の信号線を省略せずに図示している。
図3に示すように、第1局部発振信号LO1を伝送する信号経路45(45a、45b)には、切替信号SS及びインバータ51を介した反転信号に応じて導通するトランスファゲート46(46a、46b)と、切替信号SS又は反転信号をゲートに受け、出力端子43の出力をHighレベル又はLowレベルに固定するためのスイッチ素子47、48(47a〜48b)とが配置される。尚、第2局部発振信号LO2を伝送する信号経路49(49a、49b)にも、トランスファゲート50(50a、50b)及びスイッチ素子51、52(51a〜52b)が配置される。
図1に戻り、周波数変換回路6は、第1スイッチ回路2からの出力と、第2スイッチ回路4からの出力とを取り込み、I信号、Q信号及び局部発振信号LOを周波数混合して出力するか、それらを混合せずに出力するかを切り替えて出力する。
周波数変換回路6には、第1変換部61及び第2変換部62からなる2系の変換部が設けられる。第1変換部61には、第1スイッチ回路2の出力端子21aからの出力信号と、第2スイッチ回路4からの第1局部発振信号LO1とを混合する第1ミキサ61aと、第1スイッチ回路2の出力端子21aからの出力信号と、第1局部発振信号LO1とを混合する第2ミキサ61bとが配置される。
一方、第2変換部62には、第1スイッチ回路2の出力端子21bからの出力信号と、第2スイッチ回路4からの第2局部発振信号LO2とを混合する第1ミキサ62aと、第1スイッチ回路2の出力端子22aからの出力信号と、第2局部発振信号LO2とを混合する第2ミキサ62bとが配置される。
図4は、周波数変換回路6の構成を示す回路図である。同図においては、図3の場合と同様に、差動伝送用の一対の信号線を省略せずに図示している。また、第1及び第2変換部61、62は、同様の構成を有するため、ここでは、第2変換部62に関する説明を省略する。
図4に示すように、第1変換部61において、第1ミキサ61aは、第2スイッチ回路4の出力端子43(図3参照)からの出力をゲートに受ける差動対トランジスタ61a−1と、差動対トランジスタ61a−1と出力信号線66aの間に配置され、第1スイッチ回路2の出力端子21a(図2参照)からの出力信号をゲートに受ける差動対トランジスタ61a−2、3等から構成される。一方、第2ミキサ61bは、第2スイッチ回路4の出力端子44(図3参照)からの出力をゲートに受ける差動対トランジスタ61b−1と、差動対トランジスタ61b−1と出力信号線66aの間に配置され、第1スイッチ回路2の出力端子22a(図2参照)からの出力信号をゲートに受ける差動対トランジスタ61b−2、3等から構成される。
次に、上記構成を有する周波数変換装置1の動作について、図1〜図12を参照しながら説明する。尚、図5〜図12に示す波形は、いずれも差動波形を示したものである。また、ここでは、第1スイッチ回路2の入力端子21、22へ図5(a)、(b)に示す信号を入力し、第2スイッチ回路4の入力端子41、42へ図6(a)、(b)に示す信号を入力するものとする。
I信号、Q信号及び局部発振信号LOを混合して出力する場合には、切替信号SSをHighレベルに設定する。この場合、図7(a)、(b)に示すように、第1スイッチ回路2の出力端子21a、21bの双方からI信号が出力されるとともに、図7(c)、(d)に示すように、出力端子22a、22bの双方からQ信号が出力される。
また、図8(a)、(b)に示すように、第2スイッチ回路4の出力端子43、44からも、各々、第1及び第2局部発振信号LO1、LO2が出力される。
そして、周波数変換回路6の第1変換部61において、図4に示す差動対トランジスタ61a−2、3と接続される入力端子63にI信号が入力されるとともに、差動対トランジスタ61b−2、3と接続される入力端子64にQ信号が入力され、さらに、差動対トランジスタ61a−1、61b−1と接続される入力端子65に第1局部発振信号LO1が入力される。これらの結果、I信号、Q信号及び第1局部発振信号LO1が周波数混合され、第1変換部61の出力端子66からは、図9(a)に示す混合信号(変調信号)がRF信号として出力される。
このことは、第2変換部62においても同様であり、各入力端子67、68、69(図4参照)にI信号、Q信号及び第2局部発振信号LO2が入力されるとともに、それらの信号が周波数混合され、第2変換部62の出力端子70からは、図9(b)に示す混合信号が出力される。
一方、I信号、Q信号及び局部発振信号LOを混合せずに出力する場合には、切替信号SSをLowレベルに設定する。この場合、図10(a)、(d)に示すように、第1スイッチ回路2の出力端子21a、22aのみからI信号及びQ信号が出力され、出力端子21b、22bの出力は、図10(b)、(c)に示すように、Lowレベルに固定される。
また、第2スイッチ回路4においても、第1及び第2局部発振信号LO1、LO2の出力が停止され、図11(a)、(b)に示すように、出力端子43、44の出力がLowレベル又はHighレベルに固定される。
これらの結果、周波数変換回路6の第1変換部61では、図4に示す入力端子63にI信号が入力される一方で、入力端子64への入力はLowレベルに固定される。また、入力端子65への入力も、差動信号の一方がHighレベルに固定され、他方がLowレベルに固定される。
上記の際、差動対トランジスタ61b−2、61b−3への入力をLowレベルとすることで、第1変換部61の第2ミキサ61bが停止し、また、差動対トランジスタ61a−1への入力をHighレベル及びLowレベルとすることで、差動対トランジスタ61a−2、61a−3のいずれか1つの入力が出力端子66に出力されるようになる。その結果、出力端子66からは、図12(a)に示すように、混合されていない状態の信号(図5(a)に示すI信号と同一の信号)が出力される。
また、第2変換部62においても、上記と同様、信号が混合されることがなく、第2変換部62の出力端子70からは、図12(b)に示すように、混合されていない状態の信号(図5(b)に示すQ信号と同一の信号)が出力される。
以上のように、本実施の形態においては、周波数変換回路6の入力状態を切替信号SSで変化させることにより、周波数混合を行う状態と周波数混合を行わない状態を切り替えるようにしている。すなわち、信号経路の切り替えに頼るのではなく、動作状態を切り替えることで、混合信号と非混合信号を選択的に出力するため、周波数変換回路6を迂回する信号経路が不要となり、高周波動作に対応するためのバッファ回路を設ける必要がなくなる。
その一方で、第1及び第2スイッチ回路2、4等の追加回路が必要となるが、これらは、バッファ回路に比べて回路規模が小さくて済むため、回路規模の増大を少なく抑えつつ、高周波動作に対応することが可能になる。
尚、上記実施の形態においては、差動伝送方式により信号を伝送する場合を例示したが、本発明は、シングルエンド伝送方式により信号を伝送する場合にも広く適用することが可能である。
1 周波数変換装置
2 第1スイッチ回路
4 第2スイッチ回路
6 周波数変換回路
8 局部発振部
21、22 入力端子
21a、21b、22a、22b 出力端子
21c、22c 第1信号経路
21d、22d 第2信号経路
21c−1、21d−1 トランスファゲート
21c−2、21d−2 スイッチ素子
22c−1、22d−1 トランスファゲート
22c−2、22d−2 スイッチ素子
21e、22e インバータ
41(41a、41b) 入力端子
42(42a、42b) 入力端子
43(43a、43b) 出力端子
44(44a、44b) 出力端子
45(45a、45b) 信号経路
46(46a、46b) トランスファゲート
47(47a、48b) スイッチ素子
48(48a、48b) スイッチ素子
49(49a、49b) 信号経路
50(50a、50b) トランスファゲート
51 インバータ
61 第1変換部
62 第2変換部
61a、62a 第1ミキサ
61b、62b 第2ミキサ
61a−1、61a−2、61a−3 差動対トランジスタ
61b−1、61b−2、61b−3 差動対トランジスタ
63、64、65 入力端子
66 出力端子
66a 出力信号線
67、68、69 入力端子
70 出力端子

Claims (5)

  1. 周波数混合した信号と混合しない信号とを選択的に出力する周波数変換装置であって、
    第1信号及び第2信号を入力し、該第1信号を出力するとともに、切替信号に応じて前記第2信号と所定レベルに固定された第1固定信号とのいずれか一方を選択的に出力する第1スイッチ回路と、
    前記第1及び第2信号と周波数が異なる第3信号を入力し、前記切替信号に応じて前記第3信号と所定レベルに固定された第2固定信号とのいずれか一方を選択的に出力する第2スイッチ回路と、
    前記第1及び第2スイッチ回路の出力を入力し、入力状態に応じて、前記第1乃至第3信号を周波数混合して出力する状態と、前記第1乃至第3信号を混合せずに出力する状態とを切り替える周波数変換回路とを備えることを特徴とする周波数変換装置。
  2. 前記周波数変換回路は、
    前記第1スイッチ回路から前記第1及び第2信号が出力され、前記第2スイッチ回路から前記第3信号が出力されたときに、前記第1乃至第3信号を混合して出力し、
    前記第1スイッチ回路から前記第1信号及び前記第1固定信号が出力され、前記第2スイッチ回路から前記第2固定信号が出力されたときに、前記第1乃至第3信号を混合せずに出力することを特徴とする請求項1に記載の周波数変換装置。
  3. 前記第1スイッチ回路は、
    前記第1信号を入力する第1入力部と、該第1入力部に対応して設けられる一対の第1出力部と、前記第2信号を入力する第2入力部と、該第2入力部に対応して設けられる一対の第2出力部とを備え、
    前記第1出力部の一方に前記第1信号を出力するとともに、他方に該第1信号と前記第1固定信号のいずれか一方を選択的に出力し、
    前記第2出力部の一方に前記第2信号を出力するとともに、他方に該第2信号と前記第1固定信号のいずれか一方を選択的に出力することを特徴とする請求項1に記載の周波数変換装置。
  4. 前記周波数変換回路は、
    前記第1出力部の一方からの出力と、前記第2出力部の他方からの出力と、前記第2スイッチ回路の出力とを入力し、前記第1乃至第3信号を周波数混合した混合信号と前記第1信号のいずれか一方を出力する第1変換部と、
    前記第2出力部の一方からの出力と、前記第1出力部の他方からの出力と、前記第2スイッチ回路の出力とを入力し、前記第1乃至第3信号を周波数混合した混合信号と前記第2信号のいずれか一方を出力する第2変換部とを備えることを特徴とする請求項3に記載の周波数変換装置。
  5. 前記第1信号が同相成分(I:In Phase component)の信号であり、前記第2信号が直交成分(Q:Quadrature componet)の信号であり、前記第3信号が局部発振(LO:Local Oscillation)信号であることを特徴とする請求項1乃至4のいずれかに記載の周波数変換装置。
JP2009173937A 2009-07-27 2009-07-27 周波数変換装置 Expired - Fee Related JP5034126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009173937A JP5034126B2 (ja) 2009-07-27 2009-07-27 周波数変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009173937A JP5034126B2 (ja) 2009-07-27 2009-07-27 周波数変換装置

Publications (2)

Publication Number Publication Date
JP2011029959A JP2011029959A (ja) 2011-02-10
JP5034126B2 true JP5034126B2 (ja) 2012-09-26

Family

ID=43638163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009173937A Expired - Fee Related JP5034126B2 (ja) 2009-07-27 2009-07-27 周波数変換装置

Country Status (1)

Country Link
JP (1) JP5034126B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5935538B2 (ja) * 2012-06-25 2016-06-15 株式会社ソシオネクスト ミキサ回路及び混合装置
US10419046B2 (en) * 2016-05-26 2019-09-17 Mediatek Singapore Pte. Ltd Quadrature transmitter, wireless communication unit, and method for spur suppression
US10009050B2 (en) * 2016-05-26 2018-06-26 Mediatek Singapore Pte. Ltd. Quadrature transmitter, wireless communication unit, and method for spur suppression

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4258373B2 (ja) * 2003-12-26 2009-04-30 セイコーエプソン株式会社 受信機
JP4208864B2 (ja) * 2005-06-30 2009-01-14 日本テキサス・インスツルメンツ株式会社 チューナー用半導体装置及びダイバーシティ受信機
JP2008116230A (ja) * 2006-11-01 2008-05-22 Seiko Epson Corp 受信装置および電波時計

Also Published As

Publication number Publication date
JP2011029959A (ja) 2011-02-10

Similar Documents

Publication Publication Date Title
EP1820277B1 (en) Harmonic reject receiver architecture and mixer
US8797111B2 (en) Poly-phase filter, and a single-side band mixer including the same
JP4708076B2 (ja) ダウンコンバータ及びアップコンバータ
US7460850B2 (en) High frequency receiving circuit provided with controller for turning on and off power supply to local oscillator
US20060035598A1 (en) Frequency synthesizer and multi-band radio apparatus using said frequency synthesizer
US20090325510A1 (en) Systems and methods for implementing a harmonic rejection mixer
JP2006311353A (ja) ダウンコンバータおよびアップコンバータ
CN105723624A (zh) 谐波抑制转移滤波器
JP5034126B2 (ja) 周波数変換装置
JP5585449B2 (ja) 受信装置及び方法
JP2009284059A (ja) フィルタ回路、無線送信機および無線受信機
EP1425845B1 (en) Harmonic mixer
JP2007306573A (ja) 周波数アップコンバータ及び周波数ダウンコンバータ
US8723588B2 (en) Mixer circuit and variation suppressing method
WO2020068340A1 (en) Capacitor compensated dual of polyphase filter
US7302011B1 (en) Quadrature frequency doubling system
US9450538B2 (en) Harmonic rejection mixer arrangement
JP3993573B2 (ja) 複数の無線システムに対応可能な無線通信装置
TWI382675B (zh) 射頻信號接收裝置
KR100477041B1 (ko) 반도체 집적 회로 장치
JP3464147B2 (ja) 送受信機
WO2020183619A1 (ja) ミクサ
JP2005167417A (ja) 複数の無線システムに対応可能な無線通信装置
JP2011176396A (ja) イメージ抑圧回路
JPH10313219A (ja) 周波数変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120606

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees