JP3712787B2 - Ｆｍ受信機 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＦＭ波を受信するＦＭ受信機に関する。
【０００２】
【従来の技術】
図２０は、スーパーヘテロダイン方式のＦＭモノラル受信機の構成を示す図である。
【０００３】
ＡＭ受信機と同様に、ＦＭ受信機もスーパーヘテロダイン方式が用いられる。ＦＭ受信機の場合、スーパーヘテロダイン方式を用いることで、１００ＭＨｚに近い高い周波数の放送波を扱いやすい１／１０程度の低い周波数（中間周波数）に変換するため、増幅・復調処理が容易となる。
【０００４】
アンテナで受信された放送波は、高周波増幅回路に入力され、次の周波数変換処理に必要なレベルまでに増幅される。入力回路および高周波増幅回路は、バンドパスフィルタ特性となっており、希望波以外の信号はここで適度に減衰される。
【０００５】
周波数変換回路は混合回路と局部発振回路からなり、希望波は局部発振回路からの信号と混合され、希望波の周波数と局部発振周波数との差の周波数がちょうど中間周波数となるように変換される。
【０００６】
周波数変換回路で中間周波数に変換された信号は、中間周波数増幅回路のバンドパスフィルターにより、希望信号だけが選択分離されて増幅される。ＦＭ信号は元来振幅が一定で周波数が変化する信号であるが、ＦＭ電波が受信アンテナに達する途中で、電気雑音やマルチパスなどの影響で振幅が一定でなくなる。これをそのままＦＭ検波すると、検波出力に雑音成分が出て音質を低下させるので、振幅制限回路を通して振幅一定のＦＭ信号にしたのちＦＭ検波する。
【０００７】
モノラル放送を受信した場合、ＦＭ検波出力には５０〜１５０００Ｈｚの音声信号が得られるが、この信号は送信側のプリエンファシス回路で高域が強められているので、ディエンファシス回路で高域を減衰させ平坦な周波数特性に補正する。
【０００８】
ステレオ放送を受信した場合には、ＦＭ検波出力に和信号（５０〜１５０００Ｈｚ）のほかに、２３〜５３ｋＨｚのステレオ用副チャンネル信号および１９ｋＨｚのパイロット信号が含まれるが、それらはディエンファシス回路を通ると減衰し、和信号だけが残りモノラル再生が行われる（日本放送協会編「ＮＨＫラジオ技術教科書」２３７〜２３９頁より引用）。
【０００９】
【発明が解決しようとする課題】
ところで、上述したスーパーヘテロダイン方式を用いたＦＭ受信機においては、選択度を向上させるためにアンテナで受信した高周波信号を同調回路に入力して所定の同調処理を行っており、この同調周波数を局部発振回路の発振周波数に連動して変化させることにより１つの放送局の電波のみを選択するようになっている。そのため、従来のＦＭ受信機は機械式の多連バリコンを備えており、この多連バリコンは受信周波数に応じて所定の静電容量を有するように大きさが決まっていることから、ＦＭ受信機全体の小型化や集積化が難しかった。また、最近では多連バリコンの代わりに可変容量ダイオードを用いたＦＭ受信機も出回っているが、複数の可変容量ダイオードを連動させる必要があり、構成部品の特性のばらつき等を考慮した設計が必要であった。
【００１０】
また、従来のＦＭ受信機では、アンテナで受信したＦＭ波と局部発振回路で発生した信号から中間周波信号をつくっており、中間周波信号の歪みを少なくするためには局部発振回路で発生する信号も歪みの少ない正弦波信号としなければならなかった。そのため、局部発振回路としてはＬＣ発振回路が用いられており、中間周波増幅回路とともにコイルやトランス類が多用されており、集積化を行った場合であっても多くの外付け部品が必要であって、ＦＭ受信機全体の集積化が難しかった。
【００１１】
本発明は、このような点に鑑みて創作されたものであり、その目的はバリコンが不要であって設計時や製造時の手間を軽減することができ、しかも集積化に適したＦＭ受信機を提供することにある。
【００１２】
【課題を解決するための手段】
各請求項のＦＭ受信機は、第１の制御電圧に応じて同調周波数が設定可能な同調回路を用い、この同調回路を一般のＰＬＬ構成内の電圧制御型発振器の代わりに使用することにより、同調周波数を一定に保つとともに直接ＦＭ変調信号（例えば音声信号）を取り出すことを可能としている。また、同調回路の後段にＦＭ検波回路を別個に備えた場合には、同調回路の前後で高周波増幅を行うこともでき、この場合には良好なＳＮ比を実現することができる。
【００１３】
特に、この同調回路は、半導体基板上に形成された分布定数型のＬＣ素子と２つのインバータ回路あるいは反転増幅器とを含む単純な回路構成により実現でき、同調回路以外の回路とともにＦＭ受信機のほとんどの部品を半導体基板上に一体形成することが可能となる。さらに具体的には、上述したＬＣ素子は渦巻き形状を有する２本のインダクタ導体とこれらのインダクタ導体に沿った渦巻き形状を有するｐｎ接合層とを有しており、インダクタ導体間にｐｎ接合層による分布定数的なキャパシタが形成されている。このｐｎ接合層に印加する逆バイアス電圧を変えることにより、分布定数的に形成されるキャパシタの静電容量、すなわちＬＣ素子の素子定数が変化するため、ＬＣ素子の素子定数によって定まる同調回路の同調周波数も任意に変化させることができ、バリコンが不要となる。
【００１４】
また、同調回路に含まれる第２の抵抗の抵抗値を変化させることにより、同調回路の出力振幅を変えることができ、簡単な構成で利得制御を行うことができる。上述した第２の抵抗はＦＥＴのチャネルを抵抗体として用いることにより実現でき、特に、ｐチャネルＦＥＴとｎチャネルＦＥＴとを並列接続して用いる場合にはＦＥＴの非線形特性を改善することができるため、歪みの少ない同調信号を得ることができる。
【００１５】
【発明の実施の形態】
以下、本発明を適用した一の実施形態のＦＭ受信機について、図面を参照しながら具体的に説明する。
【００１６】
（第１の実施形態）
第１の実施形態のＦＭ受信機は、制御電圧に応じて同調周波数が変更可能な同調回路を含んでおり、この同調回路をＰＬＬ構成の電圧制御型発振器に置き換えるとともに２、３の付加回路を用いることにより、同調周波数の安定化とＦＭ検波を同時に行うものである。
【００１７】
図１は、本発明を適用した一の実施形態のＦＭ受信機の構成を示す図である。同図に示す本実施形態のＦＭ受信機は、高周波増幅回路１、同調回路２、自動利得制御（ＡＧＣ）回路３、位相比較器（ＰＤ）４、発振器（ＯＳＣ）５、チャージポンプ（ＣＰ）６、ローパスフィルタ（ＬＰＦ）７ａ、７ｂ、７ｃ、低周波増幅回路８、スピーカ９を含んで構成されている。
【００１８】
高周波増幅回路１は、アンテナ１２によって受信したＦＭ波に対して高周波増幅を行うものであり、ＳＮ比の改善や不要放射の軽減等を目的として設けられている。ＦＭ波の送信局に近い場所でのみＦＭ受信機を使用する場合、例えば館内放送を受信するような場合等においては、この高周波増幅回路１を省略してアンテナ１２で受信したＦＭ波を次段の同調回路２に直接入力するようにしてもよい。
【００１９】
同調回路２は、印加される制御電圧に応じて同調周波数が設定される電圧制御型の回路であり、高周波増幅回路１から入力されるＦＭ波の中から同調周波数近傍のものだけを選択して出力する。この同調回路２の詳細構成および動作については後述する。
【００２０】
ＡＧＣ回路３は、同調回路２から出力される同調後のＦＭ波の振幅を一定に制御するためのものであり、同調回路２の出力振幅に応じた制御電圧を同調回路２に帰還入力する。具体的には、図２（Ａ）あるいは（Ｂ）に示すように、同調回路２から出力されるＦＭ波を半波整流してＦＭ波の振幅に応じた制御電圧を作り出している。
【００２１】
位相比較器４は、２入力の位相および周波数比較を行うものであり、一方の入力端Ａには同調回路２から出力される所定周波数のＦＭ波が、他方の入力端Ｂには発振器５から出力される所定周波数の信号がそれぞれ入力されている。また、位相比較器４は、２つの出力端ＸおよびＹを有している。
【００２２】
例えば、位相比較器４の２入力の周波数が等しい場合には、この２つの出力端Ｘ、Ｙのそれぞれからは、入力信号に同期したパルス幅が等しいパルス出力が交互に出力される。また、一方の入力端Ａに入力されるＦＭ波の周波数の方が、他方の入力端Ｂに入力される発振器５の出力周波数よりも高い場合には、２つの入力端に入力される信号の周波数の差に応じて、一方の出力端Ｘの出力のパルス幅が広くなり、他方の出力端Ｙの出力のパルス幅が狭くなる。反対に、一方の入力端Ａに入力されるＦＭ波の周波数の方が、他方の入力端Ｂに入力される発振器５の出力周波数よりも低い場合には、２つの入力端に入力される信号の周波数の差に応じて、一方の出力端Ｙの出力のパルス幅が広くなり、他方の出力端Ｘの出力のパルス幅が狭くなる。
【００２３】
発振器５は、選局したいＦＭ波と同じ周波数の基準周波数信号を発生しており、出力波形は歪みの少ない正弦波である必要はなく矩形波あるいは歪んだ正弦波であってもよい。また、同調周波数の安定化を図る場合には、水晶発振子を用いたＰＬＬ（位相同期ループ）構成とすることが望ましい。
【００２４】
図３は、ＰＬＬ構成とした場合の発振器５の構成を示す図である。同図に示す発振器５は、周波数が安定した基準信号ｆｒを発生する発振器（ＯＳＣ）５１と、この基準信号ｆｒと帰還信号の位相および周波数比較を行う位相比較器（ＰＤ）５２と、位相比較器５２による比較結果に応じて出力電圧が変化するチャージポンプ（ＣＰ）５３と、チャージポンプ５３の出力から高周波成分を除去するローパスフィルタ（ＬＰＦ）５４と、ローパスフィルタ５４の出力電圧に応じて発振周波数が制御される電圧制御型発振器（ＶＣＯ）５５と、電圧制御型発振器５５の出力に対して任意の分周比Ｎ（Ｎは整数）の分周動作を行う分周器５６とを含んで構成されている。
【００２５】
発振器５１は、例えば水晶振動子に生じる微小振動を増幅して１００ｋＨｚの基準信号ｆｒを発生させている。また、分周器５６は、例えば外部からのデータ入力により分周比Ｎが任意に設定可能なプログラマブルカウンタによって構成されており、分周比Ｎを１ずつ連続的に変化させることができる。したがって、この分周器５６の分周比Ｎを変化させたときに、電圧制御型発振器５５からは１００ｋＨｚ間隔のステップ状の基準周波数信号が出力される。
【００２６】
チャージポンプ６は、内部にコンデンサを有しており、このコンデンサの充放電を位相比較器４の２つの出力端Ｘ、Ｙから出力される２種類のパルス列に応じて行っている。例えば、位相比較器４の出力端Ｘからパルスが出力されたときにそのパルス幅に対応する時間だけ放電が行われ、出力端Ｙからパルスが出力されたときにそのパルス幅に対応する時間だけ充電が行われる。
【００２７】
すなわち、同調回路２から出力されるＦＭ波と発振器５から出力される信号の周波数が等しい場合には、位相比較器４の２つの出力端Ｘ、Ｙのそれぞれからは、周期およびそれぞれのパルス幅が等しいパルス出力が交互に出力されるため、チャージポンプ６に内蔵されたコンデンサに対する充電量と放電量が等しくなり、チャージポンプ６の出力電圧の平均レベルは所定の値が維持される。これに対し、位相比較器４の２入力の周波数が異なる場合には、位相比較器４の２つの出力端Ｘ、Ｙのそれぞれから出力されるパルス列のパルス幅に差が生じるため、チャージポンプ６に内蔵されたコンデンサに対する充放電のバランスがくずれ、充電過多あるいは放電過多の状態となり、チャージポンプ６の出力電圧の平均レベルが一方向に変化する。
【００２８】
３つのローパスフィルタ７ａ、７ｂ、７ｃは、カットオフ周波数がそれぞれ１ＭＨｚ、１００ｋＨｚ、１０Ｈｚ近傍に設定されている。なお、図１ではこれら３つのローパスフィルタ７ａ、７ｂ、７ｃは縦続接続されているが、チャージポンプ６の出力を分岐させてそれぞれのローパスフィルタ７ａ、７ｂ、７ｃに入力するようにしてもよい。
【００２９】
最終段のローパスフィルタ７ｃの出力端は抵抗１０を介して同調回路２に接続されており、チャージポンプ６の出力から直流成分のみが取り出されて周波数設定用の制御電圧として同調回路２に印加される。
【００３０】
上述したように、チャージポンプ６の出力は、位相比較器４の２入力の周波数が異なる間は一方向に電圧が変化するため、その電圧レベルに重畳された音声周波数以上の成分が取り除かれて同調回路２に印加される。したがって、発振器５の出力周波数が同調回路２の出力周波数と異なる場合には、抵抗１０を介して同調回路２に印加されるローパスフィルタ７ｃの出力電圧が高い方にあるいは低い方に変化する。同調回路２ではこの制御電圧の変化に応じて同調周波数が変化し、発振器５の出力周波数と一致したときにローパスフィルタ７ｃの出力電圧の変化も停止し、以後一定の同調周波数が維持される。
【００３１】
なお、本実施形態では、１段目のローパスフィルタ７ａの出力端がキャパシタ１１を介して抵抗１０の一方端（同調回路２に接続された側）に接続されており、最終段のローパスフィルタ７ｃから同調回路２に印加される直流電圧に、１段目のローパスフィルタ７ａの出力である１ＭＨｚ以下の変化分が加算されている。１ＭＨｚ以下の変化分にはＦＭ変調された音声による変化分も含まれるため、厳密には、同調回路２の同調周波数は最後段のローパスフィルタ７ｃの出力電圧に応じて大まかに設定されているとともに、その中心周波数が音声信号に応じて微妙に変化していることになる。
【００３２】
このように、音声信号に応じて、しかも音声の周波数よりも高い周波数で同調の中心周波数を変化させることにより、同調回路２において充分な帯域を確保することなく、従来のＦＭ受信機の同調回路において充分な帯域を確保したと同等の同調動作を行わせることができる。すなわち、例えばスーパーヘテロダイン方式を用いた従来のＦＭ受信機では、同調周波数が固定であるため、ＦＭ変調分を考慮して同調周波数の近傍の周波数信号を同調回路によって選択する必要があった。これに対し、本実施形態の同調回路２は、周波数同調用の制御電圧に応じて同調周波数を変化させることができ、しかも音声信号の変化に追随させて同調の中心周波数を変化させているため、音声周波数がどのように変化してもその変化に追随して音声信号を抽出することができ、同調回路２としては帯域を広く確保する必要がない。
【００３３】
なお、１段目のローパスフィルタ７ａのカットオフ周波数（約１ＭＨｚ）を音声周波数の上限よりもかなり高めに設定してあるのは、同調回路２の同調周波数は帰還制御されているため正確に音声周波数に追随させることは困難であるが、このずれを最小限に抑えるためである。
【００３４】
また、２段目のローパスフィルタ７ｂの出力には、ＦＭ変調による周波数変化に対応する１００ｋＨｚ以下の電圧変化、すなわち音声信号が含まれる。したがって、この音声信号を増幅することにより所望の放送波の音声を得ることができる。
【００３５】
このローパスフィルタ７ｂから取り出される音声は、厳密には同調周波数に応じて振幅が変化する。例えば、ＦＭ放送を考えた場合であって、同調周波数が７０ＭＨｚから１００ＭＨｚに変化したときにローパスフィルタ７ｂの出力電圧の直流成分が約１Ｖ変化したとする。ＦＭ変調信号は３８ｋＨｚの帯域を有しているため、同調周波数が７０ＭＨｚと１００ＭＨｚのときでは、同じ周波数の音声を取り出す場合であっても最大で約１ｍＶ音声信号の振幅が変化することになる。このように同調周波数の違いによる振幅の変化はわずかであり、安定した出力振幅を有する音声信号を取り出すことができる。上述したローパスフィルタ７ｃが請求項１の第１のローパスフィルタに対応する。また、ローパスフィルタ７ｂが請求項１の第２のローパスフィルタに対応する。
【００３６】
低周波増幅回路８は、２段目のローパスフィルタ７ｂから出力される音声信号に対して電圧増幅および電力増幅を行って、スピーカ９から受信音声を出力する。なお、受信音声をスピーカ９から出力する代わりに、イヤホン等のレシーバから出力してもよい。
【００３７】
図４は、上述した同調回路２の詳細構成を示す回路図である。同図に示す同調回路２は、入力端子３４を介して高周波増幅回路１の出力が一方端に入力される抵抗２２と、直列に接続された２つのインバータ回路２４および２６と、後段のインバータ回路２６の入出力端のそれぞれにソースあるいはドレインが接続されて可変抵抗として機能するＦＥＴ２８と、インバータ回路２４および２６の各入出力端子に接続された分布定数型のＬＣ素子３０と、インバータ回路２４の出力端とＬＣ素子３０との間に挿入された直流電流阻止用のキャパシタ３２とを含んで構成されている。
【００３８】
後段のインバータ回路２６の出力端が同調回路２の出力端子３６に接続されており、インバータ回路２６から出力される信号が出力端子３６を介して後段のＡＧＣ回路３および位相比較器４の一方の入力端Ａにそれぞれ入力される。また、ＦＥＴ２８のゲートが振幅制御端子４０に接続されており、ＡＧＣ回路３の出力電圧がこの振幅制御端子４０を介してＦＥＴ２８のゲートに印加される。
【００３９】
また、ＬＣ素子３０は複数の入出力端子を有しており、この中の１つが同調制御端子３８に接続されている。この同調制御端子３８には、図１に示した抵抗１０およびキャパシタ１１の各一方端が接続されており、この同調制御端子３８に印加される周波数同調用の制御電圧の高低に応じてＬＣ素子３０が有する素子定数が変化して同調回路２の同調周波数が変化するようになっている。
【００４０】
インバータ回路２４、２６のそれぞれは、通常はデジタル信号が入力され、この入力信号の論理を反転して出力するものであるが、本実施形態ではアナログ素子として使用している。例えば、一般に市販されているＣＭＯＳの４０００シリーズ等のインバータ回路が用いられる。
【００４１】
ＬＣ素子３０は、２本のインダクタ導体を含んでおり、これら２本のインダクタ導体間にｐｎ接合層による分布定数的なキャパシタが形成された複合素子である。一方のインダクタ導体の両端近傍のそれぞれには第１あるいは第２の入出力端子が接続されており、これら２つの入出力端子が前段のインバータ回路２４の入出力端にそれぞれ接続されている。また、他方のインダクタ導体の一方端近傍には第３の入出力端子が接続されており、この第３の入出力端子がキャパシタ３２を介して後段のインバータ回路２６の出力端に接続されている。なお、この第３の入出力端子が図４に示す同調制御端子３８に接続されている。
【００４２】
このような構成を有する同調回路２は、抵抗２２の一方端に交流信号が入力されると、その中から所定の周波数近傍の信号のみを選択して後段のインバータ回路２６から出力する。したがって、高周波増幅回路１から出力される信号の中から所望の放送波に対応する周波数を有する信号のみを選択することができる。
【００４３】
本出願人は、図４に示す抵抗２２の抵抗値とＦＥＴ２８による可変抵抗の抵抗値をともに無限大にした回路を実際に製作して電源を投入した場合に、この回路が正弦波発振器として動作することを確かめている。そして、その発振周波数は、ＬＣ素子３０のインダクタ導体が有するインダクタンスと２つのインダクタ導体間に分布定数的に形成されるキャパシタの静電容量によって決定され、これらの値を変えると発振周波数も変化することを確かめている。
【００４４】
また、この正弦波発振器において、後段のインバータ回路２６に並列に可変抵抗を接続し、この抵抗値を小さくしていくと、発振出力の振幅が次第に小さくなっていってある値以下では発振が停止する。
【００４５】
図５は、後段のインバータ回路２６に並列接続された可変抵抗の抵抗値Ｒ２と発振出力の振幅との関係を示す図である。同図に示すように、上述した正弦波発振器は抵抗値Ｒ２がＡより小さいときに発振が停止し、ＡからＢの間では抵抗値の変化に応じて振幅も変化し、Ｂ以上では出力振幅がほぼ飽和する。
【００４６】
（同調回路の使用例１）
まず、図４に示す本実施形態の同調回路２において、後段のインバータ回路２６に並列接続されたＦＥＴ２８のソース・ドレイン間のチャネル抵抗の抵抗値Ｒ２を図５に示すＡより若干小さな値ａに設定するとともに、インバータ回路２４の入力側に接続された抵抗２２の抵抗値を所定の値（有限の値）に設定した場合を考える。このように各抵抗の抵抗値を設定することにより、本実施形態の同調回路２は、入力端子３４に入力される高周波増幅回路１の出力の中から、上述した正弦波発振器の発振周波数近傍の信号のみを引き込んで出力するため、発振周波数近傍の信号のみを通過させるフィルタとして動作する。
【００４７】
図６は、このように各抵抗値を設定した本実施形態の同調回路２の周波数特性を示す図である。同図において、横軸は入力信号の周波数を、縦軸はゲインすなわち入出力信号間の信号振幅の比をｄＢ単位で表したものである。
【００４８】
同図に示すように、ある周波数近傍の信号のみが通過し、その中心周波数においては入力信号とほぼ振幅が等しい出力信号が出力され、それ以外の周波数では入力信号が減衰する。
【００４９】
また、インバータ回路２４の前段に設けられた抵抗２２の抵抗値Ｒ１を変えることにより、同調回路２のＱ、すなわち信号の通過帯域幅を変えることができる。図６に示すように、抵抗２２の抵抗値Ｒ１が大きいときには上述した正弦波発振器の発振周波数近傍の極狭い周波数の信号のみを引き込むためＱが大きく通過帯域幅が狭くなる。これに対し、抵抗２２の抵抗値Ｒ１を小さくすると比較的広い範囲の信号を引き込むためＱが小さく通過帯域幅が広くなる。但し、本実施形態の同調回路２では通過帯域幅を広くする必要はないため、抵抗２２の抵抗値Ｒ１をどの程度に設定するかは高周波増幅回路１から出力されるＦＭ波の振幅等に応じて設定する。
【００５０】
（同調回路の使用例２）
ところで、上述した説明ではインバータ回路２６に並列に接続されたＦＥＴ２８のチャネル抵抗の抵抗値Ｒ２を、図５に示すＡより若干小さいａに設定したが、Ａ以上に設定してもよい。図５に示すＡからＢの間のｂに設定した場合とは交流信号が入力されない状態で正弦波発振が行われる状態であり、このような状態において交流信号を入力した場合であっても発振周波数近傍の信号のみが引き込まれて、この周波数近傍の信号のみが通過することが確かめられている。
【００５１】
図７は、交流信号が入力されない状態で発振するように抵抗値Ｒ２が設定された同調回路の周波数特性を示す図である。同図において、横軸は入力信号の周波数を、縦軸はゲインすなわち入出力信号間の信号振幅の比をｄＢ単位で表したものである。
【００５２】
同図に示す周波数特性は、基本的には図６に示した周波数特性に類似しており、同調回路２に入力された交流信号の中からある周波数近傍の信号のみが通過し、それ以外の周波数では入力信号が減衰する。
【００５３】
また、通過帯域の中心周波数近傍ではゲインが０より大きくなって、入力信号が増幅される現象が確かめられている。したがって、入力信号がない状態で正弦波発振を行うようにして同調回路２を使用した場合には、発振周波数近傍の信号のみを通過させるとともに信号の増幅を行う同調増幅器として動作させることができる。
【００５４】
以上に示した同調回路２の２つの使用例は、ＦＥＴ２８のソース・ドレイン間の抵抗値Ｒ２をある値に設定した場合に、同調回路２がどのような同調特性を有するかを表したものであるが、実際の同調回路２にはＡＧＣ回路３が接続されているため、同調回路２の出力振幅の大小に応じて抵抗値Ｒ２が変化する。
【００５５】
例えば、７９．５ＭＨｚと８０．０ＭＨｚの放送波が存在し、その間の周波数には放送波が存在しない場合を考える。７９．５ＭＨｚと８０．０ＭＨｚの間の放送波が存在しない周波数においては、図４に示す入力端子３４に入力される信号がないにもかかわらず出力端子３６から一定振幅の信号を出力するようにＡＧＣ回路３によって制御が行われるため、ＦＥＴ２８のソース・ドレイン間の抵抗値Ｒ２が高い方、すなわち図５に示すａからｂに向かって変化する。この状態では、同調回路２は入力がない状態で自己発振している。
【００５６】
自己発振している状態から同調周波数を７９．５ＭＨｚあるいは８０．０ＭＨｚに変えたとする。自己発振している状態で入力端子２４に７９．５ＭＨｚあるいは８０．０ＭＨｚの放送波が入力されると、入力が増えた分出力振幅も大きくなるため、ＡＧＣ回路３による制御によってＦＥＴ２８のソース・ドレイン間の抵抗値Ｒ２がｂからａに向かって低い方に変化する。
【００５７】
このように、放送波がない場合であっても同調回路２により自己発振が行われるため、従来のＦＭ受信機のように放送波間の搬送波がない状態で雑音が発生するという現象がなく、この雑音を消すために用いるスケルチ回路やミューティング回路が不要となる。
【００５８】
また、実際に商品名「フィルマック」（新潟精密株式会社製）を分布定数型のＬＣ素子３０として用いるとともに、ＣＭＯＳの４０００シリーズのインバータ回路２４、２６を用いて図４の回路を構成して実験したところ、通過域の周波数が３０ＭＨｚ程度の同調回路２を実現できることが確かめられている。この周波数は、ＣＭＯＳの４０００シリーズのインバータ回路２４、２６をデジタル回路として使用する場合の動作周波数をはるかに越えている。すなわち、同調周波数を８０ＭＨｚ前後という高周波に設定した場合でも、一般に汎用されている安価なＣＭＯＳインバータを用いて同調回路２を構成することができ、同調回路２あるいは同調回路２を含むＦＭ受信機のほとんどの構成部品を安価な半導体製造プロセスで製造することができる。
【００５９】
（ＬＣ素子の具体例）
次に、同調回路２に含まれるＬＣ素子３０の具体例を詳細に説明する。図８は、半導体基板上に形成されたＬＣ素子の平面図である。また、図９は図８に示したＡ−Ａ線拡大断面図である。
【００６０】
これらの図に示すＬＣ素子３０は、半導体基板であるｐ型シリコン基板（ｐ−Ｓｉ基板）２００の表面付近に形成された渦巻き形状のｎ⁺ 領域２０２と、さらにその一部に形成された渦巻き形状のｐ⁺ 領域２０４とを含んでおり、これらのｎ⁺ 領域２０２とｐ⁺ 領域２０４とによってｐｎ接合層２０６が形成されている。また、ｐ−Ｓｉ基板２００とｎ⁺ 領域２０２との間には逆バイアス電圧が印加されており、周回して隣接するｎ⁺ 領域２０２同士の間においてｐ−Ｓｉ基板２００がアイソレーション領域として機能している。
【００６１】
また、本実施形態のＬＣ素子３０は、上述したｎ⁺ 領域２０２の表面であって、このｎ⁺ 領域２０２に沿った位置に渦巻き形状の第１の電極２１０が形成されている。同様に、ｐ⁺ 領域２０４の表面であって、ｐ⁺ 領域２０４に沿った位置に渦巻き形状の第２の電極２１２が形成されている。また、第１の電極２１０の両端および第２の電極２１２の一方端（例えば外周側）には、３つの入出力電極２１４、２１６、２１８がそれぞれ接続されている。なお、３つの入出力電極２１４、２１６、２１８の取付けは、図８に示すように薄いｎ⁺ 領域２０２あるいはｐ⁺ 領域２０４を傷つけないように能動領域の外側で行われる。
【００６２】
このような構造を有するＬＣ素子３０は、渦巻き形状を有している第１および第２の電極２１０、２１２のそれぞれがインダクタ導体として機能する。また、第１および第２の電極２１０、２１２のそれぞれに電気的に接続されたｐｎ接合層２０６が逆バイアスの状態で使用されると渦巻き形状のキャパシタとして機能する。したがって、第１および第２の電極２１０、２１２により形成されるインダクタとｐｎ接合層２０６によって形成されるキャパシタとが分布定数的に存在する複合素子が形成される。
【００６３】
なお、ｐ−Ｓｉ基板２００には、上述した構造を有するＬＣ素子３０の他に、図４に示したインバータ回路２４等の他の構成部品が一体形成されており、同調回路２の全体が１チップ上に集積化されている。
【００６４】
図１０は、図８および図９に構造を示したＬＣ素子の等価回路を示す図である。同図（Ａ）に示すように、第１の電極２１０がインダクタンスＬ１を有するインダクタとして機能し、第２の電極２１２がインダクタンスＬ２を有するインダクタとして機能する。また、これら第１および第２の電極２１０、２１２の間には渦巻き形状の周回方向に沿ってｐｎ接合層２０６が形成されており、このｐｎ接合層２０６を逆バイアスで使用することにより、静電容量Ｃを有する分布定数的なキャパシタが形成されている。なお、図４に示した回路に含まれるＬＣ素子３０は、図１０（Ａ）に示した等価回路を簡略化したものであり、実質的に同じものを表している。
【００６５】
図１０（Ｂ）は、ＬＣ素子３０に含まれるｐｎ接合層２０６に逆バイアス電圧を印加するための構成を示す。第１の電極２１４の両端にはインバータ回路２４の入力端あるいは出力端が接続されているが、例えばこのインバータ回路２４をＣＭＯＳインバータとすると、電源電圧Ｖccの半分の電圧Ｖcc／２がインバータ回路２４の入力端あるいは出力端の平均電圧レベルとなって直流的に一定するため、入出力電極２１８に接続された周波数設定用の制御端子３８の電位のみを変化させることにより、ｐｎ接合層２０６の逆バイアスを相対的に変化させることができる。
【００６６】
このように、図８に示すｐｎ接合層２０６のｎ⁺ 領域２０２とｐ⁺ 領域２０４との間に印加する逆バイアス電圧を変更可能なＬＣ素子３０を用いて図４に示す同調回路２を構成することにより、同調周波数をある範囲で任意に変更することができる。例えば、一般の可変容量ダイオードでは逆バイアス電圧を可変することにより静電容量を５０％程度変えることができるため、図８に構造を示すＬＣ素子３０を用いることにより、通過域の周波数を少なくとも数十％程度可変できることがわかる。したがって、同調回路２の出力周波数を８０ＭＨｚ前後に設定した場合には、十数ＭＨｚから数十ＭＨｚの範囲で同調周波数を可変することができ、全てのＦＭ放送を受信できる同調回路２を容易に実現することができる。
【００６７】
図１１は、図８等に示したＬＣ素子３０の製造工程の一例を示す図である。図８のＢ−Ｂ線拡大断面の各製造工程毎の状態が示されている。
【００６８】
（１）エピタキシャル層の成長：
まず最初に、ｐ−Ｓｉ基板２００（ウエハ）表面の酸化膜を除去した後に、ｐ−Ｓｉ基板２００の表面全体にｎ⁺ 型エピタキシャル層２２６を成長させる（図１１（Ａ））。
【００６９】
（２）アイソレーション領域の形成：
次に、図８に示したｎ⁺ 領域２０２およびｐ⁺ 領域２０４を除く領域をアイソレーション領域とするために、ｐ型不純物の拡散あるいはイオン注入を行う。
【００７０】
具体的には、まずエピタキシャル層２２６の表面を熱酸化して酸化膜２２８を形成する。そして、フォトリソグラフィによってｐ領域を形成すべき位置の酸化膜２２８を除去した後に、ｐ型不純物を熱拡散あるいはイオン注入により選択的に添加することにより、ｐ領域が選択的に形成される。このようにして形成されたｐ領域は、ｐ−Ｓｉ基板２００の一部となってアイソレーション領域を形成する（同図（Ｂ））。
【００７１】
このようにしてアイソレーション領域の形成が行われた結果、残されたエピタキシャル層２２６によって渦巻き形状のｎ⁺ 領域２０２が形成される。
【００７２】
（３）ｐｎ接合層の形成：
次に、渦巻き形状に形成されたｎ⁺ 領域２０２の一部にｐ型不純物を熱拡散あるいはイオン注入により導入することにより、渦巻き形状のｐ⁺ 領域２０４を形成する（同図（Ｃ））。
【００７３】
具体的には、まずｎ⁺ 領域２０２を含むｐ−Ｓｉ基板２００の表面を熱酸化して酸化膜２３０を形成する。そして、フォトリソグラフィによってｐ⁺ 領域２０４を形成すべき位置の酸化膜２３０を除去した後に、ｐ型不純物を熱拡散あるいはイオン注入により選択的に添加することにより、ｐ⁺ 領域２０４が選択的に形成される。
【００７４】
このｐ⁺ 領域２０４は、先に形成されたｎ⁺ 領域２０２中に形成する必要があるため、既に導入されているｎ型不純物の量以上のｐ型不純物を添加することにより、ｐ⁺ 領域２０４が形成される。
【００７５】
このようにして、ｎ⁺ 領域２０２とｐ⁺ 領域２０４とからなる渦巻き形状のｐｎ接合層２０６が形成される。
【００７６】
（４）スパイラル電極の形成：
次に、熱酸化により表面に酸化膜２３２を形成した後にフォトリソグラフィによってｎ⁺ 領域２０２とｐ⁺ 領域２０４のそれぞれの表面に渦巻き形状の孔あけを行い、その後この渦巻き形状に孔あけされた部分に、例えばアルミニウムを蒸着することにより第１および第２の電極２１０、２１２を形成する（同図（Ｄ））。また、その後３つの入出力電極２１４、２１６、２１８のそれぞれをアルミニウムの蒸着により形成する。
【００７７】
上述したＬＣ素子３０を製造する工程は、基本的には通常のバイポーラトランジスタあるいはダイオードを製造する工程と類似しており、ｐｎ接合層２０６やその間のアイソレーション領域の形状等が異なるものである。したがって、一般のバイポーラトランジスタを製造する工程においてフォトマスクの形状を変更することにより対応することができ、製造が容易であるとともに小型化にも適している。
【００７８】
また、上述したＬＣ素子３０の製造工程においては、最初にエピタキシャル成長によりｎ⁺ 領域を表面全体に形成した後にアイソレーションを行う場合を例にとり説明したが、ｐ−Ｓｉ基板２００の表面に酸化膜を形成した後にフォトリソグラフィにより渦巻き形状のｎ⁺ 領域２０２に対応する孔あけを行い、この部分に熱拡散あるいはイオン注入によりｎ型不純物を導入することによりｎ⁺ 領域２０２を形成した後に、同様の方法により直接的にｐ⁺ 領域２０４を形成してもよい。また、ｐｎ接合層を形成する方法については、その他の一般的な半導体製造技術を用いることができる。
【００７９】
このように、本実施形態のＦＭ受信機は、同調回路２内のＬＣ素子３０のｐｎ接合層２０６に印加する逆バイアス電圧を可変することにより、同調周波数を連続的に変化させることができる。したがって、従来必要不可欠であったバリコンを省くことができ、ＦＭ受信機全体の回路規模を大幅に小型化することができる。
【００８０】
また、従来のように多連バリコンやこれらに対応する複数のバリキャップを使用していないため、連動誤差等がなく、設計時や製造時にこれらを考慮する必要がない。
【００８１】
また、本実施形態のＦＭ受信機は、同調回路２をインバータ回路やＬＣ素子等の半導体基板上に形成可能な部品によって形成しているため、スピーカ９を除くＦＭ受信機のほとんどの部品を半導体基板上に一体形成して１チップ化することができ、ＦＭ受信機全体の小型化および低コスト化を図ることができる。
【００８２】
（第２の実施形態）
上述した第１の実施形態のＦＭ受信機は、制御電圧によって同調周波数を変更可能な同調回路２を含むＰＬＬ構成とし、そのループの一部から音声信号を取り出すようにしたが、同調回路２の出力を取り出した後に別個にＦＭ検波を行うようにしてもよい。
【００８３】
図１２は、第２の実施形態のＦＭ受信機の構成を示す図である。同図に示す本実施形態のＦＭ受信機は、高周波増幅回路１、同調回路２、ＡＧＣ回路３、位相比較器（ＰＤ）４、発振器（ＯＳＣ）５、チャージポンプ（ＣＰ）６、ローパスフィルタ（ＬＰＦ）７ａ、７ｃ、高周波増幅回路１３、ＦＭ検波回路１４、低周波増幅回路８、スピーカ９を含んで構成されている。上述したローパスフィルタ７ｃが請求項４の第１のローパスフィルタに対応する。
【００８４】
本実施形態のＦＭ受信機は、図１に示した第１の実施形態のＦＭ受信機に対して、２段目のローパスフィルタ７ｂを省略するとともに、同調回路２の後段に高周波増幅回路１３とＦＭ検波回路１４を設け、ＦＭ検波回路１４から出力される音声信号を低周波増幅回路８を介してスピーカ９から出力している点が異なっている。したがって、同調動作そのものは第１の実施形態のＦＭ受信機と同じであり、以下では第１の実施形態のＦＭ受信機と異なる点に着目して説明する。
【００８５】
本実施形態のＦＭ受信機は、同調回路２の後段に高周波増幅回路１３を設けることにより、同調回路２の前後で２段の高周波増幅を行っている。したがって、前段の高周波増幅ではある程度増幅度を抑えることができ、全体として良好なＳＮ比を実現することができる。
【００８６】
また、２段目の高周波増幅を行った後に行うＦＭ検波は、回路の集積化に適した種々の方式を適用することができる。例えば、ＰＬＬ検波方式、パルスカウント検波方式、クォドラチュア検波方式、ＡＮＤゲートによる検波方式等が知られている。
【００８７】
図１３は、ＰＬＬ検波方式を適用した場合のＦＭ検波回路１４の構成を示す図である。同図に示すＦＭ検波回路１４は、電圧制御型発振器（ＶＣＯ）、位相比較器（ＰＤ）、チャージポンプ（ＣＰ）、ローパスフィルタ（ＬＰＦ）を含んでＰＬＬ構成を有している。
【００８８】
通常のＰＬＬは、位相比較器の一方の入力端には発振器からの基準信号が入力されるが、このＦＭ検波回路１４では位相比較器の一方の入力端に同調回路２の出力信号が入力されている。同調回路２の出力信号はＦＭ変調がかかった信号であるため音声信号に対応して周波数がわずかに変化しているため、ローパスフィルタから電圧制御型発振器に印加される制御電圧も音声信号に対応して変化する。したがって、このローパスフィルタの出力を音声信号として取り出すことができる。
【００８９】
ＦＭ検波回路１４から出力される音声信号は、第１の実施形態のＦＭ受信機と同様に、低周波増幅回路８によって電圧増幅および電力増幅が行われ、スピーカ９から出力される。
【００９０】
なお、本発明は上記の実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００９１】
例えば、上述した各実施形態では、高周波増幅回路１から出力される信号を同調回路２に直接入力していたが、同調回路２の前段で周波数変換を行うようにしてもよい。
【００９２】
図１４は、図１に示したＦＭ受信機に、発振周波数が固定の局部発振回路（ＬＯＣ）１５と、高周波増幅回路１から出力されるＦＭ波と局部発振回路１５から出力される正弦波信号とを混合する混合回路１６を追加した構成を示す図である。また、図１５は、図１２に示したＦＭ受信機に、発振周波数が固定の局部発振回路（ＬＯＣ）１５と、高周波増幅回路１から出力されるＦＭ波と局部発振回路１５から出力される正弦波信号とを混合する混合回路１６を追加した構成を示す図である。
【００９３】
混合回路１６は、入力された２つの正弦波信号を混合して、それらの和信号あるいは差信号を出力する。例えば、受信するＦＭ波としてＦＭ放送（７６〜９０ＭＨｚ）を考え、局部発振器１５の発振周波数を５０ＭＨｚに設定してその差信号を得るものとすると、混合回路１６から出力される信号の周波数は２６〜４０ＭＨｚの範囲となって容易に同調周波数の低周波化を図ることができる。反対に、混合回路１６によって和信号を得る場合には、容易に同調周波数の高周波化を図ることができる。
【００９４】
このように、局部発振回路１５と混合回路１６を追加することにより、同調周波数を任意に変えることができる。したがって、同調回路２やその他の構成回路に用いる素子の動作範囲等を考慮して最適な同調周波数を設定することができ、設計に自由度を持たせることができる。
【００９５】
また、上述した各実施形態では、カットオフ周波数が１ＭＨｚ近傍のローパスフィルタ７ａの出力をキャパシタ１１を介して同調回路２に帰還させているが、このローパスフィルタ７ａおよびキャパシタ１１を省略するようにしてもよい。但し、この場合には音声信号に応じて同調回路２の同調周波数が変化しなくなるため、同調回路２の同調特性にある程度の帯域が必要となる。したがって、図４に示した抵抗２２の抵抗値Ｒ１を、ある程度帯域を確保するとともに隣接した放送波を充分に分離できるように考慮して設定する必要がある。
【００９６】
また、上述した各実施形態において、ＦＭ受信機に含まれる同調回路２は、２つのインバータ回路２４、２６を用いて構成したが、これらのインバータ回路はアナログ素子として使用していることから、少なくとも一方をソース接地回路等の反転増幅器で構成するようにしてもよい。
【００９７】
また、図８に示したＬＣ素子３０は、第１および第２の電極２１０、２１２のほぼ全長に対応するようにｐｎ接合層２０６を形成したが、図１６に示すように部分的に対応させたＬＣ素子３０ａに置き換えてもよい。
【００９８】
また、上述した本実施形態の同調回路２ではＦＥＴ２８を可変抵抗として使用したが、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して可変抵抗を構成し、各ＦＥＴのゲート電圧を変えるようにしてもよい。ゲート電圧の大きさを変えることにより抵抗値を可変することができる点は図４に示したＦＥＴ２８の場合と同様であるが、このように２つのＦＥＴを組み合わせて可変抵抗を構成することによりＦＥＴの非線形領域の改善を行うことができるため、同調回路２の出力信号の歪みをより少なくすることができる。
【００９９】
また、上述した各実施形態では、必要に応じてＦＭ波として放送波を例示して説明を行ったが、他の周波数領域を使用するＦＭ波あるいは音声信号以外のＦＭ変調信号を用いたＦＭ波を受信するＦＭ受信機、例えば携帯用電話や文字放送の受信機等についても適用することができる。
【０１００】
また、上述したＬＣ素子３０の説明では、ｐ−Ｓｉ基板２００とｐｎ接合層２０６との間に生じる浮遊容量を無視したが、実際に図４に示した各構成部品を半導体基板上に形成するとこの浮遊容量の影響を無視することができない。この点は、シミュレーションによっても確かめられており、図６に示した特性よりもかなり変化がなだらかな特性となる。また、浮遊容量があるためｐｎ接合層２０６の静電容量を可変した際の同調周波数の変化の度合いも少なくなり、実用的でない。浮遊容量が発生するとこのような数々の不都合が生じるため、不要容量の発生自体を回避できれば都合がよい。
【０１０１】
図１７は、浮遊容量の発生を抑えたＬＣ素子３０ｂの平面図である。また、図１８は図１７に示したＣ−Ｃ線拡大断面図である。
【０１０２】
これらの図に示すＬＣ素子３０ｂは、図８に示したＬＣ素子３０に対して、ｐｎ接合層２０６をｎ−Ｓｉ基板３００の一部に形成したｐウェル３０２の表面近傍に形成した点が異なっている。また、このｐウェル３０２には、所定の電圧を印加するために電極３１０が設けられている。
【０１０３】
このような構成を有するＬＣ素子３０ｂにおいて、ｐｎ接合層２０６に逆バイアス電圧を印加する際に、ｐウェル３０２の電位とこのｐウェル３０２と接するｎ⁺ 領域２０２の電位とがほぼ同じになるように、電極３１０に対して所定の電圧を印加する。このようにしてｐウェル３０２とｎ⁺ 領域２０２の電位がほぼ同じになれば、これらが隣接する境界近傍での浮遊容量の発生を抑えることができる。同様に、図１９は浮遊容量の発生を抑えたＬＣ素子３０ｃの平面図であり、図１６に示したＬＣ素子３０ａに対応する構成が示されている。
【０１０４】
【発明の効果】
上述したように本発明によれば、第１の制御電圧に応じて同調周波数が設定可能な同調回路を用い、この同調回路を一般のＰＬＬ構成内の電圧制御型発振器の代わりに使用することにより、同調周波数を一定に保つとともに直接音声信号を取り出すことができる。また、同調回路の後段にＦＭ検波回路を別個に備えた場合には、同調回路の前後で高周波増幅を行うこともでき、この場合には良好なＳＮ比を実現することができる。
【０１０５】
特に、上述した同調回路は、半導体基板上に形成された分布定数型のＬＣ素子と２つのインバータ回路あるいは反転増幅器とを含む単純な回路構成により実現でき、同調回路以外の回路とともにＦＭ受信機のほとんどの部品を半導体基板上に一体形成することが可能となる。さらに具体的には、上述したＬＣ素子は渦巻き形状を有する２本のインダクタ導体とこれらのインダクタ導体に沿った渦巻き形状を有するｐｎ接合層とを有しており、インダクタ導体間にｐｎ接合層による分布定数的なキャパシタが形成されている。このｐｎ接合層に印加する逆バイアス電圧を変えることにより、ＬＣ素子の素子定数が変化するため、同調回路の同調周波数も任意に変化させることができ、バリコンが不要となる。
【０１０６】
また、同調回路に含まれる第２の抵抗の抵抗値を変化させることにより、同調回路の出力振幅を変えることができ、簡単な構成で利得制御を行うことができる。上述した第２の抵抗はＦＥＴのチャネルを抵抗体として用いることにより実現でき、特に、ｐチャネルＦＥＴとｎチャネルＦＥＴとを並列接続して用いる場合にはＦＥＴの非線形特性を改善することができるため、歪みの少ない同調信号を得ることができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態のＦＭ受信機の構成を示す図である。
【図２】ＡＧＣ回路の具体例を示す図である。
【図３】基準周波数信号を発生する発振器の具体例を示す図である。
【図４】図１に示すＦＭ受信機に含まれる同調回路の回路図である。
【図５】２段目のインバータ回路に並列接続された可変抵抗の抵抗値と発振出力の信号振幅の関係を示す図である。
【図６】同調回路の周波数特性を示す図である。
【図７】同調回路の周波数特性を示す図である。
【図８】半導体基板上に形成したＬＣ素子の平面図である。
【図９】図８に示したＡ−Ａ線拡大断面図である。
【図１０】図８に示したＬＣ素子の等価回路を示す図である。
【図１１】ＬＣ素子の製造工程の一例を示す図である。
【図１２】第２の実施形態のＦＭ受信機の構成を示す図である。
【図１３】ＦＭ検波回路の具体例を示す図である。
【図１４】第１の実施形態のＦＭ受信機の変形例を示す図である。
【図１５】第２の実施形態のＦＭ受信機の変形例を示す図である。
【図１６】ＬＣ素子の変形例を示す図である。
【図１７】ＬＣ素子の他の変形例を示す図である。
【図１８】図１７に示したＣ−Ｃ線拡大断面図である。
【図１９】ＬＣ素子の他の変形例を示す図である。
【図２０】従来のＦＭ受信機の構成を示すブロック図である。
【符号の説明】
１ 高周波増幅回路
２ 同調回路
３ 自動利得制御（ＡＧＣ）回路
４ 位相比較器（ＰＤ）
５ 発振器（ＯＳＣ）
６ チャージポンプ（ＣＰ）
７ａ、７ｂ、７ｃ ローパスフィルタ（ＬＰＦ）
８ 低周波増幅回路
９ スピーカ
１２ アンテナ

Claims (17)

1. アンテナで受信したＦＭ波の中から第１の制御電圧に応じて設定された同調周波数近傍のものを選択する同調回路と、
   変更可能な基準周波数信号と前記同調回路の出力信号との周波数比較を行う位相比較器と、
   前記位相比較器による比較結果に応じた出力電圧を有するチャージポンプと、
   前記チャージポンプの出力から直流成分を取り出して前記第１の制御電圧として前記同調回路に印加する第１のローパスフィルタと、
   カットオフ周波数がＦＭ変調信号の周波数帯域以上であって前記チャージポンプの出力からＦＭ変調信号を分離する第２のローパスフィルタと、
   を備え、前記同調回路に入力されるＦＭ波の中から前記基準周波数信号と周波数が一致した信号を選択して、前記第２のローパスフィルタからＦＭ変調信号を得ることを特徴とするＦＭ受信機。
2. 請求項１において、
   前記同調回路は、
   第１の抵抗を介して交流信号が入力される第１のインバータ回路と、
   第２の抵抗が並列接続されており、前記第１のインバータ回路の出力側に接続された第２のインバータ回路と、
   半導体基板上に並行して形成された２本のインダクタ導体とこれら２本のインダクタ導体の間に分布定数的に形成されたｐｎ接合層によるキャパシタとを有しており、前記２本のインダクタ導体のいずれか一方を介して前記第１のインバータ回路の出力を入力側に帰還させるとともに、前記２本のインダクタ導体のいずれか他方の一部が前記第２のインバータ回路の出力側に接続されたＬＣ素子と、
   を備え、前記第１の抵抗に入力された信号から所定の周波数近傍の信号を通過させて前記第２のインバータ回路から出力するとともに、前記ｐｎ接合層に印加する逆バイアス電圧として前記第１の制御電圧を用いることにより前記第１の制御電圧に応じて同調周波数を変化させることを特徴とするＦＭ受信機。
3. 請求項１において、
   前記同調回路は、
   第１の抵抗を介して交流信号が入力される第１の反転増幅器と、
   第２の抵抗が並列接続されており、前記第１の反転増幅器の出力側に接続された第２の反転増幅器と、
   半導体基板上に並行して形成された２本のインダクタ導体とこれら２本のインダクタ導体の間に分布定数的に形成されたｐｎ接合層によるキャパシタとを有しており、前記２本のインダクタ導体のいずれか一方を介して前記第１の反転増幅器の出力を入力側に帰還させるとともに、前記２本のインダクタ導体のいずれか他方の一部が前記第２の反転増幅器の出力側に接続されたＬＣ素子と、
   を備え、前記第１の抵抗に入力された信号から所定の周波数近傍の信号を通過させて前記第２の反転増幅器から出力するとともに、前記ｐｎ接合層に印加する逆バイアス電圧として前記第１の制御電圧を用いることにより前記第１の制御電圧に応じて同調周波数を変化させることを特徴とするＦＭ受信機。
4. アンテナで受信したＦＭ波の中から第１の制御電圧に応じて設定された同調周波数近傍のものを選択する同調回路と、
   変更可能な基準周波数信号と前記同調回路の出力信号との周波数比較を行う位相比較器と、
   前記位相比較器による比較結果に応じた出力電圧を有するチャージポンプと、
   前記チャージポンプの出力から直流成分を取り出して前記第１の制御電圧として前記同調回路に印加する第１のローパスフィルタと、
   前記同調回路の出力信号からＦＭ変調信号を取り出すＦＭ検波回路と、
   を備え、前記同調回路に入力されるＦＭ波の中から前記基準周波数信号と周波数が一致した信号を選択して、前記ＦＭ検波回路から音声出力を得ることを特徴とするＦＭ受信機。
5. 請求項４において、
   前記同調回路は、
   第１の抵抗を介して交流信号が入力される第１のインバータ回路と、
   第２の抵抗が並列接続されており、前記第１のインバータ回路の出力側に接続された第２のインバータ回路と、
   半導体基板上に並行して形成された渦巻き形状の２本のインダクタ導体とこれら２本のインダクタ導体の間に分布定数的に形成されたｐｎ接合層によるキャパシタとを有しており、前記２本のインダクタ導体のいずれか一方を介して前記第１のインバータ回路の出力を入力側に帰還させるとともに、前記２本のインダクタ導体のいずれか他方の一部が前記第２のインバータ回路の出力側に接続されたＬＣ素子と、
   を備え、前記第１の抵抗に入力された信号から所定の周波数近傍の信号を通過させて前記第２のインバータ回路から出力するとともに、前記ｐｎ接合層に印加する逆バイアス電圧として前記第１の制御電圧を用いることにより前記第１の制御電圧に応じて同調周波数を変化させることを特徴とするＦＭ受信機。
6. 請求項４において、
   前記同調回路は、
   第１の抵抗を介して交流信号が入力される第１の反転増幅器と、
   第２の抵抗が並列接続されており、前記第１の反転増幅器の出力側に接続された第２の反転増幅器と、
   半導体基板上に並行して形成された渦巻き形状の２本のインダクタ導体とこれら２本のインダクタ導体の間に分布定数的に形成されたｐｎ接合層によるキャパシタとを有しており、前記２本のインダクタ導体のいずれか一方を介して前記第１の反転増幅器の出力を入力側に帰還させるとともに、前記２本のインダクタ導体のいずれか他方の一部が前記第２の反転増幅器の出力側に接続されたＬＣ素子と、
   を備え、前記第１の抵抗に入力された信号から所定の周波数近傍の信号を通過させて前記第２の反転増幅器から出力するとともに、前記ｐｎ接合層に印加する逆バイアス電圧として前記第１の制御電圧を用いることにより前記第１の制御電圧に応じて同調周波数を変化させることを特徴とするＦＭ受信機。
7. 請求項４〜６のいずれかにおいて、
   前記同調回路と前記ＦＭ検波回路の間に前記同調回路から出力される信号を増幅する高周波増幅回路をさらに備えることを特徴とするＦＭ受信機。
8. 請求項１〜７のいずれかにおいて、
   前記同調回路の前段に、前記アンテナで受信したＦＭ波を増幅する高周波増幅回路をさらに備えることを特徴とするＦＭ受信機。
9. 請求項１〜８のいずれかにおいて、
   固定周波数の正弦波を発生する発振器と、前記発振器の出力と前記アンテナで受信したＦＭ波を混合することによりこれらの差信号あるいは和信号を前記同調回路に入力する混合回路とをさらに備え、受信したＦＭ波に対して周波数変換を行うことを特徴とするＦＭ受信機。
10. 請求項１〜９のいずれかにおいて、
    前記同調回路の出力振幅に応じた第２の制御電圧を出力する利得制御回路をさらに備えており、前記第２の制御電圧に応じて前記同調回路に含まれる前記第２の抵抗の抵抗値を可変することにより前記同調回路の出力振幅を調整することを特徴とするＦＭ受信機。
11. 請求項１０において、
    前記第２の抵抗をＦＥＴのチャネルによって形成し、前記利得制御回路から印加される前記第２の制御電圧に応じて前記ＦＥＴのゲート電圧を変えてチャネル抵抗を変えることを特徴とするＦＭ受信機。
12. 請求項１０において、
    前記第２の抵抗をｐチャネル型のＦＥＴとｎチャネル型のＦＥＴとを並列接続することにより形成し、前記利得制御回路から印加される前記第２の制御電圧に応じて各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とするＦＭ受信機。
13. 請求項１〜１２のいずれかにおいて、
    前記チャージポンプの出力からＦＭ変調信号の周波数よりも高くＦＭ波の搬送波周波数よりも低い周波数を有する第３の制御電圧を取り出す第３のローパスフィルタをさらに備え、前記第１の制御電圧に前記第３の制御電圧を重畳させて前記同調回路に印加することを特徴とするＦＭ受信機。
14. 請求項１〜１３のいずれかにおいて、
    位相同期ループ内に分周比が任意に設定可能な可変分周器を有しており、この分周比を変えることにより所定のＦＭ波に対応する周波数の信号をステップ状に発生させる可変周波数発振器をさらに備え、この可変周波数発振器で発生する所定周波数の信号を前記基準周波数信号として前記位相比較器に入力することを特徴とするＦＭ受信機。
15. 請求項１〜１４のいずれかにおいて、
    前記ＬＣ素子は、
    前記半導体基板上でほぼ同心状に隣接して配置されており、前記２本のインダクタ導体として機能する渦巻き形状の２つの電極と、
    前記半導体基板の表面近傍であって前記２つの電極に沿った位置に形成され、
    前記２つの電極のいずれか一方にｐ領域が、他方にｎ領域が電気的に接続されており、逆バイアス電圧を印加することにより前記キャパシタとして機能する渦巻き形状のｐｎ接合層と、
    を備えることを特徴とするＦＭ受信機。
16. 請求項１〜１４のいずれかにおいて、
    前記ＬＣ素子は、
    前記半導体基板上に形成されたウェルと、
    前記ウェル上でほぼ同心状に隣接して配置されており、前記２本のインダクタ導体として機能する渦巻き形状の２つの電極と、
    前記ウェルの表面近傍であって前記２つの電極に沿った位置に形成され、前記２つの電極のいずれか一方にｐ領域が、他方にｎ領域が電気的に接続されており、逆バイアス電圧を印加することにより前記キャパシタとして機能する渦巻き形状のｐｎ接合層と、
    を備え、前記ウェルの電位と、前記ウェルに接する前記ｐ領域あるいは前記ｎ領域の電位とをほぼ同じにすることを特徴とするＦＭ受信機。
17. 請求項１〜１６のいずれかにおいて、
    前記半導体基板上に構成部品を一体形成したことを特徴とするＦＭ受信機。

Images