JPH09307468A - Ｆｍ受信機 - Google Patents
Ｆｍ受信機Info
- Publication number
- JPH09307468A JPH09307468A JP14352296A JP14352296A JPH09307468A JP H09307468 A JPH09307468 A JP H09307468A JP 14352296 A JP14352296 A JP 14352296A JP 14352296 A JP14352296 A JP 14352296A JP H09307468 A JPH09307468 A JP H09307468A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- output
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Semiconductor Integrated Circuits (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 バリコンが不要であって設計時や製造時の手
間を軽減することができ、しかも集積化に適したＦＭ受
信機を提供すること。 【解決手段】 このＦＭ受信機は、制御電圧に応じて同
調周波数が変更可能な同調回路２、ＡＧＣ回路３、位相
比較器４、チャージポンプ６、ローパスフィルタ７ａ、
７ｂ、７ｃを含んで構成されており、これらの回路の全
体が位相同期ループを形成している。位相比較器４の一
方端に発振器５からの基準周波数信号を入力すると、こ
の基準周波数信号の周波数と一致するように同調回路２
の同調周波数が制御される。また、ローパスフィルタ７
ｂのカットオフ周波数を１００ｋＨｚ程度に設定するこ
とにより、１００ｋＨｚ以下の信号、すなわち音声信号
を取り出すことができる。
間を軽減することができ、しかも集積化に適したＦＭ受
信機を提供すること。 【解決手段】 このＦＭ受信機は、制御電圧に応じて同
調周波数が変更可能な同調回路２、ＡＧＣ回路３、位相
比較器４、チャージポンプ６、ローパスフィルタ７ａ、
７ｂ、７ｃを含んで構成されており、これらの回路の全
体が位相同期ループを形成している。位相比較器４の一
方端に発振器５からの基準周波数信号を入力すると、こ
の基準周波数信号の周波数と一致するように同調回路２
の同調周波数が制御される。また、ローパスフィルタ７
ｂのカットオフ周波数を１００ｋＨｚ程度に設定するこ
とにより、１００ｋＨｚ以下の信号、すなわち音声信号
を取り出すことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＭ波を受信する
ＦＭ受信機に関する。
ＦＭ受信機に関する。
【０００２】
【従来の技術】図２０は、スーパーヘテロダイン方式の
ＦＭモノラル受信機の構成を示す図である。
ＦＭモノラル受信機の構成を示す図である。
【０００３】ＡＭ受信機と同様に、ＦＭ受信機もスーパ
ーヘテロダイン方式が用いられる。ＦＭ受信機の場合、
スーパーヘテロダイン方式を用いることで、１００ＭＨ
ｚに近い高い周波数の放送波を扱いやすい１／１０程度
の低い周波数（中間周波数）に変換するため、増幅・復
調処理が容易となる。
ーヘテロダイン方式が用いられる。ＦＭ受信機の場合、
スーパーヘテロダイン方式を用いることで、１００ＭＨ
ｚに近い高い周波数の放送波を扱いやすい１／１０程度
の低い周波数（中間周波数）に変換するため、増幅・復
調処理が容易となる。
【０００４】アンテナで受信された放送波は、高周波増
幅回路に入力され、次の周波数変換処理に必要なレベル
までに増幅される。入力回路および高周波増幅回路は、
バンドパスフィルタ特性となっており、希望波以外の信
号はここで適度に減衰される。
幅回路に入力され、次の周波数変換処理に必要なレベル
までに増幅される。入力回路および高周波増幅回路は、
バンドパスフィルタ特性となっており、希望波以外の信
号はここで適度に減衰される。
【０００５】周波数変換回路は混合回路と局部発振回路
からなり、希望波は局部発振回路からの信号と混合さ
れ、希望波の周波数と局部発振周波数との差の周波数が
ちょうど中間周波数となるように変換される。
からなり、希望波は局部発振回路からの信号と混合さ
れ、希望波の周波数と局部発振周波数との差の周波数が
ちょうど中間周波数となるように変換される。
【０００６】周波数変換回路で中間周波数に変換された
信号は、中間周波数増幅回路のバンドパスフィルターに
より、希望信号だけが選択分離されて増幅される。ＦＭ
信号は元来振幅が一定で周波数が変化する信号である
が、ＦＭ電波が受信アンテナに達する途中で、電気雑音
やマルチパスなどの影響で振幅が一定でなくなる。これ
をそのままＦＭ検波すると、検波出力に雑音成分が出て
音質を低下させるので、振幅制限回路を通して振幅一定
のＦＭ信号にしたのちＦＭ検波する。
信号は、中間周波数増幅回路のバンドパスフィルターに
より、希望信号だけが選択分離されて増幅される。ＦＭ
信号は元来振幅が一定で周波数が変化する信号である
が、ＦＭ電波が受信アンテナに達する途中で、電気雑音
やマルチパスなどの影響で振幅が一定でなくなる。これ
をそのままＦＭ検波すると、検波出力に雑音成分が出て
音質を低下させるので、振幅制限回路を通して振幅一定
のＦＭ信号にしたのちＦＭ検波する。
【０００７】モノラル放送を受信した場合、ＦＭ検波出
力には５０〜１５０００Ｈｚの音声信号が得られるが、
この信号は送信側のプリエンファシス回路で高域が強め
られているので、ディエンファシス回路で高域を減衰さ
せ平坦な周波数特性に補正する。
力には５０〜１５０００Ｈｚの音声信号が得られるが、
この信号は送信側のプリエンファシス回路で高域が強め
られているので、ディエンファシス回路で高域を減衰さ
せ平坦な周波数特性に補正する。
【０００８】ステレオ放送を受信した場合には、ＦＭ検
波出力に和信号（５０〜１５０００Ｈｚ）のほかに、２
３〜５３ｋＨｚのステレオ用副チャンネル信号および１
９ｋＨｚのパイロット信号が含まれるが、それらはディ
エンファシス回路を通ると減衰し、和信号だけが残りモ
ノラル再生が行われる（日本放送協会編「ＮＨＫラジオ
技術教科書」２３７〜２３９頁より引用）。
波出力に和信号（５０〜１５０００Ｈｚ）のほかに、２
３〜５３ｋＨｚのステレオ用副チャンネル信号および１
９ｋＨｚのパイロット信号が含まれるが、それらはディ
エンファシス回路を通ると減衰し、和信号だけが残りモ
ノラル再生が行われる（日本放送協会編「ＮＨＫラジオ
技術教科書」２３７〜２３９頁より引用）。
【０００９】
【発明が解決しようとする課題】ところで、上述したス
ーパーヘテロダイン方式を用いたＦＭ受信機において
は、選択度を向上させるためにアンテナで受信した高周
波信号を同調回路に入力して所定の同調処理を行ってお
り、この同調周波数を局部発振回路の発振周波数に連動
して変化させることにより１つの放送局の電波のみを選
択するようになっている。そのため、従来のＦＭ受信機
は機械式の多連バリコンを備えており、この多連バリコ
ンは受信周波数に応じて所定の静電容量を有するように
大きさが決まっていることから、ＦＭ受信機全体の小型
化や集積化が難しかった。また、最近では多連バリコン
の代わりに可変容量ダイオードを用いたＦＭ受信機も出
回っているが、複数の可変容量ダイオードを連動させる
必要があり、構成部品の特性のばらつき等を考慮した設
計が必要であった。
ーパーヘテロダイン方式を用いたＦＭ受信機において
は、選択度を向上させるためにアンテナで受信した高周
波信号を同調回路に入力して所定の同調処理を行ってお
り、この同調周波数を局部発振回路の発振周波数に連動
して変化させることにより１つの放送局の電波のみを選
択するようになっている。そのため、従来のＦＭ受信機
は機械式の多連バリコンを備えており、この多連バリコ
ンは受信周波数に応じて所定の静電容量を有するように
大きさが決まっていることから、ＦＭ受信機全体の小型
化や集積化が難しかった。また、最近では多連バリコン
の代わりに可変容量ダイオードを用いたＦＭ受信機も出
回っているが、複数の可変容量ダイオードを連動させる
必要があり、構成部品の特性のばらつき等を考慮した設
計が必要であった。
【００１０】また、従来のＦＭ受信機では、アンテナで
受信したＦＭ波と局部発振回路で発生した信号から中間
周波信号をつくっており、中間周波信号の歪みを少なく
するためには局部発振回路で発生する信号も歪みの少な
い正弦波信号としなければならなかった。そのため、局
部発振回路としてはＬＣ発振回路が用いられており、中
間周波増幅回路とともにコイルやトランス類が多用され
ており、集積化を行った場合であっても多くの外付け部
品が必要であって、ＦＭ受信機全体の集積化が難しかっ
た。
受信したＦＭ波と局部発振回路で発生した信号から中間
周波信号をつくっており、中間周波信号の歪みを少なく
するためには局部発振回路で発生する信号も歪みの少な
い正弦波信号としなければならなかった。そのため、局
部発振回路としてはＬＣ発振回路が用いられており、中
間周波増幅回路とともにコイルやトランス類が多用され
ており、集積化を行った場合であっても多くの外付け部
品が必要であって、ＦＭ受信機全体の集積化が難しかっ
た。
【００１１】本発明は、このような点に鑑みて創作され
たものであり、その目的はバリコンが不要であって設計
時や製造時の手間を軽減することができ、しかも集積化
に適したＦＭ受信機を提供することにある。
たものであり、その目的はバリコンが不要であって設計
時や製造時の手間を軽減することができ、しかも集積化
に適したＦＭ受信機を提供することにある。
【００１２】
【課題を解決するための手段】各請求項のＦＭ受信機
は、第１の制御電圧に応じて同調周波数が設定可能な同
調回路を用い、この同調回路を一般のＰＬＬ構成内の電
圧制御型発振器の代わりに使用することにより、同調周
波数を一定に保つとともに直接ＦＭ変調信号（例えば音
声信号）を取り出すことを可能としている。また、同調
回路の後段にＦＭ検波回路を別個に備えた場合には、同
調回路の前後で高周波増幅を行うこともでき、この場合
には良好なＳＮ比を実現することができる。
は、第１の制御電圧に応じて同調周波数が設定可能な同
調回路を用い、この同調回路を一般のＰＬＬ構成内の電
圧制御型発振器の代わりに使用することにより、同調周
波数を一定に保つとともに直接ＦＭ変調信号（例えば音
声信号）を取り出すことを可能としている。また、同調
回路の後段にＦＭ検波回路を別個に備えた場合には、同
調回路の前後で高周波増幅を行うこともでき、この場合
には良好なＳＮ比を実現することができる。
【００１３】特に、この同調回路は、半導体基板上に形
成された分布定数型のＬＣ素子と２つのインバータ回路
あるいは反転増幅器とを含む単純な回路構成により実現
でき、同調回路以外の回路とともにＦＭ受信機のほとん
どの部品を半導体基板上に一体形成することが可能とな
る。さらに具体的には、上述したＬＣ素子は渦巻き形状
を有する２本のインダクタ導体とこれらのインダクタ導
体に沿った渦巻き形状を有するｐｎ接合層とを有してお
り、インダクタ導体間にｐｎ接合層による分布定数的な
キャパシタが形成されている。このｐｎ接合層に印加す
る逆バイアス電圧を変えることにより、分布定数的に形
成されるキャパシタの静電容量、すなわちＬＣ素子の素
子定数が変化するため、ＬＣ素子の素子定数によって定
まる同調回路の同調周波数も任意に変化させることがで
き、バリコンが不要となる。
成された分布定数型のＬＣ素子と２つのインバータ回路
あるいは反転増幅器とを含む単純な回路構成により実現
でき、同調回路以外の回路とともにＦＭ受信機のほとん
どの部品を半導体基板上に一体形成することが可能とな
る。さらに具体的には、上述したＬＣ素子は渦巻き形状
を有する２本のインダクタ導体とこれらのインダクタ導
体に沿った渦巻き形状を有するｐｎ接合層とを有してお
り、インダクタ導体間にｐｎ接合層による分布定数的な
キャパシタが形成されている。このｐｎ接合層に印加す
る逆バイアス電圧を変えることにより、分布定数的に形
成されるキャパシタの静電容量、すなわちＬＣ素子の素
子定数が変化するため、ＬＣ素子の素子定数によって定
まる同調回路の同調周波数も任意に変化させることがで
き、バリコンが不要となる。
【００１４】また、同調回路に含まれる第２の抵抗の抵
抗値を変化させることにより、同調回路の出力振幅を変
えることができ、簡単な構成で利得制御を行うことがで
きる。上述した第２の抵抗はＦＥＴのチャネルを抵抗体
として用いることにより実現でき、特に、ｐチャネルＦ
ＥＴとｎチャネルＦＥＴとを並列接続して用いる場合に
はＦＥＴの非線形特性を改善することができるため、歪
みの少ない同調信号を得ることができる。
抗値を変化させることにより、同調回路の出力振幅を変
えることができ、簡単な構成で利得制御を行うことがで
きる。上述した第２の抵抗はＦＥＴのチャネルを抵抗体
として用いることにより実現でき、特に、ｐチャネルＦ
ＥＴとｎチャネルＦＥＴとを並列接続して用いる場合に
はＦＥＴの非線形特性を改善することができるため、歪
みの少ない同調信号を得ることができる。
【００１５】
【発明の実施の形態】以下、本発明を適用した一の実施
形態のＦＭ受信機について、図面を参照しながら具体的
に説明する。
形態のＦＭ受信機について、図面を参照しながら具体的
に説明する。
【００１６】（第１の実施形態）第１の実施形態のＦＭ
受信機は、制御電圧に応じて同調周波数が変更可能な同
調回路を含んでおり、この同調回路をＰＬＬ構成の電圧
制御型発振器に置き換えるとともに２、３の付加回路を
用いることにより、同調周波数の安定化とＦＭ検波を同
時に行うものである。
受信機は、制御電圧に応じて同調周波数が変更可能な同
調回路を含んでおり、この同調回路をＰＬＬ構成の電圧
制御型発振器に置き換えるとともに２、３の付加回路を
用いることにより、同調周波数の安定化とＦＭ検波を同
時に行うものである。
【００１７】図１は、本発明を適用した一の実施形態の
ＦＭ受信機の構成を示す図である。同図に示す本実施形
態のＦＭ受信機は、高周波増幅回路１、同調回路２、自
動利得制御（ＡＧＣ）回路３、位相比較器（ＰＤ）４、
発振器（ＯＳＣ）５、チャージポンプ（ＣＰ）６、ロー
パスフィルタ（ＬＰＦ）７ａ、７ｂ、７ｃ、低周波増幅
回路８、スピーカ９を含んで構成されている。
ＦＭ受信機の構成を示す図である。同図に示す本実施形
態のＦＭ受信機は、高周波増幅回路１、同調回路２、自
動利得制御（ＡＧＣ）回路３、位相比較器（ＰＤ）４、
発振器（ＯＳＣ）５、チャージポンプ（ＣＰ）６、ロー
パスフィルタ（ＬＰＦ）７ａ、７ｂ、７ｃ、低周波増幅
回路８、スピーカ９を含んで構成されている。
【００１８】高周波増幅回路１は、アンテナ１２によっ
て受信したＦＭ波に対して高周波増幅を行うものであ
り、ＳＮ比の改善や不要放射の軽減等を目的として設け
られている。ＦＭ波の送信局に近い場所でのみＦＭ受信
機を使用する場合、例えば館内放送を受信するような場
合等においては、この高周波増幅回路１を省略してアン
テナ１２で受信したＦＭ波を次段の同調回路２に直接入
力するようにしてもよい。
て受信したＦＭ波に対して高周波増幅を行うものであ
り、ＳＮ比の改善や不要放射の軽減等を目的として設け
られている。ＦＭ波の送信局に近い場所でのみＦＭ受信
機を使用する場合、例えば館内放送を受信するような場
合等においては、この高周波増幅回路１を省略してアン
テナ１２で受信したＦＭ波を次段の同調回路２に直接入
力するようにしてもよい。
【００１９】同調回路２は、印加される制御電圧に応じ
て同調周波数が設定される電圧制御型の回路であり、高
周波増幅回路１から入力されるＦＭ波の中から同調周波
数近傍のものだけを選択して出力する。この同調回路２
の詳細構成および動作については後述する。
て同調周波数が設定される電圧制御型の回路であり、高
周波増幅回路１から入力されるＦＭ波の中から同調周波
数近傍のものだけを選択して出力する。この同調回路２
の詳細構成および動作については後述する。
【００２０】ＡＧＣ回路３は、同調回路２から出力され
る同調後のＦＭ波の振幅を一定に制御するためのもので
あり、同調回路２の出力振幅に応じた制御電圧を同調回
路２に帰還入力する。具体的には、図２（Ａ）あるいは
（Ｂ）に示すように、同調回路２から出力されるＦＭ波
を半波整流してＦＭ波の振幅に応じた制御電圧を作り出
している。
る同調後のＦＭ波の振幅を一定に制御するためのもので
あり、同調回路２の出力振幅に応じた制御電圧を同調回
路２に帰還入力する。具体的には、図２（Ａ）あるいは
（Ｂ）に示すように、同調回路２から出力されるＦＭ波
を半波整流してＦＭ波の振幅に応じた制御電圧を作り出
している。
【００２１】位相比較器４は、２入力の位相および周波
数比較を行うものであり、一方の入力端Ａには同調回路
２から出力される所定周波数のＦＭ波が、他方の入力端
Ｂには発振器５から出力される所定周波数の信号がそれ
ぞれ入力されている。また、位相比較器４は、２つの出
力端ＸおよびＹを有している。
数比較を行うものであり、一方の入力端Ａには同調回路
２から出力される所定周波数のＦＭ波が、他方の入力端
Ｂには発振器５から出力される所定周波数の信号がそれ
ぞれ入力されている。また、位相比較器４は、２つの出
力端ＸおよびＹを有している。
【００２２】例えば、位相比較器４の２入力の周波数が
等しい場合には、この２つの出力端Ｘ、Ｙのそれぞれか
らは、入力信号に同期したパルス幅が等しいパルス出力
が交互に出力される。また、一方の入力端Ａに入力され
るＦＭ波の周波数の方が、他方の入力端Ｂに入力される
発振器５の出力周波数よりも高い場合には、２つの入力
端に入力される信号の周波数の差に応じて、一方の出力
端Ｘの出力のパルス幅が広くなり、他方の出力端Ｙの出
力のパルス幅が狭くなる。反対に、一方の入力端Ａに入
力されるＦＭ波の周波数の方が、他方の入力端Ｂに入力
される発振器５の出力周波数よりも低い場合には、２つ
の入力端に入力される信号の周波数の差に応じて、一方
の出力端Ｙの出力のパルス幅が広くなり、他方の出力端
Ｘの出力のパルス幅が狭くなる。
等しい場合には、この２つの出力端Ｘ、Ｙのそれぞれか
らは、入力信号に同期したパルス幅が等しいパルス出力
が交互に出力される。また、一方の入力端Ａに入力され
るＦＭ波の周波数の方が、他方の入力端Ｂに入力される
発振器５の出力周波数よりも高い場合には、２つの入力
端に入力される信号の周波数の差に応じて、一方の出力
端Ｘの出力のパルス幅が広くなり、他方の出力端Ｙの出
力のパルス幅が狭くなる。反対に、一方の入力端Ａに入
力されるＦＭ波の周波数の方が、他方の入力端Ｂに入力
される発振器５の出力周波数よりも低い場合には、２つ
の入力端に入力される信号の周波数の差に応じて、一方
の出力端Ｙの出力のパルス幅が広くなり、他方の出力端
Ｘの出力のパルス幅が狭くなる。
【００２３】発振器５は、選局したいＦＭ波と同じ周波
数の基準周波数信号を発生しており、出力波形は歪みの
少ない正弦波である必要はなく矩形波あるいは歪んだ正
弦波であってもよい。また、同調周波数の安定化を図る
場合には、水晶発振子を用いたＰＬＬ（位相同期ルー
プ）構成とすることが望ましい。
数の基準周波数信号を発生しており、出力波形は歪みの
少ない正弦波である必要はなく矩形波あるいは歪んだ正
弦波であってもよい。また、同調周波数の安定化を図る
場合には、水晶発振子を用いたＰＬＬ（位相同期ルー
プ）構成とすることが望ましい。
【００２４】図３は、ＰＬＬ構成とした場合の発振器５
の構成を示す図である。同図に示す発振器５は、周波数
が安定した基準信号ｆｒを発生する発振器（ＯＳＣ）５
１と、この基準信号ｆｒと帰還信号の位相および周波数
比較を行う位相比較器（ＰＤ）５２と、位相比較器５２
による比較結果に応じて出力電圧が変化するチャージポ
ンプ（ＣＰ）５３と、チャージポンプ５３の出力から高
周波成分を除去するローパスフィルタ（ＬＰＦ）５４
と、ローパスフィルタ５４の出力電圧に応じて発振周波
数が制御される電圧制御型発振器（ＶＣＯ）５５と、電
圧制御型発振器５５の出力に対して任意の分周比Ｎ（Ｎ
は整数）の分周動作を行う分周器５６とを含んで構成さ
れている。
の構成を示す図である。同図に示す発振器５は、周波数
が安定した基準信号ｆｒを発生する発振器（ＯＳＣ）５
１と、この基準信号ｆｒと帰還信号の位相および周波数
比較を行う位相比較器（ＰＤ）５２と、位相比較器５２
による比較結果に応じて出力電圧が変化するチャージポ
ンプ（ＣＰ）５３と、チャージポンプ５３の出力から高
周波成分を除去するローパスフィルタ（ＬＰＦ）５４
と、ローパスフィルタ５４の出力電圧に応じて発振周波
数が制御される電圧制御型発振器（ＶＣＯ）５５と、電
圧制御型発振器５５の出力に対して任意の分周比Ｎ（Ｎ
は整数）の分周動作を行う分周器５６とを含んで構成さ
れている。
【００２５】発振器５１は、例えば水晶振動子に生じる
微小振動を増幅して１００ｋＨｚの基準信号ｆｒを発生
させている。また、分周器５６は、例えば外部からのデ
ータ入力により分周比Ｎが任意に設定可能なプログラマ
ブルカウンタによって構成されており、分周比Ｎを１ず
つ連続的に変化させることができる。したがって、この
分周器５６の分周比Ｎを変化させたときに、電圧制御型
発振器５５からは１００ｋＨｚ間隔のステップ状の基準
周波数信号が出力される。
微小振動を増幅して１００ｋＨｚの基準信号ｆｒを発生
させている。また、分周器５６は、例えば外部からのデ
ータ入力により分周比Ｎが任意に設定可能なプログラマ
ブルカウンタによって構成されており、分周比Ｎを１ず
つ連続的に変化させることができる。したがって、この
分周器５６の分周比Ｎを変化させたときに、電圧制御型
発振器５５からは１００ｋＨｚ間隔のステップ状の基準
周波数信号が出力される。
【００２６】チャージポンプ６は、内部にコンデンサを
有しており、このコンデンサの充放電を位相比較器４の
２つの出力端Ｘ、Ｙから出力される２種類のパルス列に
応じて行っている。例えば、位相比較器４の出力端Ｘか
らパルスが出力されたときにそのパルス幅に対応する時
間だけ放電が行われ、出力端Ｙからパルスが出力された
ときにそのパルス幅に対応する時間だけ充電が行われ
る。
有しており、このコンデンサの充放電を位相比較器４の
２つの出力端Ｘ、Ｙから出力される２種類のパルス列に
応じて行っている。例えば、位相比較器４の出力端Ｘか
らパルスが出力されたときにそのパルス幅に対応する時
間だけ放電が行われ、出力端Ｙからパルスが出力された
ときにそのパルス幅に対応する時間だけ充電が行われ
る。
【００２７】すなわち、同調回路２から出力されるＦＭ
波と発振器５から出力される信号の周波数が等しい場合
には、位相比較器４の２つの出力端Ｘ、Ｙのそれぞれか
らは、周期およびそれぞれのパルス幅が等しいパルス出
力が交互に出力されるため、チャージポンプ６に内蔵さ
れたコンデンサに対する充電量と放電量が等しくなり、
チャージポンプ６の出力電圧の平均レベルは所定の値が
維持される。これに対し、位相比較器４の２入力の周波
数が異なる場合には、位相比較器４の２つの出力端Ｘ、
Ｙのそれぞれから出力されるパルス列のパルス幅に差が
生じるため、チャージポンプ６に内蔵されたコンデンサ
に対する充放電のバランスがくずれ、充電過多あるいは
放電過多の状態となり、チャージポンプ６の出力電圧の
平均レベルが一方向に変化する。
波と発振器５から出力される信号の周波数が等しい場合
には、位相比較器４の２つの出力端Ｘ、Ｙのそれぞれか
らは、周期およびそれぞれのパルス幅が等しいパルス出
力が交互に出力されるため、チャージポンプ６に内蔵さ
れたコンデンサに対する充電量と放電量が等しくなり、
チャージポンプ６の出力電圧の平均レベルは所定の値が
維持される。これに対し、位相比較器４の２入力の周波
数が異なる場合には、位相比較器４の２つの出力端Ｘ、
Ｙのそれぞれから出力されるパルス列のパルス幅に差が
生じるため、チャージポンプ６に内蔵されたコンデンサ
に対する充放電のバランスがくずれ、充電過多あるいは
放電過多の状態となり、チャージポンプ６の出力電圧の
平均レベルが一方向に変化する。
【００２８】３つのローパスフィルタ７ａ、７ｂ、７ｃ
は、カットオフ周波数がそれぞれ１ＭＨｚ、１００ｋＨ
ｚ、１０Ｈｚ近傍に設定されている。なお、図１ではこ
れら３つのローパスフィルタ７ａ、７ｂ、７ｃは縦続接
続されているが、チャージポンプ６の出力を分岐させて
それぞれのローパスフィルタ７ａ、７ｂ、７ｃに入力す
るようにしてもよい。
は、カットオフ周波数がそれぞれ１ＭＨｚ、１００ｋＨ
ｚ、１０Ｈｚ近傍に設定されている。なお、図１ではこ
れら３つのローパスフィルタ７ａ、７ｂ、７ｃは縦続接
続されているが、チャージポンプ６の出力を分岐させて
それぞれのローパスフィルタ７ａ、７ｂ、７ｃに入力す
るようにしてもよい。
【００２９】最終段のローパスフィルタ７ｃの出力端は
抵抗１０を介して同調回路２に接続されており、チャー
ジポンプ６の出力から直流成分のみが取り出されて周波
数設定用の制御電圧として同調回路２に印加される。
抵抗１０を介して同調回路２に接続されており、チャー
ジポンプ６の出力から直流成分のみが取り出されて周波
数設定用の制御電圧として同調回路２に印加される。
【００３０】上述したように、チャージポンプ６の出力
は、位相比較器４の２入力の周波数が異なる間は一方向
に電圧が変化するため、その電圧レベルに重畳された音
声周波数以上の成分が取り除かれて同調回路２に印加さ
れる。したがって、発振器５の出力周波数が同調回路２
の出力周波数と異なる場合には、抵抗１０を介して同調
回路２に印加されるローパスフィルタ７ｃの出力電圧が
高い方にあるいは低い方に変化する。同調回路２ではこ
の制御電圧の変化に応じて同調周波数が変化し、発振器
５の出力周波数と一致したときにローパスフィルタ７ｃ
の出力電圧の変化も停止し、以後一定の同調周波数が維
持される。
は、位相比較器４の２入力の周波数が異なる間は一方向
に電圧が変化するため、その電圧レベルに重畳された音
声周波数以上の成分が取り除かれて同調回路２に印加さ
れる。したがって、発振器５の出力周波数が同調回路２
の出力周波数と異なる場合には、抵抗１０を介して同調
回路２に印加されるローパスフィルタ７ｃの出力電圧が
高い方にあるいは低い方に変化する。同調回路２ではこ
の制御電圧の変化に応じて同調周波数が変化し、発振器
５の出力周波数と一致したときにローパスフィルタ７ｃ
の出力電圧の変化も停止し、以後一定の同調周波数が維
持される。
【００３１】なお、本実施形態では、１段目のローパス
フィルタ７ａの出力端がキャパシタ１１を介して抵抗１
０の一方端（同調回路２に接続された側）に接続されて
おり、最終段のローパスフィルタ７ｃから同調回路２に
印加される直流電圧に、１段目のローパスフィルタ７ａ
の出力である１ＭＨｚ以下の変化分が加算されている。
１ＭＨｚ以下の変化分にはＦＭ変調された音声による変
化分も含まれるため、厳密には、同調回路２の同調周波
数は最後段のローパスフィルタ７ｃの出力電圧に応じて
大まかに設定されているとともに、その中心周波数が音
声信号に応じて微妙に変化していることになる。
フィルタ７ａの出力端がキャパシタ１１を介して抵抗１
０の一方端（同調回路２に接続された側）に接続されて
おり、最終段のローパスフィルタ７ｃから同調回路２に
印加される直流電圧に、１段目のローパスフィルタ７ａ
の出力である１ＭＨｚ以下の変化分が加算されている。
１ＭＨｚ以下の変化分にはＦＭ変調された音声による変
化分も含まれるため、厳密には、同調回路２の同調周波
数は最後段のローパスフィルタ７ｃの出力電圧に応じて
大まかに設定されているとともに、その中心周波数が音
声信号に応じて微妙に変化していることになる。
【００３２】このように、音声信号に応じて、しかも音
声の周波数よりも高い周波数で同調の中心周波数を変化
させることにより、同調回路２において充分な帯域を確
保することなく、従来のＦＭ受信機の同調回路において
充分な帯域を確保したと同等の同調動作を行わせること
ができる。すなわち、例えばスーパーヘテロダイン方式
を用いた従来のＦＭ受信機では、同調周波数が固定であ
るため、ＦＭ変調分を考慮して同調周波数の近傍の周波
数信号を同調回路によって選択する必要があった。これ
に対し、本実施形態の同調回路２は、周波数同調用の制
御電圧に応じて同調周波数を変化させることができ、し
かも音声信号の変化に追随させて同調の中心周波数を変
化させているため、音声周波数がどのように変化しても
その変化に追随して音声信号を抽出することができ、同
調回路２としては帯域を広く確保する必要がない。
声の周波数よりも高い周波数で同調の中心周波数を変化
させることにより、同調回路２において充分な帯域を確
保することなく、従来のＦＭ受信機の同調回路において
充分な帯域を確保したと同等の同調動作を行わせること
ができる。すなわち、例えばスーパーヘテロダイン方式
を用いた従来のＦＭ受信機では、同調周波数が固定であ
るため、ＦＭ変調分を考慮して同調周波数の近傍の周波
数信号を同調回路によって選択する必要があった。これ
に対し、本実施形態の同調回路２は、周波数同調用の制
御電圧に応じて同調周波数を変化させることができ、し
かも音声信号の変化に追随させて同調の中心周波数を変
化させているため、音声周波数がどのように変化しても
その変化に追随して音声信号を抽出することができ、同
調回路２としては帯域を広く確保する必要がない。
【００３３】なお、１段目のローパスフィルタ７ａのカ
ットオフ周波数（約１ＭＨｚ）を音声周波数の上限より
もかなり高めに設定してあるのは、同調回路２の同調周
波数は帰還制御されているため正確に音声周波数に追随
させることは困難であるが、このずれを最小限に抑える
ためである。
ットオフ周波数（約１ＭＨｚ）を音声周波数の上限より
もかなり高めに設定してあるのは、同調回路２の同調周
波数は帰還制御されているため正確に音声周波数に追随
させることは困難であるが、このずれを最小限に抑える
ためである。
【００３４】また、２段目のローパスフィルタ７ｂの出
力には、ＦＭ変調による周波数変化に対応する１００ｋ
Ｈｚ以下の電圧変化、すなわち音声信号が含まれる。し
たがって、この音声信号を増幅することにより所望の放
送波の音声を得ることができる。
力には、ＦＭ変調による周波数変化に対応する１００ｋ
Ｈｚ以下の電圧変化、すなわち音声信号が含まれる。し
たがって、この音声信号を増幅することにより所望の放
送波の音声を得ることができる。
【００３５】このローパスフィルタ７ｂから取り出され
る音声は、厳密には同調周波数に応じて振幅が変化す
る。例えば、ＦＭ放送を考えた場合であって、同調周波
数が７０ＭＨｚから１００ＭＨｚに変化したときにロー
パスフィルタ７ｂの出力電圧の直流成分が約１Ｖ変化し
たとする。ＦＭ変調信号は３８ｋＨｚの帯域を有してい
るため、同調周波数が７０ＭＨｚと１００ＭＨｚのとき
では、同じ周波数の音声を取り出す場合であっても最大
で約１ｍＶ音声信号の振幅が変化することになる。この
ように同調周波数の違いによる振幅の変化はわずかであ
り、安定した出力振幅を有する音声信号を取り出すこと
ができる。
る音声は、厳密には同調周波数に応じて振幅が変化す
る。例えば、ＦＭ放送を考えた場合であって、同調周波
数が７０ＭＨｚから１００ＭＨｚに変化したときにロー
パスフィルタ７ｂの出力電圧の直流成分が約１Ｖ変化し
たとする。ＦＭ変調信号は３８ｋＨｚの帯域を有してい
るため、同調周波数が７０ＭＨｚと１００ＭＨｚのとき
では、同じ周波数の音声を取り出す場合であっても最大
で約１ｍＶ音声信号の振幅が変化することになる。この
ように同調周波数の違いによる振幅の変化はわずかであ
り、安定した出力振幅を有する音声信号を取り出すこと
ができる。
【００３６】低周波増幅回路８は、２段目のローパスフ
ィルタ７ｂから出力される音声信号に対して電圧増幅お
よび電力増幅を行って、スピーカ９から受信音声を出力
する。なお、受信音声をスピーカ９から出力する代わり
に、イヤホン等のレシーバから出力してもよい。
ィルタ７ｂから出力される音声信号に対して電圧増幅お
よび電力増幅を行って、スピーカ９から受信音声を出力
する。なお、受信音声をスピーカ９から出力する代わり
に、イヤホン等のレシーバから出力してもよい。
【００３７】図４は、上述した同調回路２の詳細構成を
示す回路図である。同図に示す同調回路２は、入力端子
３４を介して高周波増幅回路１の出力が一方端に入力さ
れる抵抗２２と、直列に接続された２つのインバータ回
路２４および２６と、後段のインバータ回路２６の入出
力端のそれぞれにソースあるいはドレインが接続されて
可変抵抗として機能するＦＥＴ２８と、インバータ回路
２４および２６の各入出力端子に接続された分布定数型
のＬＣ素子３０と、インバータ回路２４の出力端とＬＣ
素子３０との間に挿入された直流電流阻止用のキャパシ
タ３２とを含んで構成されている。
示す回路図である。同図に示す同調回路２は、入力端子
３４を介して高周波増幅回路１の出力が一方端に入力さ
れる抵抗２２と、直列に接続された２つのインバータ回
路２４および２６と、後段のインバータ回路２６の入出
力端のそれぞれにソースあるいはドレインが接続されて
可変抵抗として機能するＦＥＴ２８と、インバータ回路
２４および２６の各入出力端子に接続された分布定数型
のＬＣ素子３０と、インバータ回路２４の出力端とＬＣ
素子３０との間に挿入された直流電流阻止用のキャパシ
タ３２とを含んで構成されている。
【００３８】後段のインバータ回路２６の出力端が同調
回路２の出力端子３６に接続されており、インバータ回
路２６から出力される信号が出力端子３６を介して後段
のＡＧＣ回路３および位相比較器４の一方の入力端Ａに
それぞれ入力される。また、ＦＥＴ２８のゲートが振幅
制御端子４０に接続されており、ＡＧＣ回路３の出力電
圧がこの振幅制御端子４０を介してＦＥＴ２８のゲート
に印加される。
回路２の出力端子３６に接続されており、インバータ回
路２６から出力される信号が出力端子３６を介して後段
のＡＧＣ回路３および位相比較器４の一方の入力端Ａに
それぞれ入力される。また、ＦＥＴ２８のゲートが振幅
制御端子４０に接続されており、ＡＧＣ回路３の出力電
圧がこの振幅制御端子４０を介してＦＥＴ２８のゲート
に印加される。
【００３９】また、ＬＣ素子３０は複数の入出力端子を
有しており、この中の１つが同調制御端子３８に接続さ
れている。この同調制御端子３８には、図１に示した抵
抗１０およびキャパシタ１１の各一方端が接続されてお
り、この同調制御端子３８に印加される周波数同調用の
制御電圧の高低に応じてＬＣ素子３０が有する素子定数
が変化して同調回路２の同調周波数が変化するようにな
っている。
有しており、この中の１つが同調制御端子３８に接続さ
れている。この同調制御端子３８には、図１に示した抵
抗１０およびキャパシタ１１の各一方端が接続されてお
り、この同調制御端子３８に印加される周波数同調用の
制御電圧の高低に応じてＬＣ素子３０が有する素子定数
が変化して同調回路２の同調周波数が変化するようにな
っている。
【００４０】インバータ回路２４、２６のそれぞれは、
通常はデジタル信号が入力され、この入力信号の論理を
反転して出力するものであるが、本実施形態ではアナロ
グ素子として使用している。例えば、一般に市販されて
いるＣＭＯＳの４０００シリーズ等のインバータ回路が
用いられる。
通常はデジタル信号が入力され、この入力信号の論理を
反転して出力するものであるが、本実施形態ではアナロ
グ素子として使用している。例えば、一般に市販されて
いるＣＭＯＳの４０００シリーズ等のインバータ回路が
用いられる。
【００４１】ＬＣ素子３０は、２本のインダクタ導体を
含んでおり、これら２本のインダクタ導体間にｐｎ接合
層による分布定数的なキャパシタが形成された複合素子
である。一方のインダクタ導体の両端近傍のそれぞれに
は第１あるいは第２の入出力端子が接続されており、こ
れら２つの入出力端子が前段のインバータ回路２４の入
出力端にそれぞれ接続されている。また、他方のインダ
クタ導体の一方端近傍には第３の入出力端子が接続され
ており、この第３の入出力端子がキャパシタ３２を介し
て後段のインバータ回路２６の出力端に接続されてい
る。なお、この第３の入出力端子が図４に示す同調制御
端子３８に接続されている。
含んでおり、これら２本のインダクタ導体間にｐｎ接合
層による分布定数的なキャパシタが形成された複合素子
である。一方のインダクタ導体の両端近傍のそれぞれに
は第１あるいは第２の入出力端子が接続されており、こ
れら２つの入出力端子が前段のインバータ回路２４の入
出力端にそれぞれ接続されている。また、他方のインダ
クタ導体の一方端近傍には第３の入出力端子が接続され
ており、この第３の入出力端子がキャパシタ３２を介し
て後段のインバータ回路２６の出力端に接続されてい
る。なお、この第３の入出力端子が図４に示す同調制御
端子３８に接続されている。
【００４２】このような構成を有する同調回路２は、抵
抗２２の一方端に交流信号が入力されると、その中から
所定の周波数近傍の信号のみを選択して後段のインバー
タ回路２６から出力する。したがって、高周波増幅回路
１から出力される信号の中から所望の放送波に対応する
周波数を有する信号のみを選択することができる。
抗２２の一方端に交流信号が入力されると、その中から
所定の周波数近傍の信号のみを選択して後段のインバー
タ回路２６から出力する。したがって、高周波増幅回路
１から出力される信号の中から所望の放送波に対応する
周波数を有する信号のみを選択することができる。
【００４３】本出願人は、図４に示す抵抗２２の抵抗値
とＦＥＴ２８による可変抵抗の抵抗値をともに無限大に
した回路を実際に製作して電源を投入した場合に、この
回路が正弦波発振器として動作することを確かめてい
る。そして、その発振周波数は、ＬＣ素子３０のインダ
クタ導体が有するインダクタンスと２つのインダクタ導
体間に分布定数的に形成されるキャパシタの静電容量に
よって決定され、これらの値を変えると発振周波数も変
化することを確かめている。
とＦＥＴ２８による可変抵抗の抵抗値をともに無限大に
した回路を実際に製作して電源を投入した場合に、この
回路が正弦波発振器として動作することを確かめてい
る。そして、その発振周波数は、ＬＣ素子３０のインダ
クタ導体が有するインダクタンスと２つのインダクタ導
体間に分布定数的に形成されるキャパシタの静電容量に
よって決定され、これらの値を変えると発振周波数も変
化することを確かめている。
【００４４】また、この正弦波発振器において、後段の
インバータ回路２６に並列に可変抵抗を接続し、この抵
抗値を小さくしていくと、発振出力の振幅が次第に小さ
くなっていってある値以下では発振が停止する。
インバータ回路２６に並列に可変抵抗を接続し、この抵
抗値を小さくしていくと、発振出力の振幅が次第に小さ
くなっていってある値以下では発振が停止する。
【００４５】図５は、後段のインバータ回路２６に並列
接続された可変抵抗の抵抗値Ｒ２と発振出力の振幅との
関係を示す図である。同図に示すように、上述した正弦
波発振器は抵抗値Ｒ２がＡより小さいときに発振が停止
し、ＡからＢの間では抵抗値の変化に応じて振幅も変化
し、Ｂ以上では出力振幅がほぼ飽和する。
接続された可変抵抗の抵抗値Ｒ２と発振出力の振幅との
関係を示す図である。同図に示すように、上述した正弦
波発振器は抵抗値Ｒ２がＡより小さいときに発振が停止
し、ＡからＢの間では抵抗値の変化に応じて振幅も変化
し、Ｂ以上では出力振幅がほぼ飽和する。
【００４６】（同調回路の使用例１）まず、図４に示す
本実施形態の同調回路２において、後段のインバータ回
路２６に並列接続されたＦＥＴ２８のソース・ドレイン
間のチャネル抵抗の抵抗値Ｒ２を図５に示すＡより若干
小さな値ａに設定するとともに、インバータ回路２４の
入力側に接続された抵抗２２の抵抗値を所定の値（有限
の値）に設定した場合を考える。このように各抵抗の抵
抗値を設定することにより、本実施形態の同調回路２
は、入力端子３４に入力される高周波増幅回路１の出力
の中から、上述した正弦波発振器の発振周波数近傍の信
号のみを引き込んで出力するため、発振周波数近傍の信
号のみを通過させるフィルタとして動作する。
本実施形態の同調回路２において、後段のインバータ回
路２６に並列接続されたＦＥＴ２８のソース・ドレイン
間のチャネル抵抗の抵抗値Ｒ２を図５に示すＡより若干
小さな値ａに設定するとともに、インバータ回路２４の
入力側に接続された抵抗２２の抵抗値を所定の値（有限
の値）に設定した場合を考える。このように各抵抗の抵
抗値を設定することにより、本実施形態の同調回路２
は、入力端子３４に入力される高周波増幅回路１の出力
の中から、上述した正弦波発振器の発振周波数近傍の信
号のみを引き込んで出力するため、発振周波数近傍の信
号のみを通過させるフィルタとして動作する。
【００４７】図６は、このように各抵抗値を設定した本
実施形態の同調回路２の周波数特性を示す図である。同
図において、横軸は入力信号の周波数を、縦軸はゲイン
すなわち入出力信号間の信号振幅の比をｄＢ単位で表し
たものである。
実施形態の同調回路２の周波数特性を示す図である。同
図において、横軸は入力信号の周波数を、縦軸はゲイン
すなわち入出力信号間の信号振幅の比をｄＢ単位で表し
たものである。
【００４８】同図に示すように、ある周波数近傍の信号
のみが通過し、その中心周波数においては入力信号とほ
ぼ振幅が等しい出力信号が出力され、それ以外の周波数
では入力信号が減衰する。
のみが通過し、その中心周波数においては入力信号とほ
ぼ振幅が等しい出力信号が出力され、それ以外の周波数
では入力信号が減衰する。
【００４９】また、インバータ回路２４の前段に設けら
れた抵抗２２の抵抗値Ｒ１を変えることにより、同調回
路２のＱ、すなわち信号の通過帯域幅を変えることがで
きる。図６に示すように、抵抗２２の抵抗値Ｒ１が大き
いときには上述した正弦波発振器の発振周波数近傍の極
狭い周波数の信号のみを引き込むためＱが大きく通過帯
域幅が狭くなる。これに対し、抵抗２２の抵抗値Ｒ１を
小さくすると比較的広い範囲の信号を引き込むためＱが
小さく通過帯域幅が広くなる。但し、本実施形態の同調
回路２では通過帯域幅を広くする必要はないため、抵抗
２２の抵抗値Ｒ１をどの程度に設定するかは高周波増幅
回路１から出力されるＦＭ波の振幅等に応じて設定す
る。
れた抵抗２２の抵抗値Ｒ１を変えることにより、同調回
路２のＱ、すなわち信号の通過帯域幅を変えることがで
きる。図６に示すように、抵抗２２の抵抗値Ｒ１が大き
いときには上述した正弦波発振器の発振周波数近傍の極
狭い周波数の信号のみを引き込むためＱが大きく通過帯
域幅が狭くなる。これに対し、抵抗２２の抵抗値Ｒ１を
小さくすると比較的広い範囲の信号を引き込むためＱが
小さく通過帯域幅が広くなる。但し、本実施形態の同調
回路２では通過帯域幅を広くする必要はないため、抵抗
２２の抵抗値Ｒ１をどの程度に設定するかは高周波増幅
回路１から出力されるＦＭ波の振幅等に応じて設定す
る。
【００５０】（同調回路の使用例２）ところで、上述し
た説明ではインバータ回路２６に並列に接続されたＦＥ
Ｔ２８のチャネル抵抗の抵抗値Ｒ２を、図５に示すＡよ
り若干小さいａに設定したが、Ａ以上に設定してもよ
い。図５に示すＡからＢの間のｂに設定した場合とは交
流信号が入力されない状態で正弦波発振が行われる状態
であり、このような状態において交流信号を入力した場
合であっても発振周波数近傍の信号のみが引き込まれ
て、この周波数近傍の信号のみが通過することが確かめ
られている。
た説明ではインバータ回路２６に並列に接続されたＦＥ
Ｔ２８のチャネル抵抗の抵抗値Ｒ２を、図５に示すＡよ
り若干小さいａに設定したが、Ａ以上に設定してもよ
い。図５に示すＡからＢの間のｂに設定した場合とは交
流信号が入力されない状態で正弦波発振が行われる状態
であり、このような状態において交流信号を入力した場
合であっても発振周波数近傍の信号のみが引き込まれ
て、この周波数近傍の信号のみが通過することが確かめ
られている。
【００５１】図７は、交流信号が入力されない状態で発
振するように抵抗値Ｒ２が設定された同調回路の周波数
特性を示す図である。同図において、横軸は入力信号の
周波数を、縦軸はゲインすなわち入出力信号間の信号振
幅の比をｄＢ単位で表したものである。
振するように抵抗値Ｒ２が設定された同調回路の周波数
特性を示す図である。同図において、横軸は入力信号の
周波数を、縦軸はゲインすなわち入出力信号間の信号振
幅の比をｄＢ単位で表したものである。
【００５２】同図に示す周波数特性は、基本的には図６
に示した周波数特性に類似しており、同調回路２に入力
された交流信号の中からある周波数近傍の信号のみが通
過し、それ以外の周波数では入力信号が減衰する。
に示した周波数特性に類似しており、同調回路２に入力
された交流信号の中からある周波数近傍の信号のみが通
過し、それ以外の周波数では入力信号が減衰する。
【００５３】また、通過帯域の中心周波数近傍ではゲイ
ンが０より大きくなって、入力信号が増幅される現象が
確かめられている。したがって、入力信号がない状態で
正弦波発振を行うようにして同調回路２を使用した場合
には、発振周波数近傍の信号のみを通過させるとともに
信号の増幅を行う同調増幅器として動作させることがで
きる。
ンが０より大きくなって、入力信号が増幅される現象が
確かめられている。したがって、入力信号がない状態で
正弦波発振を行うようにして同調回路２を使用した場合
には、発振周波数近傍の信号のみを通過させるとともに
信号の増幅を行う同調増幅器として動作させることがで
きる。
【００５４】以上に示した同調回路２の２つの使用例
は、ＦＥＴ２８のソース・ドレイン間の抵抗値Ｒ２をあ
る値に設定した場合に、同調回路２がどのような同調特
性を有するかを表したものであるが、実際の同調回路２
にはＡＧＣ回路３が接続されているため、同調回路２の
出力振幅の大小に応じて抵抗値Ｒ２が変化する。
は、ＦＥＴ２８のソース・ドレイン間の抵抗値Ｒ２をあ
る値に設定した場合に、同調回路２がどのような同調特
性を有するかを表したものであるが、実際の同調回路２
にはＡＧＣ回路３が接続されているため、同調回路２の
出力振幅の大小に応じて抵抗値Ｒ２が変化する。
【００５５】例えば、７９．５ＭＨｚと８０．０ＭＨｚ
の放送波が存在し、その間の周波数には放送波が存在し
ない場合を考える。７９．５ＭＨｚと８０．０ＭＨｚの
間の放送波が存在しない周波数においては、図４に示す
入力端子３４に入力される信号がないにもかかわらず出
力端子３６から一定振幅の信号を出力するようにＡＧＣ
回路３によって制御が行われるため、ＦＥＴ２８のソー
ス・ドレイン間の抵抗値Ｒ２が高い方、すなわち図５に
示すａからｂに向かって変化する。この状態では、同調
回路２は入力がない状態で自己発振している。
の放送波が存在し、その間の周波数には放送波が存在し
ない場合を考える。７９．５ＭＨｚと８０．０ＭＨｚの
間の放送波が存在しない周波数においては、図４に示す
入力端子３４に入力される信号がないにもかかわらず出
力端子３６から一定振幅の信号を出力するようにＡＧＣ
回路３によって制御が行われるため、ＦＥＴ２８のソー
ス・ドレイン間の抵抗値Ｒ２が高い方、すなわち図５に
示すａからｂに向かって変化する。この状態では、同調
回路２は入力がない状態で自己発振している。
【００５６】自己発振している状態から同調周波数を７
９．５ＭＨｚあるいは８０．０ＭＨｚに変えたとする。
自己発振している状態で入力端子２４に７９．５ＭＨｚ
あるいは８０．０ＭＨｚの放送波が入力されると、入力
が増えた分出力振幅も大きくなるため、ＡＧＣ回路３に
よる制御によってＦＥＴ２８のソース・ドレイン間の抵
抗値Ｒ２がｂからａに向かって低い方に変化する。
９．５ＭＨｚあるいは８０．０ＭＨｚに変えたとする。
自己発振している状態で入力端子２４に７９．５ＭＨｚ
あるいは８０．０ＭＨｚの放送波が入力されると、入力
が増えた分出力振幅も大きくなるため、ＡＧＣ回路３に
よる制御によってＦＥＴ２８のソース・ドレイン間の抵
抗値Ｒ２がｂからａに向かって低い方に変化する。
【００５７】このように、放送波がない場合であっても
同調回路２により自己発振が行われるため、従来のＦＭ
受信機のように放送波間の搬送波がない状態で雑音が発
生するという現象がなく、この雑音を消すために用いる
スケルチ回路やミューティング回路が不要となる。
同調回路２により自己発振が行われるため、従来のＦＭ
受信機のように放送波間の搬送波がない状態で雑音が発
生するという現象がなく、この雑音を消すために用いる
スケルチ回路やミューティング回路が不要となる。
【００５８】また、実際に商品名「フィルマック」（新
潟精密株式会社製）を分布定数型のＬＣ素子３０として
用いるとともに、ＣＭＯＳの４０００シリーズのインバ
ータ回路２４、２６を用いて図４の回路を構成して実験
したところ、通過域の周波数が３０ＭＨｚ程度の同調回
路２を実現できることが確かめられている。この周波数
は、ＣＭＯＳの４０００シリーズのインバータ回路２
４、２６をデジタル回路として使用する場合の動作周波
数をはるかに越えている。すなわち、同調周波数を８０
ＭＨｚ前後という高周波に設定した場合でも、一般に汎
用されている安価なＣＭＯＳインバータを用いて同調回
路２を構成することができ、同調回路２あるいは同調回
路２を含むＦＭ受信機のほとんどの構成部品を安価な半
導体製造プロセスで製造することができる。
潟精密株式会社製）を分布定数型のＬＣ素子３０として
用いるとともに、ＣＭＯＳの４０００シリーズのインバ
ータ回路２４、２６を用いて図４の回路を構成して実験
したところ、通過域の周波数が３０ＭＨｚ程度の同調回
路２を実現できることが確かめられている。この周波数
は、ＣＭＯＳの４０００シリーズのインバータ回路２
４、２６をデジタル回路として使用する場合の動作周波
数をはるかに越えている。すなわち、同調周波数を８０
ＭＨｚ前後という高周波に設定した場合でも、一般に汎
用されている安価なＣＭＯＳインバータを用いて同調回
路２を構成することができ、同調回路２あるいは同調回
路２を含むＦＭ受信機のほとんどの構成部品を安価な半
導体製造プロセスで製造することができる。
【００５９】（ＬＣ素子の具体例）次に、同調回路２に
含まれるＬＣ素子３０の具体例を詳細に説明する。図８
は、半導体基板上に形成されたＬＣ素子の平面図であ
る。また、図９は図８に示したＡ−Ａ線拡大断面図であ
る。
含まれるＬＣ素子３０の具体例を詳細に説明する。図８
は、半導体基板上に形成されたＬＣ素子の平面図であ
る。また、図９は図８に示したＡ−Ａ線拡大断面図であ
る。
【００６０】これらの図に示すＬＣ素子３０は、半導体
基板であるｐ型シリコン基板（ｐ−Ｓｉ基板）２００の
表面付近に形成された渦巻き形状のｎ+ 領域２０２と、
さらにその一部に形成された渦巻き形状のｐ+ 領域２０
４とを含んでおり、これらのｎ+ 領域２０２とｐ+ 領域
２０４とによってｐｎ接合層２０６が形成されている。
また、ｐ−Ｓｉ基板２００とｎ+ 領域２０２との間には
逆バイアス電圧が印加されており、周回して隣接するｎ
+ 領域２０２同士の間においてｐ−Ｓｉ基板２００がア
イソレーション領域として機能している。
基板であるｐ型シリコン基板（ｐ−Ｓｉ基板）２００の
表面付近に形成された渦巻き形状のｎ+ 領域２０２と、
さらにその一部に形成された渦巻き形状のｐ+ 領域２０
４とを含んでおり、これらのｎ+ 領域２０２とｐ+ 領域
２０４とによってｐｎ接合層２０６が形成されている。
また、ｐ−Ｓｉ基板２００とｎ+ 領域２０２との間には
逆バイアス電圧が印加されており、周回して隣接するｎ
+ 領域２０２同士の間においてｐ−Ｓｉ基板２００がア
イソレーション領域として機能している。
【００６１】また、本実施形態のＬＣ素子３０は、上述
したｎ+ 領域２０２の表面であって、このｎ+ 領域２０
２に沿った位置に渦巻き形状の第１の電極２１０が形成
されている。同様に、ｐ+ 領域２０４の表面であって、
ｐ+ 領域２０４に沿った位置に渦巻き形状の第２の電極
２１２が形成されている。また、第１の電極２１０の両
端および第２の電極２１２の一方端（例えば外周側）に
は、３つの入出力電極２１４、２１６、２１８がそれぞ
れ接続されている。なお、３つの入出力電極２１４、２
１６、２１８の取付けは、図８に示すように薄いｎ+ 領
域２０２あるいはｐ+ 領域２０４を傷つけないように能
動領域の外側で行われる。
したｎ+ 領域２０２の表面であって、このｎ+ 領域２０
２に沿った位置に渦巻き形状の第１の電極２１０が形成
されている。同様に、ｐ+ 領域２０４の表面であって、
ｐ+ 領域２０４に沿った位置に渦巻き形状の第２の電極
２１２が形成されている。また、第１の電極２１０の両
端および第２の電極２１２の一方端（例えば外周側）に
は、３つの入出力電極２１４、２１６、２１８がそれぞ
れ接続されている。なお、３つの入出力電極２１４、２
１６、２１８の取付けは、図８に示すように薄いｎ+ 領
域２０２あるいはｐ+ 領域２０４を傷つけないように能
動領域の外側で行われる。
【００６２】このような構造を有するＬＣ素子３０は、
渦巻き形状を有している第１および第２の電極２１０、
２１２のそれぞれがインダクタ導体として機能する。ま
た、第１および第２の電極２１０、２１２のそれぞれに
電気的に接続されたｐｎ接合層２０６が逆バイアスの状
態で使用されると渦巻き形状のキャパシタとして機能す
る。したがって、第１および第２の電極２１０、２１２
により形成されるインダクタとｐｎ接合層２０６によっ
て形成されるキャパシタとが分布定数的に存在する複合
素子が形成される。
渦巻き形状を有している第１および第２の電極２１０、
２１２のそれぞれがインダクタ導体として機能する。ま
た、第１および第２の電極２１０、２１２のそれぞれに
電気的に接続されたｐｎ接合層２０６が逆バイアスの状
態で使用されると渦巻き形状のキャパシタとして機能す
る。したがって、第１および第２の電極２１０、２１２
により形成されるインダクタとｐｎ接合層２０６によっ
て形成されるキャパシタとが分布定数的に存在する複合
素子が形成される。
【００６３】なお、ｐ−Ｓｉ基板２００には、上述した
構造を有するＬＣ素子３０の他に、図４に示したインバ
ータ回路２４等の他の構成部品が一体形成されており、
同調回路２の全体が１チップ上に集積化されている。
構造を有するＬＣ素子３０の他に、図４に示したインバ
ータ回路２４等の他の構成部品が一体形成されており、
同調回路２の全体が１チップ上に集積化されている。
【００６４】図１０は、図８および図９に構造を示した
ＬＣ素子の等価回路を示す図である。同図（Ａ）に示す
ように、第１の電極２１０がインダクタンスＬ１を有す
るインダクタとして機能し、第２の電極２１２がインダ
クタンスＬ２を有するインダクタとして機能する。ま
た、これら第１および第２の電極２１０、２１２の間に
は渦巻き形状の周回方向に沿ってｐｎ接合層２０６が形
成されており、このｐｎ接合層２０６を逆バイアスで使
用することにより、静電容量Ｃを有する分布定数的なキ
ャパシタが形成されている。なお、図４に示した回路に
含まれるＬＣ素子３０は、図１０（Ａ）に示した等価回
路を簡略化したものであり、実質的に同じものを表して
いる。
ＬＣ素子の等価回路を示す図である。同図（Ａ）に示す
ように、第１の電極２１０がインダクタンスＬ１を有す
るインダクタとして機能し、第２の電極２１２がインダ
クタンスＬ２を有するインダクタとして機能する。ま
た、これら第１および第２の電極２１０、２１２の間に
は渦巻き形状の周回方向に沿ってｐｎ接合層２０６が形
成されており、このｐｎ接合層２０６を逆バイアスで使
用することにより、静電容量Ｃを有する分布定数的なキ
ャパシタが形成されている。なお、図４に示した回路に
含まれるＬＣ素子３０は、図１０（Ａ）に示した等価回
路を簡略化したものであり、実質的に同じものを表して
いる。
【００６５】図１０（Ｂ）は、ＬＣ素子３０に含まれる
ｐｎ接合層２０６に逆バイアス電圧を印加するための構
成を示す。第１の電極２１４の両端にはインバータ回路
２４の入力端あるいは出力端が接続されているが、例え
ばこのインバータ回路２４をＣＭＯＳインバータとする
と、電源電圧Ｖccの半分の電圧Ｖcc／２がインバータ回
路２４の入力端あるいは出力端の平均電圧レベルとなっ
て直流的に一定するため、入出力電極２１８に接続され
た周波数設定用の制御端子３８の電位のみを変化させる
ことにより、ｐｎ接合層２０６の逆バイアスを相対的に
変化させることができる。
ｐｎ接合層２０６に逆バイアス電圧を印加するための構
成を示す。第１の電極２１４の両端にはインバータ回路
２４の入力端あるいは出力端が接続されているが、例え
ばこのインバータ回路２４をＣＭＯＳインバータとする
と、電源電圧Ｖccの半分の電圧Ｖcc／２がインバータ回
路２４の入力端あるいは出力端の平均電圧レベルとなっ
て直流的に一定するため、入出力電極２１８に接続され
た周波数設定用の制御端子３８の電位のみを変化させる
ことにより、ｐｎ接合層２０６の逆バイアスを相対的に
変化させることができる。
【００６６】このように、図８に示すｐｎ接合層２０６
のｎ+ 領域２０２とｐ+ 領域２０４との間に印加する逆
バイアス電圧を変更可能なＬＣ素子３０を用いて図４に
示す同調回路２を構成することにより、同調周波数をあ
る範囲で任意に変更することができる。例えば、一般の
可変容量ダイオードでは逆バイアス電圧を可変すること
により静電容量を５０％程度変えることができるため、
図８に構造を示すＬＣ素子３０を用いることにより、通
過域の周波数を少なくとも数十％程度可変できることが
わかる。したがって、同調回路２の出力周波数を８０Ｍ
Ｈｚ前後に設定した場合には、十数ＭＨｚから数十ＭＨ
ｚの範囲で同調周波数を可変することができ、全てのＦ
Ｍ放送を受信できる同調回路２を容易に実現することが
できる。
のｎ+ 領域２０２とｐ+ 領域２０４との間に印加する逆
バイアス電圧を変更可能なＬＣ素子３０を用いて図４に
示す同調回路２を構成することにより、同調周波数をあ
る範囲で任意に変更することができる。例えば、一般の
可変容量ダイオードでは逆バイアス電圧を可変すること
により静電容量を５０％程度変えることができるため、
図８に構造を示すＬＣ素子３０を用いることにより、通
過域の周波数を少なくとも数十％程度可変できることが
わかる。したがって、同調回路２の出力周波数を８０Ｍ
Ｈｚ前後に設定した場合には、十数ＭＨｚから数十ＭＨ
ｚの範囲で同調周波数を可変することができ、全てのＦ
Ｍ放送を受信できる同調回路２を容易に実現することが
できる。
【００６７】図１１は、図８等に示したＬＣ素子３０の
製造工程の一例を示す図である。図８のＢ−Ｂ線拡大断
面の各製造工程毎の状態が示されている。
製造工程の一例を示す図である。図８のＢ−Ｂ線拡大断
面の各製造工程毎の状態が示されている。
【００６８】（１）エピタキシャル層の成長：まず最初
に、ｐ−Ｓｉ基板２００（ウエハ）表面の酸化膜を除去
した後に、ｐ−Ｓｉ基板２００の表面全体にｎ+ 型エピ
タキシャル層２２６を成長させる（図１１（Ａ））。
に、ｐ−Ｓｉ基板２００（ウエハ）表面の酸化膜を除去
した後に、ｐ−Ｓｉ基板２００の表面全体にｎ+ 型エピ
タキシャル層２２６を成長させる（図１１（Ａ））。
【００６９】（２）アイソレーション領域の形成：次
に、図８に示したｎ+ 領域２０２およびｐ+ 領域２０４
を除く領域をアイソレーション領域とするために、ｐ型
不純物の拡散あるいはイオン注入を行う。
に、図８に示したｎ+ 領域２０２およびｐ+ 領域２０４
を除く領域をアイソレーション領域とするために、ｐ型
不純物の拡散あるいはイオン注入を行う。
【００７０】具体的には、まずエピタキシャル層２２６
の表面を熱酸化して酸化膜２２８を形成する。そして、
フォトリソグラフィによってｐ領域を形成すべき位置の
酸化膜２２８を除去した後に、ｐ型不純物を熱拡散ある
いはイオン注入により選択的に添加することにより、ｐ
領域が選択的に形成される。このようにして形成された
ｐ領域は、ｐ−Ｓｉ基板２００の一部となってアイソレ
ーション領域を形成する（同図（Ｂ））。
の表面を熱酸化して酸化膜２２８を形成する。そして、
フォトリソグラフィによってｐ領域を形成すべき位置の
酸化膜２２８を除去した後に、ｐ型不純物を熱拡散ある
いはイオン注入により選択的に添加することにより、ｐ
領域が選択的に形成される。このようにして形成された
ｐ領域は、ｐ−Ｓｉ基板２００の一部となってアイソレ
ーション領域を形成する（同図（Ｂ））。
【００７１】このようにしてアイソレーション領域の形
成が行われた結果、残されたエピタキシャル層２２６に
よって渦巻き形状のｎ+ 領域２０２が形成される。
成が行われた結果、残されたエピタキシャル層２２６に
よって渦巻き形状のｎ+ 領域２０２が形成される。
【００７２】（３）ｐｎ接合層の形成：次に、渦巻き形
状に形成されたｎ+ 領域２０２の一部にｐ型不純物を熱
拡散あるいはイオン注入により導入することにより、渦
巻き形状のｐ+ 領域２０４を形成する（同図（Ｃ））。
状に形成されたｎ+ 領域２０２の一部にｐ型不純物を熱
拡散あるいはイオン注入により導入することにより、渦
巻き形状のｐ+ 領域２０４を形成する（同図（Ｃ））。
【００７３】具体的には、まずｎ+ 領域２０２を含むｐ
−Ｓｉ基板２００の表面を熱酸化して酸化膜２３０を形
成する。そして、フォトリソグラフィによってｐ+ 領域
２０４を形成すべき位置の酸化膜２３０を除去した後
に、ｐ型不純物を熱拡散あるいはイオン注入により選択
的に添加することにより、ｐ+ 領域２０４が選択的に形
成される。
−Ｓｉ基板２００の表面を熱酸化して酸化膜２３０を形
成する。そして、フォトリソグラフィによってｐ+ 領域
２０４を形成すべき位置の酸化膜２３０を除去した後
に、ｐ型不純物を熱拡散あるいはイオン注入により選択
的に添加することにより、ｐ+ 領域２０４が選択的に形
成される。
【００７４】このｐ+ 領域２０４は、先に形成されたｎ
+ 領域２０２中に形成する必要があるため、既に導入さ
れているｎ型不純物の量以上のｐ型不純物を添加するこ
とにより、ｐ+ 領域２０４が形成される。
+ 領域２０２中に形成する必要があるため、既に導入さ
れているｎ型不純物の量以上のｐ型不純物を添加するこ
とにより、ｐ+ 領域２０４が形成される。
【００７５】このようにして、ｎ+ 領域２０２とｐ+ 領
域２０４とからなる渦巻き形状のｐｎ接合層２０６が形
成される。
域２０４とからなる渦巻き形状のｐｎ接合層２０６が形
成される。
【００７６】（４）スパイラル電極の形成：次に、熱酸
化により表面に酸化膜２３２を形成した後にフォトリソ
グラフィによってｎ+ 領域２０２とｐ+ 領域２０４のそ
れぞれの表面に渦巻き形状の孔あけを行い、その後この
渦巻き形状に孔あけされた部分に、例えばアルミニウム
を蒸着することにより第１および第２の電極２１０、２
１２を形成する（同図（Ｄ））。また、その後３つの入
出力電極２１４、２１６、２１８のそれぞれをアルミニ
ウムの蒸着により形成する。
化により表面に酸化膜２３２を形成した後にフォトリソ
グラフィによってｎ+ 領域２０２とｐ+ 領域２０４のそ
れぞれの表面に渦巻き形状の孔あけを行い、その後この
渦巻き形状に孔あけされた部分に、例えばアルミニウム
を蒸着することにより第１および第２の電極２１０、２
１２を形成する（同図（Ｄ））。また、その後３つの入
出力電極２１４、２１６、２１８のそれぞれをアルミニ
ウムの蒸着により形成する。
【００７７】上述したＬＣ素子３０を製造する工程は、
基本的には通常のバイポーラトランジスタあるいはダイ
オードを製造する工程と類似しており、ｐｎ接合層２０
６やその間のアイソレーション領域の形状等が異なるも
のである。したがって、一般のバイポーラトランジスタ
を製造する工程においてフォトマスクの形状を変更する
ことにより対応することができ、製造が容易であるとと
もに小型化にも適している。
基本的には通常のバイポーラトランジスタあるいはダイ
オードを製造する工程と類似しており、ｐｎ接合層２０
６やその間のアイソレーション領域の形状等が異なるも
のである。したがって、一般のバイポーラトランジスタ
を製造する工程においてフォトマスクの形状を変更する
ことにより対応することができ、製造が容易であるとと
もに小型化にも適している。
【００７８】また、上述したＬＣ素子３０の製造工程に
おいては、最初にエピタキシャル成長によりｎ+ 領域を
表面全体に形成した後にアイソレーションを行う場合を
例にとり説明したが、ｐ−Ｓｉ基板２００の表面に酸化
膜を形成した後にフォトリソグラフィにより渦巻き形状
のｎ+ 領域２０２に対応する孔あけを行い、この部分に
熱拡散あるいはイオン注入によりｎ型不純物を導入する
ことによりｎ+ 領域２０２を形成した後に、同様の方法
により直接的にｐ+ 領域２０４を形成してもよい。ま
た、ｐｎ接合層を形成する方法については、その他の一
般的な半導体製造技術を用いることができる。
おいては、最初にエピタキシャル成長によりｎ+ 領域を
表面全体に形成した後にアイソレーションを行う場合を
例にとり説明したが、ｐ−Ｓｉ基板２００の表面に酸化
膜を形成した後にフォトリソグラフィにより渦巻き形状
のｎ+ 領域２０２に対応する孔あけを行い、この部分に
熱拡散あるいはイオン注入によりｎ型不純物を導入する
ことによりｎ+ 領域２０２を形成した後に、同様の方法
により直接的にｐ+ 領域２０４を形成してもよい。ま
た、ｐｎ接合層を形成する方法については、その他の一
般的な半導体製造技術を用いることができる。
【００７９】このように、本実施形態のＦＭ受信機は、
同調回路２内のＬＣ素子３０のｐｎ接合層２０６に印加
する逆バイアス電圧を可変することにより、同調周波数
を連続的に変化させることができる。したがって、従来
必要不可欠であったバリコンを省くことができ、ＦＭ受
信機全体の回路規模を大幅に小型化することができる。
同調回路２内のＬＣ素子３０のｐｎ接合層２０６に印加
する逆バイアス電圧を可変することにより、同調周波数
を連続的に変化させることができる。したがって、従来
必要不可欠であったバリコンを省くことができ、ＦＭ受
信機全体の回路規模を大幅に小型化することができる。
【００８０】また、従来のように多連バリコンやこれら
に対応する複数のバリキャップを使用していないため、
連動誤差等がなく、設計時や製造時にこれらを考慮する
必要がない。
に対応する複数のバリキャップを使用していないため、
連動誤差等がなく、設計時や製造時にこれらを考慮する
必要がない。
【００８１】また、本実施形態のＦＭ受信機は、同調回
路２をインバータ回路やＬＣ素子等の半導体基板上に形
成可能な部品によって形成しているため、スピーカ９を
除くＦＭ受信機のほとんどの部品を半導体基板上に一体
形成して１チップ化することができ、ＦＭ受信機全体の
小型化および低コスト化を図ることができる。
路２をインバータ回路やＬＣ素子等の半導体基板上に形
成可能な部品によって形成しているため、スピーカ９を
除くＦＭ受信機のほとんどの部品を半導体基板上に一体
形成して１チップ化することができ、ＦＭ受信機全体の
小型化および低コスト化を図ることができる。
【００８２】（第２の実施形態）上述した第１の実施形
態のＦＭ受信機は、制御電圧によって同調周波数を変更
可能な同調回路２を含むＰＬＬ構成とし、そのループの
一部から音声信号を取り出すようにしたが、同調回路２
の出力を取り出した後に別個にＦＭ検波を行うようにし
てもよい。
態のＦＭ受信機は、制御電圧によって同調周波数を変更
可能な同調回路２を含むＰＬＬ構成とし、そのループの
一部から音声信号を取り出すようにしたが、同調回路２
の出力を取り出した後に別個にＦＭ検波を行うようにし
てもよい。
【００８３】図１２は、第２の実施形態のＦＭ受信機の
構成を示す図である。同図に示す本実施形態のＦＭ受信
機は、高周波増幅回路１、同調回路２、ＡＧＣ回路３、
位相比較器（ＰＤ）４、発振器（ＯＳＣ）５、チャージ
ポンプ（ＣＰ）６、ローパスフィルタ（ＬＰＦ）７ａ、
７ｃ、高周波増幅回路１３、ＦＭ検波回路１４、低周波
増幅回路８、スピーカ９を含んで構成されている。
構成を示す図である。同図に示す本実施形態のＦＭ受信
機は、高周波増幅回路１、同調回路２、ＡＧＣ回路３、
位相比較器（ＰＤ）４、発振器（ＯＳＣ）５、チャージ
ポンプ（ＣＰ）６、ローパスフィルタ（ＬＰＦ）７ａ、
７ｃ、高周波増幅回路１３、ＦＭ検波回路１４、低周波
増幅回路８、スピーカ９を含んで構成されている。
【００８４】本実施形態のＦＭ受信機は、図１に示した
第１の実施形態のＦＭ受信機に対して、２段目のローパ
スフィルタ７ｂを省略するとともに、同調回路２の後段
に高周波増幅回路１３とＦＭ検波回路１４を設け、ＦＭ
検波回路１４から出力される音声信号を低周波増幅回路
８を介してスピーカ９から出力している点が異なってい
る。したがって、同調動作そのものは第１の実施形態の
ＦＭ受信機と同じであり、以下では第１の実施形態のＦ
Ｍ受信機と異なる点に着目して説明する。
第１の実施形態のＦＭ受信機に対して、２段目のローパ
スフィルタ７ｂを省略するとともに、同調回路２の後段
に高周波増幅回路１３とＦＭ検波回路１４を設け、ＦＭ
検波回路１４から出力される音声信号を低周波増幅回路
８を介してスピーカ９から出力している点が異なってい
る。したがって、同調動作そのものは第１の実施形態の
ＦＭ受信機と同じであり、以下では第１の実施形態のＦ
Ｍ受信機と異なる点に着目して説明する。
【００８５】本実施形態のＦＭ受信機は、同調回路２の
後段に高周波増幅回路１３を設けることにより、同調回
路２の前後で２段の高周波増幅を行っている。したがっ
て、前段の高周波増幅ではある程度増幅度を抑えること
ができ、全体として良好なＳＮ比を実現することができ
る。
後段に高周波増幅回路１３を設けることにより、同調回
路２の前後で２段の高周波増幅を行っている。したがっ
て、前段の高周波増幅ではある程度増幅度を抑えること
ができ、全体として良好なＳＮ比を実現することができ
る。
【００８６】また、２段目の高周波増幅を行った後に行
うＦＭ検波は、回路の集積化に適した種々の方式を適用
することができる。例えば、ＰＬＬ検波方式、パルスカ
ウント検波方式、クォドラチュア検波方式、ＡＮＤゲー
トによる検波方式等が知られている。
うＦＭ検波は、回路の集積化に適した種々の方式を適用
することができる。例えば、ＰＬＬ検波方式、パルスカ
ウント検波方式、クォドラチュア検波方式、ＡＮＤゲー
トによる検波方式等が知られている。
【００８７】図１３は、ＰＬＬ検波方式を適用した場合
のＦＭ検波回路１４の構成を示す図である。同図に示す
ＦＭ検波回路１４は、電圧制御型発振器（ＶＣＯ）、位
相比較器（ＰＤ）、チャージポンプ（ＣＰ）、ローパス
フィルタ（ＬＰＦ）を含んでＰＬＬ構成を有している。
のＦＭ検波回路１４の構成を示す図である。同図に示す
ＦＭ検波回路１４は、電圧制御型発振器（ＶＣＯ）、位
相比較器（ＰＤ）、チャージポンプ（ＣＰ）、ローパス
フィルタ（ＬＰＦ）を含んでＰＬＬ構成を有している。
【００８８】通常のＰＬＬは、位相比較器の一方の入力
端には発振器からの基準信号が入力されるが、このＦＭ
検波回路１４では位相比較器の一方の入力端に同調回路
２の出力信号が入力されている。同調回路２の出力信号
はＦＭ変調がかかった信号であるため音声信号に対応し
て周波数がわずかに変化しているため、ローパスフィル
タから電圧制御型発振器に印加される制御電圧も音声信
号に対応して変化する。したがって、このローパスフィ
ルタの出力を音声信号として取り出すことができる。
端には発振器からの基準信号が入力されるが、このＦＭ
検波回路１４では位相比較器の一方の入力端に同調回路
２の出力信号が入力されている。同調回路２の出力信号
はＦＭ変調がかかった信号であるため音声信号に対応し
て周波数がわずかに変化しているため、ローパスフィル
タから電圧制御型発振器に印加される制御電圧も音声信
号に対応して変化する。したがって、このローパスフィ
ルタの出力を音声信号として取り出すことができる。
【００８９】ＦＭ検波回路１４から出力される音声信号
は、第１の実施形態のＦＭ受信機と同様に、低周波増幅
回路８によって電圧増幅および電力増幅が行われ、スピ
ーカ９から出力される。
は、第１の実施形態のＦＭ受信機と同様に、低周波増幅
回路８によって電圧増幅および電力増幅が行われ、スピ
ーカ９から出力される。
【００９０】なお、本発明は上記の実施形態に限定され
るものではなく、本発明の要旨の範囲内で種々の変形実
施が可能である。
るものではなく、本発明の要旨の範囲内で種々の変形実
施が可能である。
【００９１】例えば、上述した各実施形態では、高周波
増幅回路１から出力される信号を同調回路２に直接入力
していたが、同調回路２の前段で周波数変換を行うよう
にしてもよい。
増幅回路１から出力される信号を同調回路２に直接入力
していたが、同調回路２の前段で周波数変換を行うよう
にしてもよい。
【００９２】図１４は、図１に示したＦＭ受信機に、発
振周波数が固定の局部発振回路（ＬＯＣ）１５と、高周
波増幅回路１から出力されるＦＭ波と局部発振回路１５
から出力される正弦波信号とを混合する混合回路１６を
追加した構成を示す図である。また、図１５は、図１２
に示したＦＭ受信機に、発振周波数が固定の局部発振回
路（ＬＯＣ）１５と、高周波増幅回路１から出力される
ＦＭ波と局部発振回路１５から出力される正弦波信号と
を混合する混合回路１６を追加した構成を示す図であ
る。
振周波数が固定の局部発振回路（ＬＯＣ）１５と、高周
波増幅回路１から出力されるＦＭ波と局部発振回路１５
から出力される正弦波信号とを混合する混合回路１６を
追加した構成を示す図である。また、図１５は、図１２
に示したＦＭ受信機に、発振周波数が固定の局部発振回
路（ＬＯＣ）１５と、高周波増幅回路１から出力される
ＦＭ波と局部発振回路１５から出力される正弦波信号と
を混合する混合回路１６を追加した構成を示す図であ
る。
【００９３】混合回路１６は、入力された２つの正弦波
信号を混合して、それらの和信号あるいは差信号を出力
する。例えば、受信するＦＭ波としてＦＭ放送（７６〜
９０ＭＨｚ）を考え、局部発振器１５の発振周波数を５
０ＭＨｚに設定してその差信号を得るものとすると、混
合回路１６から出力される信号の周波数は２６〜４０Ｍ
Ｈｚの範囲となって容易に同調周波数の低周波化を図る
ことができる。反対に、混合回路１６によって和信号を
得る場合には、容易に同調周波数の高周波化を図ること
ができる。
信号を混合して、それらの和信号あるいは差信号を出力
する。例えば、受信するＦＭ波としてＦＭ放送（７６〜
９０ＭＨｚ）を考え、局部発振器１５の発振周波数を５
０ＭＨｚに設定してその差信号を得るものとすると、混
合回路１６から出力される信号の周波数は２６〜４０Ｍ
Ｈｚの範囲となって容易に同調周波数の低周波化を図る
ことができる。反対に、混合回路１６によって和信号を
得る場合には、容易に同調周波数の高周波化を図ること
ができる。
【００９４】このように、局部発振回路１５と混合回路
１６を追加することにより、同調周波数を任意に変える
ことができる。したがって、同調回路２やその他の構成
回路に用いる素子の動作範囲等を考慮して最適な同調周
波数を設定することができ、設計に自由度を持たせるこ
とができる。
１６を追加することにより、同調周波数を任意に変える
ことができる。したがって、同調回路２やその他の構成
回路に用いる素子の動作範囲等を考慮して最適な同調周
波数を設定することができ、設計に自由度を持たせるこ
とができる。
【００９５】また、上述した各実施形態では、カットオ
フ周波数が１ＭＨｚ近傍のローパスフィルタ７ａの出力
をキャパシタ１１を介して同調回路２に帰還させている
が、このローパスフィルタ７ａおよびキャパシタ１１を
省略するようにしてもよい。但し、この場合には音声信
号に応じて同調回路２の同調周波数が変化しなくなるた
め、同調回路２の同調特性にある程度の帯域が必要とな
る。したがって、図４に示した抵抗２２の抵抗値Ｒ１
を、ある程度帯域を確保するとともに隣接した放送波を
充分に分離できるように考慮して設定する必要がある。
フ周波数が１ＭＨｚ近傍のローパスフィルタ７ａの出力
をキャパシタ１１を介して同調回路２に帰還させている
が、このローパスフィルタ７ａおよびキャパシタ１１を
省略するようにしてもよい。但し、この場合には音声信
号に応じて同調回路２の同調周波数が変化しなくなるた
め、同調回路２の同調特性にある程度の帯域が必要とな
る。したがって、図４に示した抵抗２２の抵抗値Ｒ１
を、ある程度帯域を確保するとともに隣接した放送波を
充分に分離できるように考慮して設定する必要がある。
【００９６】また、上述した各実施形態において、ＦＭ
受信機に含まれる同調回路２は、２つのインバータ回路
２４、２６を用いて構成したが、これらのインバータ回
路はアナログ素子として使用していることから、少なく
とも一方をソース接地回路等の反転増幅器で構成するよ
うにしてもよい。
受信機に含まれる同調回路２は、２つのインバータ回路
２４、２６を用いて構成したが、これらのインバータ回
路はアナログ素子として使用していることから、少なく
とも一方をソース接地回路等の反転増幅器で構成するよ
うにしてもよい。
【００９７】また、図８に示したＬＣ素子３０は、第１
および第２の電極２１０、２１２のほぼ全長に対応する
ようにｐｎ接合層２０６を形成したが、図１６に示すよ
うに部分的に対応させたＬＣ素子３０ａに置き換えても
よい。
および第２の電極２１０、２１２のほぼ全長に対応する
ようにｐｎ接合層２０６を形成したが、図１６に示すよ
うに部分的に対応させたＬＣ素子３０ａに置き換えても
よい。
【００９８】また、上述した本実施形態の同調回路２で
はＦＥＴ２８を可変抵抗として使用したが、ｐチャネル
のＦＥＴとｎチャネルのＦＥＴとを並列接続して可変抵
抗を構成し、各ＦＥＴのゲート電圧を変えるようにして
もよい。ゲート電圧の大きさを変えることにより抵抗値
を可変することができる点は図４に示したＦＥＴ２８の
場合と同様であるが、このように２つのＦＥＴを組み合
わせて可変抵抗を構成することによりＦＥＴの非線形領
域の改善を行うことができるため、同調回路２の出力信
号の歪みをより少なくすることができる。
はＦＥＴ２８を可変抵抗として使用したが、ｐチャネル
のＦＥＴとｎチャネルのＦＥＴとを並列接続して可変抵
抗を構成し、各ＦＥＴのゲート電圧を変えるようにして
もよい。ゲート電圧の大きさを変えることにより抵抗値
を可変することができる点は図４に示したＦＥＴ２８の
場合と同様であるが、このように２つのＦＥＴを組み合
わせて可変抵抗を構成することによりＦＥＴの非線形領
域の改善を行うことができるため、同調回路２の出力信
号の歪みをより少なくすることができる。
【００９９】また、上述した各実施形態では、必要に応
じてＦＭ波として放送波を例示して説明を行ったが、他
の周波数領域を使用するＦＭ波あるいは音声信号以外の
ＦＭ変調信号を用いたＦＭ波を受信するＦＭ受信機、例
えば携帯用電話や文字放送の受信機等についても適用す
ることができる。
じてＦＭ波として放送波を例示して説明を行ったが、他
の周波数領域を使用するＦＭ波あるいは音声信号以外の
ＦＭ変調信号を用いたＦＭ波を受信するＦＭ受信機、例
えば携帯用電話や文字放送の受信機等についても適用す
ることができる。
【０１００】また、上述したＬＣ素子３０の説明では、
ｐ−Ｓｉ基板２００とｐｎ接合層２０６との間に生じる
浮遊容量を無視したが、実際に図４に示した各構成部品
を半導体基板上に形成するとこの浮遊容量の影響を無視
することができない。この点は、シミュレーションによ
っても確かめられており、図６に示した特性よりもかな
り変化がなだらかな特性となる。また、浮遊容量がある
ためｐｎ接合層２０６の静電容量を可変した際の同調周
波数の変化の度合いも少なくなり、実用的でない。浮遊
容量が発生するとこのような数々の不都合が生じるた
め、不要容量の発生自体を回避できれば都合がよい。
ｐ−Ｓｉ基板２００とｐｎ接合層２０６との間に生じる
浮遊容量を無視したが、実際に図４に示した各構成部品
を半導体基板上に形成するとこの浮遊容量の影響を無視
することができない。この点は、シミュレーションによ
っても確かめられており、図６に示した特性よりもかな
り変化がなだらかな特性となる。また、浮遊容量がある
ためｐｎ接合層２０６の静電容量を可変した際の同調周
波数の変化の度合いも少なくなり、実用的でない。浮遊
容量が発生するとこのような数々の不都合が生じるた
め、不要容量の発生自体を回避できれば都合がよい。
【０１０１】図１７は、浮遊容量の発生を抑えたＬＣ素
子３０ｂの平面図である。また、図１８は図１７に示し
たＣ−Ｃ線拡大断面図である。
子３０ｂの平面図である。また、図１８は図１７に示し
たＣ−Ｃ線拡大断面図である。
【０１０２】これらの図に示すＬＣ素子３０ｂは、図８
に示したＬＣ素子３０に対して、ｐｎ接合層２０６をｎ
−Ｓｉ基板３００の一部に形成したｐウェル３０２の表
面近傍に形成した点が異なっている。また、このｐウェ
ル３０２には、所定の電圧を印加するために電極３１０
が設けられている。
に示したＬＣ素子３０に対して、ｐｎ接合層２０６をｎ
−Ｓｉ基板３００の一部に形成したｐウェル３０２の表
面近傍に形成した点が異なっている。また、このｐウェ
ル３０２には、所定の電圧を印加するために電極３１０
が設けられている。
【０１０３】このような構成を有するＬＣ素子３０ｂに
おいて、ｐｎ接合層２０６に逆バイアス電圧を印加する
際に、ｐウェル３０２の電位とこのｐウェル３０２と接
するｎ+ 領域２０２の電位とがほぼ同じになるように、
電極３１０に対して所定の電圧を印加する。このように
してｐウェル３０２とｎ+ 領域２０２の電位がほぼ同じ
になれば、これらが隣接する境界近傍での浮遊容量の発
生を抑えることができる。同様に、図１９は浮遊容量の
発生を抑えたＬＣ素子３０ｃの平面図であり、図１６に
示したＬＣ素子３０ａに対応する構成が示されている。
おいて、ｐｎ接合層２０６に逆バイアス電圧を印加する
際に、ｐウェル３０２の電位とこのｐウェル３０２と接
するｎ+ 領域２０２の電位とがほぼ同じになるように、
電極３１０に対して所定の電圧を印加する。このように
してｐウェル３０２とｎ+ 領域２０２の電位がほぼ同じ
になれば、これらが隣接する境界近傍での浮遊容量の発
生を抑えることができる。同様に、図１９は浮遊容量の
発生を抑えたＬＣ素子３０ｃの平面図であり、図１６に
示したＬＣ素子３０ａに対応する構成が示されている。
【０１０４】
【発明の効果】上述したように本発明によれば、第１の
制御電圧に応じて同調周波数が設定可能な同調回路を用
い、この同調回路を一般のＰＬＬ構成内の電圧制御型発
振器の代わりに使用することにより、同調周波数を一定
に保つとともに直接音声信号を取り出すことができる。
また、同調回路の後段にＦＭ検波回路を別個に備えた場
合には、同調回路の前後で高周波増幅を行うこともで
き、この場合には良好なＳＮ比を実現することができ
る。
制御電圧に応じて同調周波数が設定可能な同調回路を用
い、この同調回路を一般のＰＬＬ構成内の電圧制御型発
振器の代わりに使用することにより、同調周波数を一定
に保つとともに直接音声信号を取り出すことができる。
また、同調回路の後段にＦＭ検波回路を別個に備えた場
合には、同調回路の前後で高周波増幅を行うこともで
き、この場合には良好なＳＮ比を実現することができ
る。
【０１０５】特に、上述した同調回路は、半導体基板上
に形成された分布定数型のＬＣ素子と２つのインバータ
回路あるいは反転増幅器とを含む単純な回路構成により
実現でき、同調回路以外の回路とともにＦＭ受信機のほ
とんどの部品を半導体基板上に一体形成することが可能
となる。さらに具体的には、上述したＬＣ素子は渦巻き
形状を有する２本のインダクタ導体とこれらのインダク
タ導体に沿った渦巻き形状を有するｐｎ接合層とを有し
ており、インダクタ導体間にｐｎ接合層による分布定数
的なキャパシタが形成されている。このｐｎ接合層に印
加する逆バイアス電圧を変えることにより、ＬＣ素子の
素子定数が変化するため、同調回路の同調周波数も任意
に変化させることができ、バリコンが不要となる。
に形成された分布定数型のＬＣ素子と２つのインバータ
回路あるいは反転増幅器とを含む単純な回路構成により
実現でき、同調回路以外の回路とともにＦＭ受信機のほ
とんどの部品を半導体基板上に一体形成することが可能
となる。さらに具体的には、上述したＬＣ素子は渦巻き
形状を有する２本のインダクタ導体とこれらのインダク
タ導体に沿った渦巻き形状を有するｐｎ接合層とを有し
ており、インダクタ導体間にｐｎ接合層による分布定数
的なキャパシタが形成されている。このｐｎ接合層に印
加する逆バイアス電圧を変えることにより、ＬＣ素子の
素子定数が変化するため、同調回路の同調周波数も任意
に変化させることができ、バリコンが不要となる。
【０１０６】また、同調回路に含まれる第２の抵抗の抵
抗値を変化させることにより、同調回路の出力振幅を変
えることができ、簡単な構成で利得制御を行うことがで
きる。上述した第２の抵抗はＦＥＴのチャネルを抵抗体
として用いることにより実現でき、特に、ｐチャネルＦ
ＥＴとｎチャネルＦＥＴとを並列接続して用いる場合に
はＦＥＴの非線形特性を改善することができるため、歪
みの少ない同調信号を得ることができる。
抗値を変化させることにより、同調回路の出力振幅を変
えることができ、簡単な構成で利得制御を行うことがで
きる。上述した第２の抵抗はＦＥＴのチャネルを抵抗体
として用いることにより実現でき、特に、ｐチャネルＦ
ＥＴとｎチャネルＦＥＴとを並列接続して用いる場合に
はＦＥＴの非線形特性を改善することができるため、歪
みの少ない同調信号を得ることができる。
【図１】本発明を適用した第１の実施形態のＦＭ受信機
の構成を示す図である。
の構成を示す図である。
【図２】ＡＧＣ回路の具体例を示す図である。
【図３】基準周波数信号を発生する発振器の具体例を示
す図である。
す図である。
【図４】図１に示すＦＭ受信機に含まれる同調回路の回
路図である。
路図である。
【図５】２段目のインバータ回路に並列接続された可変
抵抗の抵抗値と発振出力の信号振幅の関係を示す図であ
る。
抵抗の抵抗値と発振出力の信号振幅の関係を示す図であ
る。
【図６】同調回路の周波数特性を示す図である。
【図７】同調回路の周波数特性を示す図である。
【図８】半導体基板上に形成したＬＣ素子の平面図であ
る。
る。
【図９】図８に示したＡ−Ａ線拡大断面図である。
【図１０】図８に示したＬＣ素子の等価回路を示す図で
ある。
ある。
【図１１】ＬＣ素子の製造工程の一例を示す図である。
【図１２】第２の実施形態のＦＭ受信機の構成を示す図
である。
である。
【図１３】ＦＭ検波回路の具体例を示す図である。
【図１４】第１の実施形態のＦＭ受信機の変形例を示す
図である。
図である。
【図１５】第２の実施形態のＦＭ受信機の変形例を示す
図である。
図である。
【図１６】ＬＣ素子の変形例を示す図である。
【図１７】ＬＣ素子の他の変形例を示す図である。
【図１８】図１７に示したＣ−Ｃ線拡大断面図である。
【図１９】ＬＣ素子の他の変形例を示す図である。
【図２０】従来のＦＭ受信機の構成を示すブロック図で
ある。
ある。
１ 高周波増幅回路 ２ 同調回路 ３ 自動利得制御（ＡＧＣ）回路 ４ 位相比較器（ＰＤ） ５ 発振器（ＯＳＣ） ６ チャージポンプ（ＣＰ） ７ａ、７ｂ、７ｃ ローパスフィルタ（ＬＰＦ） ８ 低周波増幅回路 ９ スピーカ １２ アンテナ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 1/26
Claims (17)
- 【請求項１】 アンテナで受信したＦＭ波の中から第１
の制御電圧に応じて設定された同調周波数近傍のものを
選択する同調回路と、 変更可能な基準周波数信号と前記同調回路の出力信号と
の周波数比較を行う位相比較器と、 前記位相比較器による比較結果に応じた出力電圧を有す
るチャージポンプと、 前記チャージポンプの出力から直流成分を取り出して前
記第１の制御電圧として前記同調回路に印加する第１の
ローパスフィルタと、 カットオフ周波数がＦＭ変調信号の周波数帯域以上であ
って前記チャージポンプの出力からＦＭ変調信号を分離
する第２のローパスフィルタと、 を備え、前記同調回路に入力されるＦＭ波の中から前記
基準周波数信号と周波数が一致した信号を選択して、前
記第１のローパスフィルタからＦＭ変調信号を得ること
を特徴とするＦＭ受信機。 - 【請求項２】 請求項１において、 前記同調回路は、 第１の抵抗を介して交流信号が入力される第１のインバ
ータ回路と、 第２の抵抗が並列接続されており、前記第１のインバー
タ回路の出力側に接続された第２のインバータ回路と、 半導体基板上に並行して形成された２本のインダクタ導
体とこれら２本のインダクタ導体の間に分布定数的に形
成されたｐｎ接合層によるキャパシタとを有しており、
前記２本のインダクタ導体のいずれか一方を介して前記
第１のインバータ回路の出力を入力側に帰還させるとと
もに、前記２本のインダクタ導体のいずれか他方の一部
が前記第２のインバータ回路の出力側に接続されたＬＣ
素子と、 を備え、前記第１の抵抗に入力された信号から所定の周
波数近傍の信号を通過させて前記第２のインバータ回路
から出力するとともに、前記ｐｎ接合層に印加する逆バ
イアス電圧として前記第１の制御電圧を用いることによ
り前記第１の制御電圧に応じて同調周波数を変化させる
ことを特徴とするＦＭ受信機。 - 【請求項３】 請求項１において、 前記同調回路は、 第１の抵抗を介して交流信号が入力される第１の反転増
幅器と、 第２の抵抗が並列接続されており、前記第１の反転増幅
器の出力側に接続された第２の反転増幅器と、 半導体基板上に並行して形成された２本のインダクタ導
体とこれら２本のインダクタ導体の間に分布定数的に形
成されたｐｎ接合層によるキャパシタとを有しており、
前記２本のインダクタ導体のいずれか一方を介して前記
第１の反転増幅器の出力を入力側に帰還させるととも
に、前記２本のインダクタ導体のいずれか他方の一部が
前記第２の反転増幅器の出力側に接続されたＬＣ素子
と、 を備え、前記第１の抵抗に入力された信号から所定の周
波数近傍の信号を通過させて前記第２の反転増幅器から
出力するとともに、前記ｐｎ接合層に印加する逆バイア
ス電圧として前記第１の制御電圧を用いることにより前
記第１の制御電圧に応じて同調周波数を変化させること
を特徴とするＦＭ受信機。 - 【請求項４】 アンテナで受信したＦＭ波の中から第１
の制御電圧に応じて設定された同調周波数近傍のものを
選択する同調回路と、 変更可能な基準周波数信号と前記同調回路の出力信号と
の周波数比較を行う位相比較器と、 前記位相比較器による比較結果に応じた出力電圧を有す
るチャージポンプと、 前記チャージポンプの出力から直流成分を取り出して前
記第１の制御電圧として前記同調回路に印加する第１の
ローパスフィルタと、 前記同調回路の出力信号からＦＭ変調信号を取り出すＦ
Ｍ検波回路と、 を備え、前記同調回路に入力されるＦＭ波の中から前記
基準周波数信号と周波数が一致した信号を選択して、前
記ＦＭ検波回路から音声出力を得ることを特徴とするＦ
Ｍ受信機。 - 【請求項５】 請求項４において、 前記同調回路は、 第１の抵抗を介して交流信号が入力される第１のインバ
ータ回路と、 第２の抵抗が並列接続されており、前記第１のインバー
タ回路の出力側に接続された第２のインバータ回路と、 半導体基板上に並行して形成された渦巻き形状の２本の
インダクタ導体とこれら２本のインダクタ導体の間に分
布定数的に形成されたｐｎ接合層によるキャパシタとを
有しており、前記２本のインダクタ導体のいずれか一方
を介して前記第１のインバータ回路の出力を入力側に帰
還させるとともに、前記２本のインダクタ導体のいずれ
か他方の一部が前記第２のインバータ回路の出力側に接
続されたＬＣ素子と、 を備え、前記第１の抵抗に入力された信号から所定の周
波数近傍の信号を通過させて前記第２のインバータ回路
から出力するとともに、前記ｐｎ接合層に印加する逆バ
イアス電圧として前記第１の制御電圧を用いることによ
り前記第１の制御電圧に応じて同調周波数を変化させる
ことを特徴とするＦＭ受信機。 - 【請求項６】 請求項４において、 前記同調回路は、 第１の抵抗を介して交流信号が入力される第１の反転増
幅器と、 第２の抵抗が並列接続されており、前記第１の反転増幅
器の出力側に接続された第２の反転増幅器と、 半導体基板上に並行して形成された渦巻き形状の２本の
インダクタ導体とこれら２本のインダクタ導体の間に分
布定数的に形成されたｐｎ接合層によるキャパシタとを
有しており、前記２本のインダクタ導体のいずれか一方
を介して前記第１の反転増幅器の出力を入力側に帰還さ
せるとともに、前記２本のインダクタ導体のいずれか他
方の一部が前記第２の反転増幅器の出力側に接続された
ＬＣ素子と、 を備え、前記第１の抵抗に入力された信号から所定の周
波数近傍の信号を通過させて前記第２の反転増幅器から
出力するとともに、前記ｐｎ接合層に印加する逆バイア
ス電圧として前記第１の制御電圧を用いることにより前
記第１の制御電圧に応じて同調周波数を変化させること
を特徴とするＦＭ受信機。 - 【請求項７】 請求項４〜６のいずれかにおいて、 前記同調回路と前記ＦＭ検波回路の間に前記同調回路か
ら出力される信号を増幅する高周波増幅回路をさらに備
えることを特徴とするＦＭ受信機。 - 【請求項８】 請求項１〜７のいずれかにおいて、 前記同調回路の前段に、前記アンテナで受信したＦＭ波
を増幅する高周波増幅回路をさらに備えることを特徴と
するＦＭ受信機。 - 【請求項９】 請求項１〜８のいずれかにおいて、 固定周波数の正弦波を発生する発振器と、前記発振器の
出力と前記アンテナで受信したＦＭ波を混合することに
よりこれらの差信号あるいは和信号を前記同調回路に入
力する混合回路とをさらに備え、受信したＦＭ波に対し
て周波数変換を行うことを特徴とするＦＭ受信機。 - 【請求項１０】 請求項１〜９のいずれかにおいて、 前記同調回路の出力振幅に応じた第２の制御電圧を出力
する利得制御回路をさらに備えており、前記第２の制御
電圧に応じて前記同調回路に含まれる前記第２の抵抗の
抵抗値を可変することにより前記同調回路の出力振幅を
調整することを特徴とするＦＭ受信機。 - 【請求項１１】 請求項１０において、 前記第２の抵抗をＦＥＴのチャネルによって形成し、前
記利得制御回路から印加される前記第２の制御電圧に応
じて前記ＦＥＴのゲート電圧を変えてチャネル抵抗を変
えることを特徴とするＦＭ受信機。 - 【請求項１２】 請求項１０において、 前記第２の抵抗をｐチャネル型のＦＥＴとｎチャネル型
のＦＥＴとを並列接続することにより形成し、前記利得
制御回路から印加される前記第２の制御電圧に応じて各
ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗を変
えることを特徴とするＦＭ受信機。 - 【請求項１３】 請求項１〜１２のいずれかにおいて、 前記チャージポンプの出力からＦＭ変調信号の周波数よ
りも高くＦＭ波の搬送波周波数よりも低い周波数を有す
る第３の制御電圧を取り出す第３のローパスフィルタを
さらに備え、前記第１の制御電圧に前記第３の制御電圧
を重畳させて前記同調回路に印加することを特徴とする
ＦＭ受信機。 - 【請求項１４】 請求項１〜１３のいずれかにおいて、 位相同期ループ内に分周比が任意に設定可能な可変分周
器を有しており、この分周比を変えることにより所定の
ＦＭ波に対応する周波数の信号をステップ状に発生させ
る可変周波数発振器をさらに備え、この可変周波数発振
器で発生する所定周波数の信号を前記基準周波数信号と
して前記位相比較器に入力することを特徴とするＦＭ受
信機。 - 【請求項１５】 請求項１〜１４のいずれかにおいて、 前記ＬＣ素子は、 前記半導体基板上でほぼ同心状に隣接して配置されてお
り、前記２本のインダクタ導体として機能する渦巻き形
状の２つの電極と、 前記半導体基板の表面近傍であって前記２つの電極に沿
った位置に形成され、前記２つの電極のいずれか一方に
ｐ領域が、他方にｎ領域が電気的に接続されており、逆
バイアス電圧を印加することにより前記キャパシタとし
て機能する渦巻き形状のｐｎ接合層と、 を備えることを特徴とするＦＭ受信機。 - 【請求項１６】 請求項１〜１４のいずれかにおいて、 前記ＬＣ素子は、 前記半導体基板上に形成されたウェルと、 前記ウェル上でほぼ同心状に隣接して配置されており、
前記２本のインダクタ導体として機能する渦巻き形状の
２つの電極と、 前記ウェルの表面近傍であって前記２つの電極に沿った
位置に形成され、前記２つの電極のいずれか一方にｐ領
域が、他方にｎ領域が電気的に接続されており、逆バイ
アス電圧を印加することにより前記キャパシタとして機
能する渦巻き形状のｐｎ接合層と、 を備え、前記ウェルの電位と、前記ウェルに接する前記
ｐ領域あるいは前記ｎ領域の電位とをほぼ同じにするこ
とを特徴とするＦＭ受信機。 - 【請求項１７】 請求項１〜１６のいずれかにおいて、 前記半導体基板上に構成部品を一体形成したことを特徴
とするＦＭ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14352296A JP3712787B2 (ja) | 1996-05-14 | 1996-05-14 | Ｆｍ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14352296A JP3712787B2 (ja) | 1996-05-14 | 1996-05-14 | Ｆｍ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09307468A true JPH09307468A (ja) | 1997-11-28 |
| JP3712787B2 JP3712787B2 (ja) | 2005-11-02 |
Family
ID=15340704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14352296A Expired - Fee Related JP3712787B2 (ja) | 1996-05-14 | 1996-05-14 | Ｆｍ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3712787B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330366A (ja) * | 1998-03-06 | 1999-11-30 | Internatl Business Mach Corp <Ibm> | 電子発振器のための改善されたインダクタを生成する方法及び装置 |
| JP2013197979A (ja) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | 受信機 |
| WO2017122416A1 (ja) * | 2016-01-14 | 2017-07-20 | ソニー株式会社 | 半導体装置 |
-
1996
- 1996-05-14 JP JP14352296A patent/JP3712787B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330366A (ja) * | 1998-03-06 | 1999-11-30 | Internatl Business Mach Corp <Ibm> | 電子発振器のための改善されたインダクタを生成する方法及び装置 |
| JP2013197979A (ja) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | 受信機 |
| WO2017122416A1 (ja) * | 2016-01-14 | 2017-07-20 | ソニー株式会社 | 半導体装置 |
| JPWO2017122416A1 (ja) * | 2016-01-14 | 2018-11-01 | ソニー株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3712787B2 (ja) | 2005-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7127217B2 (en) | On-chip calibration signal generation for tunable filters for RF communications and associated methods | |
| US7676206B2 (en) | Low noise, low distortion radio receiver front-end | |
| US6630899B2 (en) | Scheme for maximizing efficiency of power amplifier under power backoff conditions | |
| US20030227336A1 (en) | Cross-coupled voltage controlled oscillator with improved phase noise performance | |
| JP3874594B2 (ja) | テレビジョンチューナ | |
| US5521545A (en) | Collector-injection mixer with radio frequency signal applied to collectors of lower transistor pair | |
| US8467749B2 (en) | Monolithic FM-band transmit power amplifier for mobile cellular devices and method of operation thereof | |
| US6577189B2 (en) | Scheme for reducing transmit-band noise floor and adjacent channel power with power backoff | |
| JP3712787B2 (ja) | Ｆｍ受信機 | |
| JP4167349B2 (ja) | 受信機 | |
| JPH11214932A (ja) | 増幅回路およびこれを用いた携帯電話器 | |
| JPS63141401A (ja) | 可同調発振器 | |
| JP3592161B2 (ja) | テレビジョンチューナ | |
| JP3676495B2 (ja) | Ｆｍ受信機 | |
| US9094634B2 (en) | Amplifier for television tuner chip and method therefor | |
| CN115088191A (zh) | 功率放大电路、高频电路以及通信装置 | |
| JP2000082779A (ja) | 受信機 | |
| WO2003003595A1 (fr) | Recepteur | |
| EP1800397A1 (en) | Rf input stage for low noise amplifier or mixer | |
| Kianush et al. | A global car radio IC with inaudible signal quality checks | |
| JPS6149505A (ja) | Ｐｌｌ‐ｆｍ復調器用の同調可能な共振回路 | |
| KR20010019963A (ko) | 디지털 위성방송 수신용 튜너 | |
| Cotanis | The radio receiver saga: An introduction to the classic paper by Edwin H. Armstrong | |
| JPS63107311A (ja) | 可変周波数発振装置 | |
| JP3100019U (ja) | テレビジョンチューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050818 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |