JP3058699B2

JP3058699B2 - 誘導性負荷中の電流制御のための負電圧クランプ回路

Info

Publication number: JP3058699B2
Application number: JP3022280A
Authority: JP
Inventors: ジー．バスケネス; イー．カムポスエリック
Original assignee: テキサスインスツルメンツインコーポレイテツド
Priority date: 1990-02-16
Filing date: 1991-02-15
Publication date: 2000-07-04
Anticipated expiration: 2015-07-04
Also published as: US5134537A; JPH0521225A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は誘導性負荷に対する駆動
回路に関するものであり、更に詳細には誘導性負荷、特
にソレノイド中を流れる電流を制御するための負電圧ク
ランプ回路に関するものである。

【０００２】

【従来の技術】ソレノイドは、例えば自動車伝送機器等
の数多くの分野において利用されている。そのような伝
送機器だけに限るわけではないが、使用されるソレノイ
ドは高速な動作が可能なものが望まれる。この点に関し
て、ソレノイドの駆動回路は初期には急速なプルイン
（ｐｕｌｌ−ｉｎ）またはターンオンのために大きな駆
動電流を供給し、その後は連続的なソレノイド動作のた
めにソレノイドをホールドイン（ｈｏｌｄ−ｉｎ）する
ためのより少ない駆動電流を供給するものである必要が
ある。このより少ないホールドイン電流は、急速なプル
インのための大きな電流はもはや必要でなく電力浪費で
しかないことから、望まれる。また、より少ない電流で
動作することによって、例えば伝送機器中の別のソレノ
イドへ切り替えるような場合には、より大きいプルイン
電流で動作している場合と比べてソレノイドのコイル中
に蓄えられているエネルギーも小さいことから、ソレノ
イドがより急峻にドロップアウト（ｄｒｏｐ−ｏｕｔ）
または停止できる。このように、ソレノイドは高速なプ
ルイン、ホールドイン、および急速なドロップアウトの
特性を持つことが望ましい。

【０００３】この回路は更に、ソレノイドおよび／また
は付随する回路に損傷を与え得る操作を回避するため
に、ソレノイド駆動回路の動作を開始させる前または動
作中に、診断およびフェールセーフ型の情報および制御
を備えていることが望ましい。上に述べた望ましい機能
を実現する従来技術、あるいは−２ボルトを越える負電
圧で接合分離された基板電位（ｐ形基板）以下で、再循
環する比較的大きな電流の制御を許容する従来技術は知
られていない。これに対して、誘導性負荷の急速な脱励
起（ｃｏｌｌａｐｓｅ）に関して（基板電圧以下で）大
きな負方向の過渡的電流を供給できる高電位側駆動装置
は知られている。しかし、この方式を用いた場合にはよ
り大きなチップ電力消費が発生する。

【０００４】

【発明の概要】本発明に従えば、上に述べた従来技術の
問題点は最小化され、ソレノイドのプルイン、ホールド
インが可能で、急速なドロップアウトが可能な駆動回路
が得られる。本駆動回路は、負荷開放、ハード的および
ソフト的な短絡、過電圧、過熱の各状態を検出する診断
機能を同一チップ上に有する知的な６アンペアの自動車
ソレノイド伝送駆動装置のための出力駆動段の一部とし
て実施されている。更に、全体回路は電圧係数と逆に変
化するようにプルイン時間を設定している（すなわち、
プルイン時間は電力供給電圧の減少と共に増大し、電力
供給電圧の増大と共に減少する）。ここに開示される駆
動回路および／またはソレノイドは自動車伝送機器以外
の用途においても使用することができる。本発明に従え
ば、チップ上での電力消費を最小化し寄生効果をもたら
すことなく、チップの基板電圧以下で誘導性負荷を駆動
することができる回路が得られる。この回路の設計には
２つの負電圧駆動モードが含まれる。第１の駆動回路
は、この回路の出力電圧を基準にする負の低電圧を、ア
ース電位を基準にする誘導性負荷の両端へ強制的に印加
し、誘導性負荷中に電流の低速の再循環を引き起こす。
第２の回路は、この回路の出力を基準にする負の高電圧
を誘導性負荷の両端へ強制的に印加し、誘導性負荷の急
速な脱励起を引き起こす。

【０００５】

【実施例】まず図１を参照すると、本発明に従うソレノ
イド駆動装置の全体ブロック図が示されている。駆動装
置は入力および出力（ｏｕｔ）端子、一対の電力端子
（ＶｃｃおよびＧＮＤ）、そして診断用の出力端子を含
んでいる。入力端子における信号Ｖｉｎとそれの相補信
号Ｖｉｎ否定はＤラッチ３ヘ許可信号を、故障ラッチ５
へリセット信号を、ＮＡＮＤゲート９へ入力を、そして
それらの動作について後に説明するＯＲゲート３１，３
５，３９へ入力を供給している。最初に、入力端子にＶ
ｉｎ信号を受け取る前に（図３ｂの最も上の曲線）、故
障状態が存在する場合にはこの回路の動作を禁止する必
要がある。このことは、例えば電池短絡１のような故障
が存在すると仮定して、Ｖｉｎによるそれの停止に先だ
ってＤラッチ３から信号を供給することによって、ＮＯ
Ｒゲート７を通して診断出力フラッグ信号を与えて故障
状態を表示することで実行される。更に、ＮＡＮＤゲー
ト９は、ＮＯＲゲート７からのそれへの入力に低レベル
信号を有し、トランジスタ１５のゲートへ高レベル信号
を供給し、それによってトランジスタ１５と１７をオフ
に保ち、Ｖｃｃからコイル４１へ電流が流れ込むのを妨
げる。

【０００６】故障が検出されず、ＮＡＮＤゲート９への
すべての他の入力が高レベルである通常の動作状態で
は、Ｖｉｎ信号がゲート９の入力に受け取られると、ト
ランジスタ１５と１７がターンオンし、電圧源Ｖｃｃか
ら、ソレノイドコイルである出力コイル４１を通してＧ
ＮＤとして示された基準電圧点へ駆動電流を供給する。
この電流は、出力端子を流れ、電流は増大して、演算増
幅器４５の入力において抵抗４３の両端に比較器４７を
トリップしラッチ３７をセットするのに十分な予め定め
られた１Ｒ降下をもたらすまで（例えば６アンペアの電
流まで）、そこに流れ続ける。明らかなように、それま
でラッチ３７はリセット状態に留まり、Ｖｉｎ信号がＯ
Ｒゲート３５へ供給された時点でラッチ３７はリセット
されてセットできるようになる。ラッチ３７をセットす
ることでそれのＱ否定出力から出力が供給され、ＮＡＮ
Ｄゲート９を閉じさせ、コイル４１への駆動電流と共に
トランジスタ１５と１７をカットオフさせる。この時点
で、コイル４１にはもはや駆動電流が供給されていない
ので、コイル４１の両端の電圧は、出力端子がアース
（ＧＮＤ）に対して正である状態から出力がアースに対
して負である状態へと極性を変える（図３ｂの真ん中の
曲線）。したがって、ＯＲゲート３９はそれの入力の内
の１つへ受け取るＶｉｎによって許可信号を供給し、ト
ランジスタ４９がターンオンし、３段のダーリントン
（Ｄａｒｌｉｎｇｔｏｎ）構造５１をターンオンして、
コイル４１中にダイオード５３と抵抗５５を経由する電
流の再循環のための電流路を供給する。この時、抵抗４
３の電圧降下は急激に減少するので、抵抗４３両端間の
１Ｒ降下が予め定められている値（例えば４アンペアの
電流）よりも低下すると、演算増幅器４５への信号は、
比較器４７からの信号でラッチ３７をセットさせ、上に
述べたように駆動電流がコイル４１へ再び印加されるよ
うな値となる。コイル４１を通るこの電流の振動は、図
３ｂの最も下の曲線でｔ＝ｔ０からｔ＝ｔｐの期間に示
されたように１０ないし２０ミリ秒間続く。この時間間
隔は後に述べるように、ＯＲゲート１１を通して別の回
路によって設定される。

【０００７】２５０ｋＨｚの発振器２５が出力を供給
し、それが計数器２３中で１２８で除され、更に計数器
２１中で３２で除される。計数器２１は、Ｖｉｎ信号が
存在しない時にＯＲゲート３１の出力を経由してクリア
される。従って計数器２１はＶｉｎ信号の印加と共に計
数を開始する。８ミリ秒の信号と１１ミリ秒の信号との
組み合わせが、計数器２１から、Ｖｉｎ入力信号に先だ
ってリセットされるフリップフロップ３３を経由してＡ
ＮＤゲート１９へ与えられ、故障ラッチ５をセットす
る。１１ミリ秒の出力がフリップフロップ３３をセット
し、それのＱ出力がＡＮＤゲート１９へ送られる。フリ
ップフロップ３３からのＱ出力は、計数器２１の解読に
よって１１ミリ秒が経過した後、システム中にプルイン
モードからホールドインモードへの変化を引き起こす。
このことは、ホールドイン信号をホールドイントランジ
スタ５７へ供給して比較器４７の基準を変化させ、それ
によってラッチ３７へセット信号を供給するために抵抗
４３の両端へより低いＩＲ降下を与えるようにする（す
なわち６アンペアから３アンペア電流へ変化させる）こ
とで実現される。従ってホールドイン信号が供給された
後は上に述べた回路は既に述べたのと同じ振動を、ただ
し図３ｂの最も下の曲線でｔ＝０から曲線の右の端で電
流の大きな低下を示すところまでに示されたようにより
低レベルで、引き起こす。フリップフロップ３３からの
同じホールドイン信号はトランジスタ５９を動作させ、
また比較器６１のしきい値を変えて、それのトリップ電
流をプルインモードの間の再循環モードに対応する電流
からホールドインモードの電流へ（すなわち約４アンペ
アから約２アンペアへ）変化させる。ホールドイン信号
はまた、ＡＮＤゲート２９が電流再循環の間にワンショ
ット（単安定マルチバイブレータ）６７から再び信号を
受け取った時に、再びＡＮＤゲート２９とＯＲゲート３
１を経由して計数器２１がクリアされることを可能とし
ている。

【０００８】ワンショット２７は、計数器２３からの信
号によって約５００マイクロ秒（すなわち２５０ｋＨｚ
の発振器で、１２８で除す計数器では、正確には５１２
マイクロ秒）毎にトリガされる。このワンショットは電
流放電源または電流シンク７３が比較器６５の入力にあ
るコンデンサ６３を放電させる。コンデンサ６３は、演
算増幅器６９を経由して抵抗５５中を流れる再循環電流
の変化によって比較器６１がトリップされる度にトリッ
プされるワンショット６７を通して電流源７１から充電
される。従って、コンデンサ６３は、再循環比較器６１
がトリップされている時はいつでもワンショット６７の
期間、電流源７１を通して充電され、またワンショット
２７がトリップされている時はいつでもワンショット２
７の期間（約５００マイクロ秒毎）、電流源７３を通し
て放電される。電流源７１と電流シンク７３とは同じ速
さでコンデンサ６３を充放電するように揃えられてい
る。従って、充電と放電の時間が同じなら、コンデンサ
６３は放電されたままになる。もしコイル４１のインピ
ーダンスの変化によって充電時間と放電時間とが同じで
なくなると、ワンショット６７はワンショット２７より
も頻繁にトリップするようになり、コンデンサ６３を充
電することができる。従って、コンデンサ６３が比較器
６５をトリップさせるのに十分充電された時には、ＯＲ
ゲート１１へ信号が供給されてそれによって故障ラッチ
５がトリップする。故障ラッチ５はＮＯＲゲート７とＮ
ＡＮＤゲート９を経由する出力駆動を禁止し、既に述べ
たように診断フラッグ出力を供給する。この故障状態は
高速の“ソフト的な短絡”故障に対する変調である（す
なわち、負荷４１の両端の非短絡インピーダンスは、ワ
ンショット６７によって検出される再循環周波数の変化
（増大）を引き起こす）。

【０００９】変調が遅すぎる場合には、ワンショット６
７を通してパルスが与えられる度に計数器２１をクリア
するように、信号をＡＮＤゲート２９とＯＲゲート３１
を経由して計数器２１へ供給するようになったワンショ
ット６７は、８ミリ秒の間はそのようなパルスを供給し
ない。これによってＡＮＤゲート１９はＯＲゲート１１
へ信号を供給し、故障ラッチ５をセットさせ、それによ
って上に述べたような動作が引き続いて行われる。逆阻
止ダイオード７７とツェナーダイオード７５は３段のＰ
ＮＰダーリントン回路５１をターンオンさせる別の経路
を供給する。このターンオン経路は、Ｖｉｎ信号が低レ
ベルであるか、または熱的遮断または過電圧の検出状態
がＯＲゲート３９の入力に発生した場合に形成される。
ダイオード７７は、ダーリントン回路５１への出力がア
ースに対して正電圧である時に出力電圧を阻止する。ト
ランジスタ４９がオフ状態で、誘導性負荷４１を通して
出力電圧が負になった場合（トランジスタ１５と１７が
ターンオフの場合）には、出力はダイオード７７，７５
とダーリントン回路５１を通して−２５ボルトにクラン
プされる。

【００１０】次に図２を参照すると、図１の出力回路の
回路図が示されている。最初、トランジスタ１５（Ｑ
６）のベースへ駆動電流が供給され、それによってトラ
ンジスタ１７（Ｑ５）がターンオンし、出力端子におい
て誘導性負荷４１を高電位に引き上げる。負荷電流は、
この電流が６アンペアに達するまで抵抗Ｒ７６両端の電
圧を検出することによって監視される。６アンペアの時
点で図１のＲ／Ｓラッチ３７がセットされ、トランジス
タ１５のベースから駆動電流が取り去られ、トランジス
タ１７がターンオフされる。トランジスタ１７からの出
力が取り去られると、誘導性負荷４１の両端の電圧は瞬
間的に負へ振れ、ダーリントン回路５１のトランジスタ
Ｑ１をターンオンし、必要な負荷電流（６アンペア）を
流す。トランジスタＱ１、Ｑ２、Ｑ３、ダーリントン回
路５１をターンオンさせる電流を抵抗Ｒ７５を通して流
すためには、−３ないし−４ボルトの出力電圧（トラン
ジスタＱ１，Ｑ２，Ｑ３のＶｂｅにトランジスタＱ３の
Ｉｂと抵抗（Ｒ７５）の抵抗値とを掛けたものを加えた
値）が必要とされる。この時点でトランジスタＱ１４と
Ｑ１５に付随する回路は作動していないため、トランジ
スタＱ３は抵抗Ｒ７５からベース駆動電流を受けてター
ンオンする。出力電流が６アンペアのレベルから減衰し
始めると、それは４アンペアのレベルに達するまで抵抗
５５（Ｒ７１）両端の電圧を検出することによって監視
される。４アンペアの時点でＲ／Ｓラッチ３７がリセッ
トされ、再びトランジスタ１５へベース駆動電流を供給
し、トランジスタ１７をターンオンさせる。このサイク
ルは、図３ｂに示されたようにプルイン時間Ｔｐの間、
繰り返される。この時間は通常１１ミリ秒である。プル
イン時間が経過した後、６アンペアと４アンペアの電流
しきい値はそれぞれ３アンペアと２アンペアのレベルへ
変化する。装置は、使用者が入力Ｖｉｎを低レベルにす
るまでこのレベル間を変動する。

【００１１】図３ｂの最も上の曲線の右に示されたよう
に、Ｖｉｎ入力が高レベルから低レベル状態へ戻ると、
（出力のそれまでの状態に関わらず）トランジスタ１５
のベースから駆動電流が取り除かれ、トランジスタＱ１
７のベースへＯＲゲート３９（図１）からの駆動ＶＣＬ
が供給され、トランジスタＱ１７、Ｑ１３，Ｑ１４，と
トランジスタＱ３のベースをアース電位近くに保持する
Ｑ１５をターンオンし、トランジスタＱ１，Ｑ２，Ｑ
３，抵抗Ｒ７５が経路をターンオンするのを禁止する。
この場合、出力は（トランジスタＱ１，Ｑ２，Ｑ３，抵
抗Ｒ７５が経路をターンオンするのを無視して）ツェナ
ーダイオード積層構造７５（トランジスタＱ９，Ｑ１
０，Ｑ１１）がブレークダウンするまで更に負へ振れ、
ダイオード７７とツェナーダイオード積層構造７５を通
して電流を流し、ダーリントン回路５１のトランジスタ
Ｑ４，Ｑ２，Ｑ１に対するベース駆動電流を供給する。
これによって誘導性場の急速な脱励起のための−２５ボ
ルトのクランプ電圧を供給する。ダイオード５３（ＱＤ
５）の役割は、装置出力が高レベルの時にトランジスタ
Ｑ１，Ｑ２，Ｑ３，Ｑ４を正の高電圧から保護すること
である。ダイオード５３がない場合には、これらのトラ
ンジスタ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）は逆方向ＰＮＰモ
ードで導通する。

【００１２】この設計の重要な特長は、再循環電流のた
めの負電圧経路を供給することと、誘導性場の急速な脱
励起の間のチップ内電力消費を減少させることである。
このことは負荷電流がクランプ電圧（−２５ボルト）の
みを通して流れるようにされるためである。このこと
は、コレクタ、ベース、エミッタを基板電位（ｐ形基
板）以下にして動作可能な、分離された縦型ＰＮＰトラ
ンジスタを用いることによって達成される。ラインＶＢ
Ｅ３上の信号は、逆バイアス状態がラインＶＢＥ３上へ
戻らないように阻止している阻止ダイオードＤ１によっ
て通常（例えば２ボルトに）固定されている。ＯＲゲー
ト３９（図１）へのＶｉｎ入力信号と同じものであるト
ランジスタＱ１７へつながるラインＶＣＬ上の入力が低
レベルである限り、トランジスタＱ１７はオフであり、
トランジスタＱ１３のためのベース電流を供給する経路
は導通しない。従ってトランジスタＱ１３はオフで、ト
ランジスタＱ１４，Ｑ１５もオフである。従って、トラ
ンジスタ１５のエミッタからは駆動電流の供給は行われ
ない。これによって、トランジスタＱ３とダーリントン
回路５１は図１に関して述べたように通常の再循環経路
動作においてターンオンする。

【００１３】入力ＶＣＬ上に高レベル信号が存在する場
合には、トランジスタＱ１７がターンオンしてトランジ
スタＱ１３のためのベース駆動電流を供給するため、ト
ランジスタＱ１４とＱ１５とを含むダーリントン回路の
ベース駆動電流が与えられて、それによってそれらの負
荷へ正しい駆動電流が与えられる。回路への入力（Ｖｉ
ｎ）がターンオフされた時には、出力には大きく負へ振
れる過渡現象が発生する。このことは、トランジスタＱ
１５から十分な駆動電流を供給して、抵抗Ｒ７５両端に
要求される電圧降下が、トランジスタＱ３のベースがト
ランジスタＱ３を通してダーリントン回路５１をターン
オンするのに十分なような負の値にならないようにする
ことによって達成される。従って、回路の出力における
アースに対する電圧はより負になることができ、ダイオ
ードＤ２は順方向にバイアスされるようになり、最終的
にはダーリントン回路７５のエミッタ−ベース接合が逆
方向ブレークダウン状態になる。この時、逆方向ブレー
クダウンのダーリントン回路７５からダイオードＤ２の
順方向電圧降下を経て出力へつながる電流経路が形成さ
れる。従って、出力の負電圧振り幅レベルはダーリント
ン回路７５のベース−エミッタの逆方向ブレークダウン
とダイオードＤ２の順方向電圧降下とトランジスタＱ４
の順方向電圧降下とトランジスタＱ２とＱ１のベース−
エミッタ電圧降下とによって設定される。

【００１４】従来技術の高電位側の設計では、負荷電流
は負のクランプ電圧（−２５ボルト）に加えて（典型的
には１０ないし３０ボルトの）供給電圧を通して流され
る。このことは、同じ安全な動作範囲の目標に適合する
ために、より大きな高電位側の出力を必要とすることに
なる。この出力回路の付加的な特徴は、必要な場合に
は、それが−３ないし−４ボルトと−２５ボルトの再循
環電圧との間でスイッチできることである。このこと
は、分離された縦型ＰＮＰトランジスタＱ４と、同様に
分離されたダイオードＤ１（図４）とを用いて達成され
る。

【００１５】次に図３ｂを参照すると、３本の曲線が示
されている。最も上の曲線は入力信号を示しており、そ
れは駆動以前には低レベルであり、次にオン状態で高レ
ベルとなり、駆動の後には再び低レベルとなる。真ん中
の曲線は出力電圧それ自身を示しており、最も下の曲線
は出力端子における電流波形を示している。明らかなよ
うに、入力が高レベルになると出力は高電位側駆動装置
を通して高レベル状態へスイッチされる。この電圧は最
大の検出値（Ｉｐ max）に到達するまで存在し、その時
点で充電状態から再循環状態へ変化する。この時出力電
圧は負となり、その負レベルによってダーリントン回路
５１はターンオンし、その電圧での出力電流は循環電流
がＩｐ minの値になるまで流れ続ける。この時、比較器
６１を通して高電位側の駆動装置は再びオン状態へスイ
ッチし、コイルの出力電圧は、それに対して電流が供給
されているため瞬間的に変化する。本システムはこれら
の状態を繰り返し、最も下の曲線の中程まで進み、上に
述べた１１ミリ秒の時刻であるｔ＝ｔｐにおいて回路は
ホールドインモードへスイッチし、そこにおいては電流
のピークはＩｈ minとＩｈ maxで示されたように低下す
る。この１１ミリ秒ｔｐのスイッチ時刻はプルインの間
に繰り返すＩｐ maxとＩｐ minには依存しない。図３ｂ
はＩｏｕｔの負の傾斜上で発生するスイッチングを示し
ている。しかしＩｏｕｔの正の傾斜上でも同様に発生す
ることもできる（すなわちフリップフロップ３３の設定
はＩｏｕｔの状態に依存しない）。出力電圧は依然とし
てＶｃｃ−２ボルトと−４ボルトとの間で振動してい
る。入力信号Ｖｉｎが再び高レベルから低レベルへ状態
を変化すると、出力電圧が約−２５ボルトへ変化するこ
とで示されるように、出力を供給する経路と再循環経路
とは負のクランプ状態を作り出すことを禁止される。出
力電流は、この時点で、大きな負電圧が急速にコイル４
１に蓄えられていたエネルギーを取り去るため、比較的
急速な減衰を示す。

【００１６】次に図３ａを参照すると、プルイン時間ｔ
ｐと供給電圧との関係が示されている。時間が縦軸にミ
リ秒単位で示され、供給電圧（Ｖｃｃ）が横軸に示され
ている。電圧が高くなるにつれてプルイン時間は約１５
ボルト以上では比較的一定になるように、またそれ以下
ではプルイン時間は電圧の減少と共に増大するようにプ
ログラムされている。次に図４を参照すると、図２に示
された回路の一部分を具体化した半導体装置の断面図が
示されている。この装置はアースへつながるｐ形基板の
上に作製されている。トランジスタＱ１は、基板１０１
の表面上のｎ形埋め込み層（ＮＢＬ）１１７と、ガード
リングを形成する、層１１７への深い接続領域１１９と
によって完全に取り囲まれた完全分離のエピタキシャル
タンク中に形成されている。領域１１９は、寄生状態ま
たはアース電位以下での動作中での電流発生を避けるた
めにＶ＋へつながれている。更に、基板１０１の表面上
でガードリング１１９内にある領域１２１はｎ形材料で
できている。基板１０１表面上のガードリング１１９内
にｐ形埋め込み領域（ＰＢＬ）１１６が形成され、トラ
ンジスタＱ１のコレクタコンタクトである深いｐ＋接続
領域１２３がそれへつながっている。トランジスタＱ１
のベースはｎ形拡散領域１１３によって形成され、また
エミッタはｐ＋領域１１５によって形成されている。こ
れにより、アース電位以下となることができ、Ｖｃｃ以
上にならない限りアース電位以上で動作する、完全に分
離されたＰＮＰ構造が得られる。

【００１７】ダイオードＱＤ５（図２および図４）は、
通常の充電電流モードの間に出力が正になった時に、逆
方向モードにおいてトランジスタＱ１，Ｑ２，Ｑ３，Ｑ
４（図２）の構造が逆方向にバイアスオンされないよう
に阻止している。通常の充電電流モードにおいて、出力
が正で、ダイオードＱＤ５が回路中に存在しない場合に
は、トランジスタＱ１のコレクタへ印加される電圧は正
となり、多分トランジスタＱ１のベースにはより負の電
圧が印加される。トランジスタＱ１のエミッタは本質的
にアースへつながれている。従ってトランジスタＱ１の
エミッタに正の電圧があり、それのベースにはより低い
電圧があって、トランジスタＱ１はターンオンし、逆方
向モードで動作することになり、電流が負荷から分流し
てしまう。これは、これもアース以下に負になることの
できる阻止ダイオードＱＤ５によって回避することがで
きる。ダイオードＱＤ５は、ガードリングとして働くよ
うに正の電源電圧Ｖ＋へつながれたｎ＋側壁領域１１９
を有するｎ形障壁層１１７中に分離されて埋め込まれた
ｐ＋障壁層（ＰＢＬ）１１４を用いて作製される。ダイ
オードＱＤ５のアノードはトランジスタＱ１のコレクタ
へつながれ、ダイオードＱＤ５のカソードは出力へつな
がれている。従って、出力が正になった時、ダイオード
ＱＤ５は阻止する働きを持つ。しかし、アース電圧以下
では、通常のエピタキシャルベースを用いた場合に発生
する、ダイオードＱＤ５の順方向へのバイアスを避ける
必要がある。従って、アノードはｐ＋拡散領域１２５へ
つながれ、カソードはトランジスタＱ１の通常のベース
拡散領域であるｎ＋領域１２７へつながれている。ここ
の場合にはコレクタとベースとは互いにつながれて短絡
されたコレクターベースを構成し、ｎ接続を形成してい
る。このつなぐことは、出力が負になった時に、ガード
リングがコレクタとして作用し、ｐ＋領域がベースとし
て作用し、ｎ＋領域がエミッタとして作用する横型また
は縦型ＰＮＰ作用が発生するのを阻止するためである。
これによってｐ＋−ｎ＋領域の順方向バイアスが阻止す
る。付加的な保護機構として、ＮＬＢ領域１１７の外部
の基板１０１表面上に、ｐ＋接続１１１を通してアース
へつながれた別のＰＢＬ１０９が設けられている。更
に、ＰＢＬ領域１０９の外部の基板１０１表面上に、ｎ
＋接続１０５を通して正の電圧源へつながれた別のＮＢ
Ｌ１０３によって追加のガードリングが設けられてい
る。接続領域１０５，１１１，１１９，１２０は１０７
で示されたようなｎ形領域によって互いに分離されてい
る。

【００１８】本発明はそれの特定の好適実施例に関連し
て説明されてきたが、当業者には数多くの変更や修正が
直ちに明らかであろう。従って本特許請求の範囲は、従
来技術に照らして、それらの変更や修正のすべてを含む
ように、可能な限り広く解釈されるべきである。

【００１９】以上の説明に関して更に以下の項を開示す
る。 (1) コイル用の駆動回路であって、(a) 第１の予め定
められた状態に応答して、前記コイルへ予め定められた
第１の最大電流を供給する手段、(b) 前記第１の予め定
められた状態と異なり、前記第１の予め定められた状態
に続く、第２の予め定められた状態に応答して、前記第
１の予め定められた最大電流よりも低い第２の予め定め
られた最大電流を、前記コイルへ供給する手段、(c) 前
記第１および第２の予め定められた状態と異なり、前記
第２の予め定められた状態に続く、第３の予め定められ
た状態に応答して、前記コイルを急速に放電させる手
段、を含む、駆動回路。

【００２０】(2) 第１項記載の回路であって、前記第
１および第２の予め定められた電流が前記コイルへ周期
的に供給されるようになった、駆動回路。

【００２１】(3) 第２項記載の回路であって、前記第
１の予め定められた状態に応答する手段が、電流源から
前記コイルへの予め定められた第１の電流レベルに応答
して前記コイルへの前記電流を遮断し、また前記コイル
への前記電流の予め定められた低下に応答して前記コイ
ルへの電流を再設定させる手段を含むような、回路。

【００２２】(4) 第３項記載の回路であって、前記第
２の予め定められた状態に応答する前記手段が、前記第
２の予め定められた状態に応答して前記第１の予め定め
られた電流レベルを、前記第１の予め定められた最大の
電流レベルよりも低い第２の予め定められた電流レベル
へ減少させる手段を含んでいるような、回路。

【００２３】(5) 第３項記載の回路であって、前記第
１の電流レベルに応答する前記手段が、基準入力と前記
電流レベルに応答する入力とを有する比較器と、前記比
較器に応答して前記電流を遮断する手段とを含んでいる
ような、回路。

【００２４】(6) 第４項記載の回路であって、前記第
１の電流レベルに応答する前記手段が、基準入力と前記
電流レベルに応答する入力とを有する比較器と、前記比
較器に応答して前記電流を遮断する手段とを含んでいる
ような、回路。

【００２５】(7) 第４項記載の回路であって、前記第
２の予め定められた状態に応答する前記手段が、前記比
較器への基準入力を変更する手段を含んでいるような、
回路。

【００２６】(8) 第６項記載の回路であって、前記第
２の予め定められた状態に応答する前記手段が、前記比
較器への基準入力を変更する手段を含んでいるような、
回路。

【００２７】(9) 第４項記載の回路であって、前記第
２の予め定められた状態が時間であり、更に前記第２の
予め定められた状態を供給する手段を含む回路。

【００２８】(10) 第６項記載の回路であって、前記第
２の予め定められた状態が時間であり、更に前記第２の
予め定められた状態を供給する手段を含む回路。

【００２９】(11) 第７項記載の回路であって、前記第
２の状態が時間であり、更に前記第２の予め定められた
状態を供給する手段を含む回路。

【００３０】(12) 第８項記載の回路であって、前記第
２の予め定められた状態が時間であり、更に前記第２の
予め定められた状態を供給する手段を含む回路。

【００３１】(13) 第９項記載の回路であって、前記第
２の予め定められた状態が時間であり、更に前記第２の
予め定められた状態を供給する手段を含む回路。

【００３２】(14) コイルを駆動する方法であって、
(a) 第１の予め定められた時間間隔の間、前記コイルへ
第１の予め定められた最大電流を供給すること、(b) 工
程(a) の後に、前記第１の予め定められた最大電流より
も少ない第２の予め定められた最大電流を前記コイルへ
供給すること、(c) 工程(b) の後に、前記コイルを放電
させること、を含む方法。

【００３３】(15) 第１４項記載の方法であって、前記
第１および第２の予め定められた電流が繰り返し前記コ
イルへ供給されるようになった、方法。

【００３４】(16) 第１５項記載の方法であって、電流
源からコイルへの電流の第１の予め定められた電流レベ
ルに応答してコイルへの電流を遮断し、また前記コイル
への前記電流の予め定められた低下に応答して前記コイ
ルへの前記電流を再設定させるようになった、方法。

【００３５】(17) コイルを駆動する方法であって、
(a) 前記コイルを流れる電流を、第１の予め定められた
時間間隔で、第１の予め定められた最大電流と第１の予
め定められた低側電流との間で周期的にスイッチングさ
せること、(b) 工程(a) の後に、前記コイルを流れる電
流を、前記第１の予め定められた最大電流よりも低い第
２の予め定められた最大電流と、前記第１の予め定めら
れた低側電流よりも低い第２の予め定められた第２の低
側電流との間で、周期的にスイッチングさせること、
(c) 工程(b) の後に、予め定められた状態に応答して、
前記コイルを流れる電流を急速に取り除くこと、を含む
方法。

【００３６】(18) チップ上の電力消費を最小化し、寄
生効果を伴うことなく、チップの基板電圧レベル以下で
誘導性負荷を駆動することのできる回路である。本回路
設計には２つの負電圧駆動モードがある。第１の駆動回
路は、回路の出力電圧を基準とする低い負電圧を、アー
スを基準とする誘導性負荷の両端へ強制的に供給して、
誘導性負荷中に低速の電流再循環をもたらす。第２の駆
動回路は、回路の出力電圧を基準とする大きな負電圧を
誘導性負荷の両端へ強制的に供給して、誘導性負荷の急
速な脱励起をもたらす。

【図面の簡単な説明】

【図１】本発明に従うソレノイド駆動回路のブロック
図。

【図２】図１の出力回路の回路図。

【図３】ａは時間（ｔ）をミリ秒単位で縦軸に取り、供
給電圧（Ｖｃｃ）をボルト単位で横軸に取って示したプ
ルイン時間ｔｐと供給電圧との関係。ｂは最も上の曲線
は軌道前は低レベルにあり、オン状態で高レベルになる
入力信号。真ん中の曲線は出力電圧それ自身。最も下の
曲線は出力端子における電流波形。

【図４】図２に示された回路の一部分を実施した半導体
装置の断面図。

【符号の説明】

１電池短絡３Ｄラッチ５故障ラッチ７ＮＯＲゲート９ＮＡＮＤゲート１１ＯＲゲート１５トランジスタ１７トランジスタ２１計数器２３計数器２５発振器２７ワンショット２９ＡＮＤゲート３１ＯＲゲート３３フリップフロップ３５ＯＲゲート３７Ｒ／Ｓラッチ３９ＯＲゲート４１コイル４３抵抗４５演算増幅器４７比較器４９トランジスタ５１ダーリントン回路５３ダイオード５５抵抗５７トランジスタ５９トランジスタ６１比較器６３コンデンサ６５比較器６７ワンショット６９演算増幅器７１電流源７３電流シンク７５ツェナーダイオード（ダーリントン回路）７７阻止ダイオード１０１ｐ形基板１０３ｎ形埋め込み層（ＮＢＬ）１０５ｎ＋接続領域１０７ｎ形領域１０９ｐ形障壁層（ＰＢＬ）１１１ｐ＋接続領域１１３ｎ形拡散領域１１４ｐ形障壁層１１５ｐ＋領域１１６ｐ形埋め込み層１１７ｎ形埋め込み層１１９ガードリング１２０ｐ＋側壁接続領域１２１ｎ形領域１２３ｐ＋接続領域１２７ｎ＋領域

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭54−15165（ＪＰ，Ａ) 特開平１−147815（ＪＰ，Ａ) 特開平１−265504（ＪＰ，Ａ) 実開昭57−100206（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01F 7/18

Claims

(57)【特許請求の範囲】

【請求項１】コイル用の駆動回路であって、（ａ）基準電位端子と、出力端子との間に接続された
コイルと、（ｂ）電圧源と、（ｃ）所定の状態に応答して、上記電圧源を上記コイ
ルの両端に接続する電圧源接続回路と、（ｄ）上記電圧源から上記コイルへの第１の電流値に
応答して、上記電圧源接続回路に上記コイルから上記電
圧源を遮断して、上記コイルに印加される電圧を反転さ
せる、第１のパラメータ検知手段と、（ｅ）上記コイルの両端に接続されて、上記遮断中に
上記コイルに印加される電圧を制限するシャント電流経
路と、（ｆ）上記シャント電流経路をとおる再循環電流が第
２の電流レベルに達したときに、上記接続回路に上記電
圧源を再接続させる第２パラメータ検知手段と、およ
び、（ｇ）上記第１および第２パラメータ検知手段に接続
されて、上記第１および第２の電流値を減少させる計時
手段と、を備えたことを特徴とするコイル用の駆動回路。
【請求項２】請求項１に記載の駆動回路であって、上
記第１パラメータ検知手段は、電流検知手段であること
を特徴とする駆動回路。
【請求項３】請求項１に記載の駆動回路であって、上
記第２パラメータ検知手段は、電流検知手段であること
を特徴とする駆動回路。
【請求項４】請求項２に記載の駆動回路であって、上
記第２パラメータ検知手段は、電流検知手段であること
を特徴とする駆動回路。
【請求項５】請求項１に記載の駆動回路であって、上
記シャント電流経路は半導体基盤の上に配置された複数
の半導体装置であって、上記半導体基盤は当該基盤内の
上記回路手段を絶縁する当該基盤内の第１の絶縁リング
を含むことを特徴とする駆動回路。
【請求項６】請求項５に記載の駆動回路であって、さ
らに、上記第１の絶縁リング取り囲む上記基準電位の第
２の絶縁リングと、当該第２の絶縁リングを取り囲む第
３の絶縁リングとを含むことを特徴とする駆動回路。
【請求項７】請求項２に記載の駆動回路であって、上
記シャント電流経路は半導体基盤上に設けられた複数の
半導体装置からなり、上記基盤は当該基盤内で上記回路
手段を絶縁する上記基盤上の第１絶縁リングとを有する
ことを特徴とする駆動回路。
【請求項８】請求項７に記載の駆動回路であって、さ
らに、上記第１の絶縁リングを取り囲む上記基準電位の
第２の絶縁リングと、上記第２の絶縁リングを取り囲む
第３の絶縁リングとを備えたことを特徴とする駆動回
路。
【請求項９】請求項３に記載の駆動回路であって、上
記シャント電流経路は半導体基盤上に設けられた複数の
半導体装置からなり、上記基盤は当該基盤内で上記回路
手段を絶縁する当該基盤内の第１の絶縁リングを有する
ことを特徴とする駆動回路。
【請求項１０】請求項９に記載の駆動回路であって、
さらに、上記第１の絶縁リングを取り囲む上記基準電位
の第２の絶縁リングと、当該第２の絶縁リングを取り囲
む第３の絶縁リングとを有することを特徴とする駆動回
路。
【請求項１１】請求項４に記載の駆動回路において、
上記シャント電流経路は上記半導体基盤上に設けられた
複数の半導体装置からなり、上記基盤は当該基盤内で上
記回路手段を絶縁する当該基盤内の第１の絶縁リングを
有することを特徴とする駆動回路。
【請求項１２】請求項１１に記載の駆動回路であっ
て、さらに、上記第１の絶縁リングを取り囲む上記基準
電位の第２の絶縁リングと、当該第２の絶縁リングを取
り囲む第３の絶縁リングとを有することを特徴とする駆
動回路。
【請求項１３】コイルを駆動する方法であって、（ａ）基準電位端子と出力端子との間にコイルを接続
し、（ｂ）電源電圧を供給し、（ｃ）所定の状態に応答して、上記コイルに上記電源
電圧を接続し、（ｄ）上記電源電圧からの上記コイルへの第１の電流
値に応答して、上記コイルから上記電源電圧を遮断し
て、上記コイルに印加される電圧を反転し、（ｅ）上記コイルに電流経路を形成して当該コイルに
印加される電圧を制限し、（ｆ）上記遮断中の上記電流経路中の第２の電流値に
応答して上記コイルに印加される上記電源電圧を再接続
し、（ｇ）所定の時間経過後、上記第１および第２の電流
値を減少させること、を含む方法。
【請求項１４】請求項１３に記載の回路であって、前
記第１のパラメータは電流であることを特徴とする回
路。
【請求項１５】請求項１３に記載の回路であって、前
記第２のパラメータは電流である回路。
【請求項１６】請求項１４に記載の回路であって、上
記第２のパラメータは電流である回路。