WO2003003595A1 - Recepteur - Google Patents

Recepteur Download PDF

Info

Publication number
WO2003003595A1
WO2003003595A1 PCT/JP2002/006269 JP0206269W WO03003595A1 WO 2003003595 A1 WO2003003595 A1 WO 2003003595A1 JP 0206269 W JP0206269 W JP 0206269W WO 03003595 A1 WO03003595 A1 WO 03003595A1
Authority
WO
WIPO (PCT)
Prior art keywords
intermediate frequency
frequency
circuit
signal
fet
Prior art date
Application number
PCT/JP2002/006269
Other languages
English (en)
French (fr)
Inventor
Hiroshi Miyagi
Original Assignee
Niigata Seimitsu Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niigata Seimitsu Co., Ltd. filed Critical Niigata Seimitsu Co., Ltd.
Priority to US10/482,003 priority Critical patent/US7130597B2/en
Priority to JP2003509653A priority patent/JP4092288B2/ja
Publication of WO2003003595A1 publication Critical patent/WO2003003595A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers

Definitions

  • the present invention relates to a receiver that performs frequency conversion on a received modulated wave signal.
  • General receivers that adopt the superheterodyne method perform high-frequency amplification of the modulated wave signal received via the antenna and then perform frequency conversion using a mixing circuit, and convert the signal into an intermediate frequency signal having a predetermined frequency. Later, demodulation processing is performed.
  • a receiver includes a high-frequency amplifier circuit, a local oscillator, a mixing circuit, an intermediate frequency amplifier circuit, and an intermediate frequency filter.
  • the high frequency amplifier amplifies the modulated wave signal received via the antenna.
  • the local oscillator generates a predetermined local oscillation signal.
  • the mixing circuit mixes and outputs the modulated wave signal amplified by the high-frequency amplifier circuit and the local oscillation signal output from the local oscillator.
  • the intermediate frequency amplifier amplifies the intermediate frequency signal output from the mixing circuit.
  • the intermediate frequency filter selectively outputs an intermediate frequency signal. Then, at least the mixing circuit, the intermediate frequency amplifier, the intermediate frequency filter, and the local oscillator are integrally formed on the semiconductor substrate by a CMOS process or a MOS process, and the amplifying elements included in these components are formed using p-channel FETs. It is formed.
  • the use of a p-channel type FET with low mobility as an amplifying element can reduce lZf noise itself. Even if they are integrally formed on a semiconductor substrate by a process, it is possible to reduce low-frequency noise generated in them.
  • the above-described intermediate frequency filter extracts a difference component between the modulated wave signal and the local oscillation signal as an intermediate frequency signal.
  • the difference component is used, the frequency of the intermediate frequency signal after the frequency conversion is lower than the frequency of the modulated signal, so that 1 /: f noise in the amplifying element formed by the CM ⁇ S process or the MOS process. The influence of becomes remarkable. Therefore, in such a case, the effect of noise reduction is increased by forming the amplifying element serving as a noise generation source with the p-channel FET.
  • the difference between the frequency of the local oscillation signal and the carrier frequency of the modulated wave signal is smaller than the occupied frequency bandwidth of the modulated wave signal.
  • an area close to the DC component is used as a signal band, so that the influence of 1 / f noise is minimized. Also increases. Therefore, in such a case, the effect of noise reduction is maximized by forming the amplifying element, which is a source of noise, with a P-channel FET.
  • the mixing circuit, intermediate frequency amplifier, and intermediate frequency filter described above are connected in cascade, and when focusing on FETs connected in multiple stages as amplifying elements included in these circuits, the gate length of the FET arranged in the previous stage is considered. It is desirable to set L and the gate width W to values larger than the gate length L and the gate width W of the FET arranged at a later stage. In general, it is known that the lZf noise generated in the FET increases in proportion to the reciprocals of the gate length L and the gate width W. Therefore, by setting the gate length L and gate width W large, 1 / f noise generated by this FET can be reduced.
  • lZf noise generated in the FET included in the front stage is amplified by the FET in the subsequent stage. Reducing the generated 1 / f noise is preferable for reducing the overall low frequency noise.
  • the 1 / f noise generated in the FET included in the subsequent stage is less amplified in the FET in the subsequent stage, it is considered that the ratio contributing to the reduction of the overall low-frequency noise is small. Therefore, the area occupied by the FET can be reduced by setting the gate length L and the gate width W of the FET included in the subsequent stage to be smaller than those of the FET in the preceding stage. The cost can be reduced by the conversion.
  • the above-described mixing circuit, intermediate frequency amplifier, and intermediate frequency filter are cascaded, and the noise generated by this FET when focusing on the FET at an arbitrary position connected in multiple stages as an amplifying element included in these circuits. It is desirable to set the gate length L and gate width W of each FET so that the component is smaller than the noise component included in the input signal. By making the noise component generated in any FET smaller than the noise component in the input signal of this FET, it is possible to reduce the overall low-frequency noise.
  • an N-well is formed on the above-described semiconductor substrate, and at least a mixing circuit, an intermediate-frequency amplifier, an intermediate-frequency filter, and a local oscillator are provided on the N-well. It is desirable that a component part including the component is formed. By forming these components on the N-well, it is possible to prevent noise current from flowing through the pn junction surface formed between the N-well and the semiconductor substrate thereunder. The noise generated in the upper circuit can be prevented from sneaking into other components through the semiconductor substrate.
  • a guard ring is formed around the component on the semiconductor substrate described above. As a result, it is possible to more effectively prevent noise generated in a circuit formed on the N-well from flowing to other components through the semiconductor substrate.
  • the above-described guard ring is formed from the surface of the semiconductor substrate to a position deeper than the N-well.
  • the guard ring By forming the guard ring to a deep position, it is possible to eliminate one noise in a low frequency region that goes around beyond the guard ring.
  • FIG. 1 is a diagram showing a configuration of an FM receiver according to one embodiment
  • Figure 2 is a diagram showing the noise characteristics of an FFE manufactured using the CMOS process or the MOS process.
  • FIG. 3 is a diagram schematically showing an amplifier element connected in multiple stages
  • FIG. 4 is a diagram showing the gate width W and the gate length L of FET
  • FIG. 5 is a plan view showing a schematic structure when a component is formed on an N-well
  • FIG. 6 is a cross-sectional view of the structure shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a diagram showing a configuration of the FM receiver of the present embodiment.
  • the FM receiver shown in Fig. 1 has a high-frequency amplifier circuit 11, a mixing circuit 12, a local oscillator 13, an intermediate-frequency filter 14, and an intermediate-frequency amplifier circuit 15 formed as a one-chip component 10. , Limit circuit 17, FM detection circuit 18, and stereo demodulation circuit 19 ⁇
  • the local oscillator signal output from the local oscillator 13 is mixed to convert the high frequency signal into the intermediate frequency signal.
  • the mixing circuit 12 outputs: f 1 ⁇ An intermediate frequency signal having a frequency of f2 is output.
  • the intermediate frequency filters 14, 16 are provided before and after the intermediate frequency amplifying circuit 15, and extract only predetermined band components from the input intermediate frequency signal.
  • the intermediate frequency amplification circuit 15 amplifies a part of the intermediate frequency signal passing through the intermediate frequency filters 14 and 16.
  • the limit circuit 17 amplifies the input intermediate frequency signal with high gain.
  • the FM detection circuit 18 performs an FM detection process on the signal having a constant amplitude from the limit circuit 17.
  • the stereo demodulation circuit 19 performs a stereo demodulation process on the composite signal after the FM detection output from the FM detection circuit 18 to generate an L signal and an R signal.
  • the one-chip component 10 of the present embodiment described above is integrally formed on a semiconductor substrate by using the CMOS process or the MS process. On this semiconductor substrate, not only the circuits constituting the one-chip component 10 shown in FIG. 1 are formed, but also various analog circuits and digital circuits are formed.
  • CMOS components Since it is easy to form various CMOS components by the CMOS process or the MOS process, for example, a frequency synthesizer or display device that changes the oscillation frequency of the local oscillator 13 to set the reception frequency, and its control circuit are preferably formed on the same semiconductor substrate.
  • FETs formed by the CMOS process or the MOS process have higher l / f noise, which is low-frequency noise, than bipolar transistors. Therefore, if the one-chip component 10 shown in Fig. 1 is formed on one chip using a CMOS process or a MS process, the FET as an amplifying element contained therein becomes a source of lZf noise. I will. Moreover, when the high-frequency modulated wave signal is converted into a low-frequency intermediate frequency signal using the mixing circuit 12, the proportion of the 1 / f noise component in the intermediate frequency signal increases, This leads to deterioration of reception quality due to deterioration of the SN ratio.
  • the one-chip component 10 constituting the receiver of the present embodiment includes at least a p-channel FET as an amplifying element included in the mixing circuit 12, the intermediate frequency filters 14, 16, the intermediate frequency amplifying circuit 15, and the local oscillator 13. Is used.
  • Figure 2 is a diagram showing the noise characteristics of FEs manufactured using the CMOS process or the MS process.
  • the horizontal axis indicates frequency, and the vertical axis indicates noise level.
  • the characteristics indicated by the solid line indicate the noise characteristics of the p-channel FET, and the characteristics indicated by the dotted line indicate the noise characteristics of the n-channel FET.
  • 1-f noise that appears in the low-frequency region is smaller in the p-channel type FET than in the n-channel type FET. This is considered to be because the mobility of the p-channel type FET is smaller.
  • 1 / f noise itself can be reduced by using a p-channel type FET as an amplifying element, and the occurrence of low frequency noise in one chip component 10 is reduced, and the S / N ratio in the entire receiver is reduced. And signal quality can be improved.
  • the amplification factor included in each of these circuits is 1 or more. Focusing on the elements, it can be considered that a plurality of stages of amplifying elements are equivalently connected in multiple stages.
  • FIG. 3 is a diagram schematically illustrating an amplifier element connected in multiple stages. As shown in FIG. 3, n-stage amplifier elements 30-1, 30-2,..., 30-n are connected in multiple stages. As described above, each of the amplifying elements 30-1 and the like are configured by a p-channel FET.
  • KF It is Isseki noisyzuparame, a 10- 2 ° ⁇ 10- 25 value of about. Also, 77, K, are predetermined parameters.
  • FIG. 4 is a diagram showing the gate width W and the gate length L of the FET, and is a plan view showing the entire FET formed near the surface of the semiconductor substrate.
  • 1 Zf noise can also be reduced by setting the gate width W and the gate length L to large values.
  • the gate width W and the gate length L are increased for all FETs, the area indicated by each FET increases, leading to an increase in chip area.Therefore, only FETs that have a large effect of reducing Zf noise are required. It is desirable to set the width W and the gate length L to predetermined values.
  • the lZf noise generated in the amplification elements included in the preceding stage is amplified by the amplification elements in the subsequent stages.
  • the l / f noise generated in the amplifying element included in the latter stage is less amplified in the latter amplifying element, the ratio contributing to the reduction of the entire low-frequency noise is small. Conceivable.
  • the area occupied by the FET is reduced by setting the gate length L and the gate width W of the FETs constituting the amplifying element included in the latter stage to be smaller than those of the previous stage FET.
  • the cost can be reduced by downsizing the chip.
  • the noise component generated by this FET may be smaller than the noise component included in the input signal of this FET.
  • the gate length L and the gate width W of the FETs constituting the amplifying element may be set.
  • the noise component generated in the FET that constitutes one of the amplifying elements By making it smaller, overall low-frequency noise can be reduced.
  • the present invention is not limited to the above embodiment, and various modifications can be made within the scope of the present invention.
  • the FM receiver has been described.
  • the present invention can be applied to various receivers such as an AM receiver and a data terminal device, a transmitter, and a communication device.
  • the present invention can be applied to a receiver having two mixing circuits, one local oscillator, and one phase shifter for performing quadrature demodulation.
  • the relationship between the frequency of the local oscillation signal and the carrier frequency of the modulated wave signal is not particularly described, but the difference between these frequencies is larger than the occupied frequency bandwidth of the modulated wave signal. If it is small, a region close to the DC component in the intermediate frequency signal output from the mixing circuit 12 will be used as a signal band, so the influence of l / f noise will be the greatest. Therefore, by applying the present invention to a receiver in which such a setting has been made, the effect of noise reduction can be maximized.
  • the components including at least the mixing circuit 12, the intermediate frequency amplification circuit 15, the intermediate frequency filters 14, 16 and the local oscillator 13 are integrally formed on the semiconductor substrate, However, by forming these components on the N-well, it is possible to prevent noise from flowing from these components to other circuits through the semiconductor substrate.
  • FIG. 5 is a plan view showing a schematic structure when a component is formed on an N-well c.
  • FIG. 6 is a cross-sectional view of the structure shown in FIG.
  • the multi-stage connection included in the components 40 including the mixing circuit 12, the intermediate frequency amplification circuit 15, the intermediate frequency filters 14, 16 and the local oscillator 13 is provided.
  • This component 40 is formed on the N-well 52 when the amplifying element is configured using a p-channel FET.
  • a guard ring 54 is formed in the vicinity of the surface of the semiconductor substrate 50 and in a peripheral region surrounding the N-type filter 52.
  • the guard ring 54 is obtained by forming a part of a P-type semiconductor substrate 50 in an N-type region. Since the PNP layer is formed by the guard ring 54 and the semiconductor substrate 50, noise generated by the component 40 formed on the N-well 52 passes through ⁇ near the surface of the semiconductor substrate 50 '' to another circuit. Can be effectively prevented from going around.
  • the guard ring 54 be formed so as to reach a deeper region of the semiconductor substrate 50, for example, to a position deeper than the N-well 52.
  • the guard ring 54 it is desirable that the guard ring 54 be formed so as to reach a deeper region of the semiconductor substrate 50, for example, to a position deeper than the N-well 52.
  • the l / f noise itself can be reduced by using a p-channel type FET having a small mobility as an amplifying element, at least a mixing circuit, an intermediate frequency amplifying circuit, an intermediate Even when the frequency filter and the local oscillator are integrally formed on a semiconductor substrate by the CMOS process or the MOS process, it is possible to reduce low-frequency noise generated in these components.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Structure Of Receivers (AREA)
  • Superheterodyne Receivers (AREA)

Description

技術分野
本発明は、 受信した変調波信号に対して周波数変換を行う受信機に関する。 明
背景技術
スーパーヘテロダイン方式を採用した田一般の受信機は、 アンテナを介して受信 した変調波信号を高周波増幅した後に混合回路を用いて周波数変換を行っており、 所定の周波数を有する中間周波信号に変換した後に復調処理を行っている。
特に、 最近では、 高周波部品を含むアナログ回路を CMO Sプロセスあるいは M〇 Sプロセスで半導体基板上に一体形成する技術の研究が進んでおり、 一部の 装置では実用化されている。 CMO Sプロセスあるいは MO Sプロセスを用いて 1チップ上に各種の回路を形成することにより、 装置全体の小型化ゃコスト低減 等が可能になるため、 1チップ上に形成される装置の範囲が今後拡大すると考え られる c
ところで、 スーパーヘテロダイン方式を採用した従来の受信機の各部品を CM OSプロセスあるいは MO Sプロセスを用いて 1チヅプ上に形成しょうとすると、 1 /f ノィズと称される低周波ノィズが多くなるという問題があった。 一般に、 バイポーラトランジスタに比べて M〇 S型の FETは l/f ノイズが大きいとい う特徴があり、 受信機を構成する各部品を CMO Sプロセスあるいは MO Sプロ セスを用いて 1チップ上に形成すると、 その中に含まれる増幅素子としての FE Tが lZf ノイズの発生源となる。 しかも、 混合回路を用いて高い周波数の変調 波信号を低い周波数の中間周波信号に変換する場合には、 この中間周波信号にお ける 1 / f ノイズ成分の占める割合が高くなるため、 S N比の悪化による受信品 質の劣化を招くことになる。 発明の開示 本発明は、 このような点に鑑みて創作されたものであり、 その目的は、 C M O Sプロセスあるいは M O Sプロセスを用いて半導体基板上に一体成形した場合に 発生する低周波ノイズを低減することができる受信機を提供することにある。 上述した課題を解決するために、 本発明の受信機は、 高周波増幅回路、 局部発 振器、 混合回路、 中間周波増幅回路、 中間周波フィルタを有している。 高周波増 幅回路は、 アンテナを介して受信した変調波信号を増幅する。 局部発振器は、 所 定の局部発振信号を発生する。 混合回路は、 高周波増幅回路によって増幅された 変調波信号と局部発振器から出力された局部発振信号とを混合して出力する。 中 間周波増幅回路は、 混合回路から出力される中間周波信号を増幅する。 中間周波 フィルタは、 中間周波信号を選択的に出力する。 そして、 少なくとも混合回路、 中間周波増幅回路、 中間周波フィルタおよび局部発振器を C M O Sプロセスある いは M O Sプロセスによって半導体基板上に一体形成するとともに、 これらに含 まれる増幅素子を pチャネル型の F E Tを用いて形成している。 増幅素子として 移動度が小さい pチャネル型の F E Tを用いることにより l Z f ノイズ自体を少 なくすることができるため、 少なくとも混合回路、 中間周波増幅回路、 中間周波 フィルタおよび局部発振器を C M O Sプロセスあるいは M O Sプロセスによって 半導体基板上に一体形成した場合であってもこれらにおいて発生する低周波ノィ ズを低減することが可能になる。
また、 上述した中間周波フィルタは、 変調波信号と局部発振信号の差成分を中 間周波信号として抽出することが望ましい。 差成分を用いる場合には、 変調波信 号の周波数よりも周波数変換後の中間周波信号の周波数の方が低くなるため、 C M〇 Sプロセスあるいは M O Sプロセスによって形成した増幅素子における 1 / ： f ノイズの影響が顕著になる。 したがって、 このような場合に、 ノイズの発生源 となる増幅素子を pチャネルの F E Tによって形成することにより、 ノイズ低減 の効果が大きくなる。
また、 上述した局部発振信号の周波数と変調波信号の搬送波周波数との差が、 変調波信号の占有周波数帯域幅よりも小さいことが望ましい。 特に、 このような 変調波信号と局部発振信号の各周波数設定がなされている場合には、 直流成分に 近い領域が信号帯域として使用されることになるため、 1 / f ノイズの影響が最 も大きくなる。 したがって、 このような場合に、 ノイズの発生源となる増幅素子 を Pチャネルの FETによつて形成することにより、 ノィズ低減の効果が最も大 きくなる。
また、 上述.した混合回路、 中間周波増幅器および中間周波フィル夕が縦続接続 されており、 これらに含まれる増幅素子として多段接続された FETに着目した ときに、 前段に配置された FETのゲート長 Lおよびゲート幅 Wを、 それより後 段に配置された F E Tのゲート長 Lおよびゲート幅 Wよりも大きな値に設定する ことが望ましい。 一般に、 FETにおいて発生する lZfノイズは、 ゲート長 L とゲート幅 Wのそれぞれの逆数に比例して大きくなることが知られている。 した がって、 ゲ一ト長 Lとゲート幅 Wを大きく設定することにより、 この FETで発 生する 1/f ノイズを低減することができる。 特に、 増幅素子として多段接続さ れた FE Tを考えたときに、 前段部分に含まれる FE Tにおいて発生した lZf ノイズは、 それより後段の FETにおいて増幅されるため、 前段部分に含まれる FETにおいて発生する 1 /fノィズを低減することは、 全体の低周波ノィズを 低減するために好ましい。 また、 後段部分に含まれる FETにおいて発生する 1 /fノィズは、 それよりも後段の F E Tにおいて増幅される程度が少ないため、 全体の低周波ノィズの低減に寄与する割合は少ないと考えられる。 したがって、 この後段部分に含まれる F E Tのゲート長 Lとゲート幅 Wをそれよりも前段の F E Tのそれらよりも小さな値にすることにより、 FE Tによる占有面積を小さく することができ、 チヅプの小型化によるコスト低減を図ることができる。
また、 上述した混合回路、 中間周波増幅器および中間周波フィル夕が縦続接続 されており、 これらに含まれる増幅素子として多段接続された任意位置の FE T に着目したときに、 この FETによって発生するノイズ成分が入力信号に含まれ るノィズ成分よりも小さくなるように、 それそれの F E Tのゲート長 Lとゲ一ト 幅 Wを設定することが望ましい。 いずれかの F E Tにおいて発生するノィズ成分 をこの FETの入力信号中のノイズ成分よりも小さくすることにより、 全体の低 周波ノィズの低減が可能になる。
また、 上述した半導体基板には Nゥエルが形成されており、 この Nゥエル上に 少なくとも混合回路、 中間周波増幅回路、 中間周波フィルタおよび局部発振器を 含む構成部品が形成されていることが望ましい。 これらの構成部品を Nゥェル上 に形成することにより、 Nゥエルとその下の半導体基板との間に形成された p n 接合面を介してノィズ電流が流れることを防止することが可能になり、 Nゥエル 上の回路において発生したノイズが半導体基板を通して他の部品に回り込むこと を防止することができる。
また、 上述した半導体基板には、 構成部品の周囲にガードリングが形成されて いることが望ましい。 これにより、 Nゥエル上に形成された回路において発生し たノイズが半導体基板を通して他の部品に回り込むことをさらに有効に防止する ことができる。
また、 上述したガードリングは、 半導体基板表面から Nゥェルよりも深い位置 まで形成されていることが望ましい。 ガードリングを深い位置まで形成すること により、 このガードリングを超えて回り込む低周波領域の 1 ノィズを除去す ることができる。 図面の簡単な説明
図 1は、 一実施形態の F M受信機の構成を示す図、
図 2は、 C M O Sプロセスあるいは M O Sプロセスを用いて製造した F E丁の ノイズ特性を示す図、
図 3は、 多段接続された増幅素子の概略を示す図、
図 4は、 F E Tのゲート幅 Wとゲート長 Lを示す図、
図 5は、 Nゥエル上に構成部品を形成する場合の概略構造を示す平面図、 図 6は、 図 5に示した構造の断面図である。 発明を実施するための最良の形態
以下、 本発明を適用した一実施形態の受信機について詳細に説明する。
図 1は、 本実施形態の F M受信機の構成を示す図である。 図 1に示す F M受信 機は、 1チップ部品 1 0として形成された高周波増幅回路 1 1、 混合回路 1 2、 局部発振器 1 3、 中間周波フィル夕 1 4、 1 6、 中間周波増幅回路 1 5、 リミツ ト回路 1 7、 F M検波回路 1 8、 ステレオ復調回路 1 9を含んで構成されている < アンテナ 20によって受信した FM変調波信号を高周波増幅回路 1 1によって 増幅した後、 局部発振器 13から出力される局部発振信号を混合することにより、 高周波信号から中間周波信号への変換を行う。 例えば、 高周波増幅回路 1 1から 出力される変調波信号の搬送波周波数を f 1、 局部発振器 13から出力される局 部発振信号の周波数を: e 2とすると、 混合回路 12からは: f 1—f 2の周波数を 有する中間周波信号が出力される。
中間周波フィル夕 14、 16は、 中間周波増幅回路 15の前段および後段に設 けられており、 入力される中間周波信号から所定の帯域成分のみを抽出する。 中 間周波増幅回路 1 5は、 中間周波フィル夕 14、 1 6を通過する一部の中間周波 信号を増幅する。
リミット回路 1 7は、 入力される中間周波信号を高利得で増幅する。 FM検波 回路 18は、 リミット回路 17から振幅一定の信号に対して FM検波処理を行う。 ステレオ復調回路 1 9は、 FM検波回路 18から出力される FM検波後のコンポ ジット信号に対してステレオ復調処理を行って、 L信号および R信号を生成する。 上述した本実施形態の 1チヅプ部品 10は、 CM 0 Sプロセスあるいは M〇 S プロセスを用いて半導体基板上に一体形成されている。 この半導体基板上には、 図 1に示した 1チップ部品 10を構成する各回路のみが形成されている他に、 各 種のアナログ回路やデジタル回路が形成されている。 CMO Sプロセスあるいは MO Sプロセスによって各種の CMO S部品を形成することが容易であるため、 例えば受信周波数を設定するために局部発振器 13の発振周波数を可変する周波 数シンセサイザや表示装置とその制御回路等が同じ半導体基板上に形成すること が望ましい。
ところで、 一般にバイポーラトランジスタに比べて CM OSプロセスあるいは MO Sプロセスで形成した FETは、 低周波ノイズである l/f ノイズが大きい という特徴がある。 したがって、 図 1に示した 1チップ部品 10を CMOSプロ セスあるいは M〇 Sプロセスを用いて 1チヅプ上に形成すると、 その中に含まれ る増幅素子としての FETが lZfノイズの発生源になってしまう。 しかも、 高 い周波数の変調波信号を混合回路 12を用いて低い周波数の中間周波信号に変換 すると、 この中間周波信号における 1 / f ノィズ成分の占める割合が高くなつて、 SN比の悪化による受信品質の劣化を招くことになる。
このため、 本実施形態の受信機を構成する 1チップ部品 10では、 少なくとも 混合回路 12、 中間周波フィルタ 14、 16、 中間周波増幅回路 15および局部 発振器 13に含まれる増幅素子として pチャネル型の FETを用いている。
図 2は、 CMO Sプロセスあるいは M〇 Sプロセスを用いて製造した FE丁の ノイズ特性を示す図である。 横軸が周波数を、 縦軸がノイズレベルをそれそれ示 している。 また、 実線で示した特性が pチャネル型の FETのノイズ特性を、 点 線で示した特性が nチヤネル型の F E Tのノィズ特性をそれぞれ示している。 図 2に示すように、 pチャネル型の FE Tの方が、 nチャネル型の FE Tに比べて、 低周波領域に現れる 1/f ノイズが小さい。 これは、 pチャネル型の FETの方 が移動度が小さいからであると考えられる。
したがって、 pチャネル型の FETを増幅素子として用いることにより 1/f ノイズ自体を少なくすることができるため、 1チップ部品 10における低周波ノ ィズの発生を低減して、 受信機全体における SN比の向上および信号品質の改善 を図ることが可能になる。
また、 上述した 1チップ部品 10に含まれる混合回路 12から後段の中間周波 フィル夕 16まで （あるいはリミット回路 17まで） を考えた場合に、 これらの 各回路に含まれる増幅率が 1以上の増幅素子に着目すると、 等価的に複数段の増 幅素子が多段接続されていると考えることができる。
図 3は、 多段接続された増幅素子の概略を示す図である。 図 3に示すように、 n段の増幅素子 30— 1、 30— 2、 ···、 30— nが多段接続されている。 上述 したように、 各増幅素子 30— 1等は、 pチャネル型の FE Tによって構成され ている。
ところで、 一般に、 MOS型の FETが発生するノイズ電圧 vn は、
vn = ( (8kT (I+77) / (3 gm )
+ KF/ (2 f CoxWLK' ) ) 厶: f)
と表すことができる。 ここで、 kはボルヅマン定数、 Tは絶対温度、 gm は相互 コンダクタンス、 Coxはゲート酸化膜を挟んだゲートとチャネルの間の容量、 W はゲート幅、 Lはゲート長、 fは周波数、 Afは周波数: Pの帯域幅である。 KF はノイズパラメ一夕であり、 10— 2°〜 10— 25程度の値となる。 また、 77、 K， は所定のパラメ一夕である。
この式において、 右辺の第 2項が l/fノイズを示すものであり、 fの逆数に 比例、 すなわち周波数 fが低くなるほど 1 / f ノイズが大きくなることがわかる。 また、 この式から、 1/fノイズは、 FE Tのゲート幅 Wの逆数やゲート長 L の逆数にも比例していることがわかる。 図 4は、 F E Tのゲート幅 Wとゲート長 Lを示す図であり、 半導体基板の表面近傍に形成された FET全体を示す平面図 が示されている。
したがって、 ゲート幅 Wやゲート長 Lを大きな値に設定することによつても 1 Zf ノイズを低減できることがわかる。 しかし、 全ての FETについて、 ゲート 幅 Wとゲート長 Lを大きくすると、 各 F E Tの示す面積が大きくなつてチップ面 積の増加を招くため、 1 Zf ノィズ低減の効果が大きな F E Tのみについてゲ一 ト幅 Wとゲート長 Lを所定値に設定することが望ましい。
特に、 FETによって構成された増幅素子 30— 1等を多段接続した場合を考 えたときに、 前段部分に含まれる増幅素子において発生した lZf ノイズは、 そ れより後段の増幅素子において増幅されるため、 前段部分に含まれる増幅素子に おいて発生する lZf ノイズを低減することは、 全体の低周波ノイズを低減する ために好ましい。 一方、 後段部分に含まれる増幅素子において発生する l/f ノ ィズは、 それよりも後段の増幅素子において増幅される程度が少ないため、 全体 の低周波ノイズの低減に寄与する割合は少ないと考えられる。 したがって、 この 後段部分に含まれる増幅素子を構成する F E Tのゲート長 Lとゲート幅 Wをそれ よりも前段の FE Tのそれらよりも小さな値にすることにより、 FE Tによる占 有面積を小さくすることができ、 チップの小型化によるコスト低減を図ることが できる。
あるいは、 図 3に示した任意位置の増幅素子を構成する FE Tに着目したとき に、 この FETによって発生するノイズ成分がこの FETの入力信号に含まれる ノィズ成分よりも小さくなるように、 それそれの増幅素子を構成する F E Tのゲ ート長 Lとゲート幅 Wを設定するようにしてもよい。 いずれかの増幅素子を構成 する FETにおいて発生するノイズ成分をこの FETの入力信号中のノイズ成分 よりも小さくすることにより、 全体の低周波ノイズの低減が可能になる。
なお、 本発明は上記実施形態に限定されるものではなく、 本発明の要旨の範囲 内において種々の変形実施が可能である。 例えば、 上述した実施形態では、 F M 受信機について説明したが、 AM受信機やデータ端末装置等の各種の受信機や送 信機あるいは通信機であっても、 本発明を適用することができる。 また、 直交復 調を行うために、 2つの混合回路と 1つの局部発振器と 1つの移相器を有する受 信機等についても本発明を適用することができる。
また、 上述した実施形態では、 局部発振信号の周波数と変調波信号の搬送波周 波数との関係については特に言及していないが、 これらの周波数の差が変調波信 号の占有周波数帯域幅よりも小さい場合には、 混合回路 1 2から出力される中間 周波信号において直流成分に近い領域が信号帯域として使用されることになるた め、 l / f ノイズの影響が最も大きくなる。 したがって、 このような設定がなさ れた受信機に本発明を適用することにより、 ノィズ低減の効果を最も大きくする ことができる。
また、 上述した実施形態において、 少なくとも混合回路 1 2、 中間周波増幅回 路 1 5、 中間周波フィルタ 1 4、 1 6および局部発振器 1 3を含む構成部品を半 導体基板上に一体形成する場合に、 これらの構成部品を Nゥエル上に形成するこ とにより、 半導体基板を通ってこれらの構成部品から他の回路にノイズが回り込 むことを防止することができる。
図 5は、 Nゥエル上に構成部品を形成する場合の概略構造を示す平面図である c また、 図 6は図 5に示した構造の断面図である。 図 5に示す構造では、 少なくと も混合回路 1 2、 中間周波増幅回路 1 5、 中間周波フィル夕 1 4、 1 6および局 部発振器 1 3を含む構成部品 4 0に含まれる多段接続された増幅素子が pチヤネ ル型の F E Tを用いて構成されている場合に、 この構成部品 4 0が Nゥエル 5 2 上に形成されている。
Nゥヱル 5 2と P形の半導体基板 5 0との間には P N接合面が形成されるため、 Nゥエル 5 2の電位の方が半導体基板 5 0よりも高い場合には、 Nゥヱル 5 2か ら半導体基板 5 0に向けて流れる電流がこの P N接合面で遮断される。 このため、 Nゥエル 5 2上に形成された構成部品 4 0において発生したノィズが半導体基板 5 0を通って他の回路に回り込むことを防止することができる。
また、 図 6に示すように、 半導体基板 5 0の表面近傍であって、 Nゥヱル 5 2 を囲む周辺領域に、 ガードリング 5 4が形成されている。 このガードリング 5 4 は、 P形の半導体基板 5 0の一部を N形領域に形成したものである。 ガードリン グ 5 4と半導体基板 5 0によって P N P層が形成されるため、 Nゥエル 5 2上に 形成された構成部品 4 0で発生したノイズが半導体基板 5 0の表面近傍'を通って 他の回路に回り込むことを有効に防止することができる。
特に、 このガードリング 5 4は、 半導体基板 5 0のより深層領域に達するよう に、 例えば Nゥエル 5 2よりも深い箇所まで達するように形成することが望まし い。 これにより、 Nゥエル 5 2上に形成された構成部品 4 0で発生したノイズが ガードリング 5 4の下側 （半導体基板 5 0の内部） を通って他の回路に回り込む 場合に、 より低周波成分の回り込みを防止することが可能になる。 産業上の利用可能性
上述したように、 本発明によれば、 増幅素子として移動度が小さい pチャネル 型の F E Tを用いることにより l / f ノイズ自体を少なくすることができるため、 少なくとも混合回路、 中間周波増幅回路、 中間周波フィル夕および局部発振器を C M 0 Sプロセスあるいは M O Sプロセスによって半導体基板上に一体形成した 場合であってもこれらにおいて発生する低周波ノイズを低減することが可能にな る。

Claims

請 求 の 範 囲
1 . アンテナを介して受信した変調波信号を増幅する高周波増幅回路と、 所定の 局部発振信号を発生する局部発振器と、 前記高周波増幅回路によって増幅された 変調波信号と前記局部発振器から出力された局部発振信号とを混合して出力する 混合回路と、 前記混合回路から出力される中間周波信号を増幅する中間周波増幅 回路と、 前記中間周波信号を選択的に出力する中間周波フィル夕とを有する受信 機において、
少なくとも前記混合回路、 前記中間周波増幅回路、 前記中間周波フィル夕およ び前記局部発振器を C M 0 Sプロセスあるいは M〇 Sプロセスによって半導体基 板上に一体形成するとともに、 これらに含まれる増幅素子を pチャネル型の F E Tを用いて形成することを特徴とする受信機。
2 . 前記中間周波フィルタは、 前記変調波信号と前記局部発振信号の差成分を前 記中間周波信号として抽出することを特徴とする請求の範囲第 1項記載の受信機
3 . 前記局部発振信号の周波数と前記変調波信号の搬送波周波数との差が、 前記 変調波信号の占有周波数帯域幅よりも小さいことを特徴とする請求の範囲第 1項 記載の受信機。
4 . 前記混合回路、 前記中間周波増幅器および前記中間周波フィル夕が縦続接続 されており、 これらに含まれる前記増幅素子として多段接続された前記 F E Tに 着目したときに、 前段に配置された前記 F E Tのゲート長 Lおよびゲ一ト幅 Wを、 それより後段に配置された前記 F E Tのゲート長 Lおよびゲート幅 Wよりも大き な値に設定することを特徴とする請求の範囲第 1項記載の受信機。
5 . 前記混合回路、 前記中間周波増幅器および前記中間周波フィル夕が縦続接続 されており、 これらに含まれる前記増幅素子として多段接続された任意位置の前 記 F E Tに着目したときに、 この F E Tによって発生するノイズ成分が入力信号 に含まれるノイズ成分よりも小さくなるように、 それぞれの前記 F E Tのゲート 長 Lとゲート幅 Wを設定することを特徴とする請求の範囲第 1項記載の受信機。
6 . 前記半導体基板には Nゥェルが形成されており、 この Nゥエル上に少なく とも前記混合回路、 前記中間周波増幅回路、 前記中間周波フィルタおよび前記局 部発振器を含む構成部品が形成されている請求の範囲第 1項記載の受信機。
7 . 前記半導体基板には、 前記構成部品の周囲にガードリングが形成されてい る請求の範囲第 6項記載の F E T受信機。
8 . 前記ガードリングは、 前記半導体基板表面から前記 Nゥエルよりも深い位 置まで形成されている請求の範囲第 7項記載の受信機。
PCT/JP2002/006269 2001-06-29 2002-06-24 Recepteur WO2003003595A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/482,003 US7130597B2 (en) 2001-06-29 2002-06-24 Receiver having high-frequency amplifier circuit portions integrally formed on a semiconductor substrate
JP2003509653A JP4092288B2 (ja) 2001-06-29 2002-06-24 受信機

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001198213 2001-06-29
JP2001-198213 2001-06-29

Publications (1)

Publication Number Publication Date
WO2003003595A1 true WO2003003595A1 (fr) 2003-01-09

Family

ID=19035700

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/006269 WO2003003595A1 (fr) 2001-06-29 2002-06-24 Recepteur

Country Status (5)

Country Link
US (1) US7130597B2 (ja)
JP (1) JP4092288B2 (ja)
CN (1) CN100508407C (ja)
TW (1) TW561704B (ja)
WO (1) WO2003003595A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437859A (zh) * 2011-11-08 2012-05-02 天津理工大学 一种无线通信接收机射频前端抗干扰电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SI22727A (sl) * 2008-02-13 2009-08-31 Vinko Kunc Postopek in vezje za hitro znižanje napetosti enosmerne komponente in nizkofrekvenčnih komponent na izhodu mešalnega vezja v sprejemniku UHF oddajno-sprejemne enote
US9035704B2 (en) * 2010-10-01 2015-05-19 Northrop Grumman Systems Corporation High impedance microwave electronics
WO2013074474A1 (en) * 2011-11-15 2013-05-23 University Of Florida Research Foundation, Inc. Offset generative receiver
GB2527293B (en) * 2014-06-13 2016-08-10 Canon Kk Impedance adaptation in a THz detector
US10615887B1 (en) * 2018-09-24 2020-04-07 Seagate Technology Llc Mitigation of noise generated by random excitation of asymmetric oscillation modes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245568A (ja) * 1993-09-09 1995-09-19 Ericsson Inc ラジオ受信機
JPH09139689A (ja) * 1995-08-22 1997-05-27 At & T Corp ラジオ周波数システムのための低ノイズ増幅器、ミキサおよび周波数シンセサイザ回路
JP2000082779A (ja) * 1998-09-04 2000-03-21 Tif:Kk 受信機
JP2000332629A (ja) * 1999-05-20 2000-11-30 Tif:Kk 受信機
JP2002057294A (ja) * 2000-08-14 2002-02-22 Niigata Seimitsu Kk 通信用半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167246A (en) * 1997-05-09 2000-12-26 Micrel Incorporated Fully integrated all-CMOS AM receiver
CN1311625C (zh) * 2001-02-22 2007-04-18 新泻精密株式会社 Fet频带放大器
US6658245B2 (en) * 2001-03-28 2003-12-02 Motorola, Inc. Radio receiver having a dynamic bandwidth filter and method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245568A (ja) * 1993-09-09 1995-09-19 Ericsson Inc ラジオ受信機
JPH09139689A (ja) * 1995-08-22 1997-05-27 At & T Corp ラジオ周波数システムのための低ノイズ増幅器、ミキサおよび周波数シンセサイザ回路
JP2000082779A (ja) * 1998-09-04 2000-03-21 Tif:Kk 受信機
JP2000332629A (ja) * 1999-05-20 2000-11-30 Tif:Kk 受信機
JP2002057294A (ja) * 2000-08-14 2002-02-22 Niigata Seimitsu Kk 通信用半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437859A (zh) * 2011-11-08 2012-05-02 天津理工大学 一种无线通信接收机射频前端抗干扰电路

Also Published As

Publication number Publication date
US20050107062A1 (en) 2005-05-19
TW561704B (en) 2003-11-11
CN100508407C (zh) 2009-07-01
JP4092288B2 (ja) 2008-05-28
JPWO2003003595A1 (ja) 2004-10-21
US7130597B2 (en) 2006-10-31
CN1650531A (zh) 2005-08-03

Similar Documents

Publication Publication Date Title
US7529529B2 (en) Low noise, high-linearity RF front end receiver
Lien et al. 24.3 A high-linearity CMOS receiver achieving+ 44dBm IIP3 and+ 13dBm B 1dB for SAW-less LTE radio
US7474885B2 (en) Passive subharmonic mixer
TWI345369B (en) High dynamic range time-varying integrated receiver for elimination of off-chip filters
US7099646B1 (en) Signal mixer having a single-ended input and a differential output
US8106710B2 (en) Apparatus and method for variable gain transconductance
US8041327B2 (en) Wideband resistive input mixer with noise-cancelled impedance
US7016664B2 (en) Mixer circuit arrangement and an image-reject mixer circuit arrangement
US8588726B2 (en) Low noise mixer
US6590438B1 (en) Integrated circuit adjustable RF mixer
JP4092205B2 (ja) Ｆｅｔ帯域増幅器
JP4566182B2 (ja) 周波数混合器
US20090034658A1 (en) Self-mixing Receiver and Forming Method Thereof
US20060091944A1 (en) I/Q quadrature demodulator
JP2005533375A (ja) 深いｎウェルＣＭＯＳ工程で具現された垂直型バイポーラジャンクショントランジスタを用いた直接変換受信機
WO2003003595A1 (fr) Recepteur
US6429742B1 (en) Gain-controlled tuned differential adder
JP4106267B2 (ja) リミット回路
JP2002204129A (ja) Ａｍ放送用増幅回路
JP2008103970A (ja) ミキサ及び受信装置
WO2006032932A1 (en) Rf input stage for low noise amplifier or mixer
JP3712787B2 (ja) Ｆｍ受信機
CA2375173C (en) Integrated circuit adjustable rf mixer
WO2003003561A1 (fr) Circuit melangeur de frequences
KR100689614B1 (ko) 초광대역 무선 통신 시스템의 수신 장치 및 이를 이용한신호 변환 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2003509653

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10482003

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 028132262

Country of ref document: CN

122 Ep: pct application non-entry in european phase