JP2005533375A - 深いｎウェルＣＭＯＳ工程で具現された垂直型バイポーラジャンクショントランジスタを用いた直接変換受信機 - Google Patents

深いｎウェルＣＭＯＳ工程で具現された垂直型バイポーラジャンクショントランジスタを用いた直接変換受信機 Download PDF

Info

Publication number
JP2005533375A
JP2005533375A JP2004521263A JP2004521263A JP2005533375A JP 2005533375 A JP2005533375 A JP 2005533375A JP 2004521263 A JP2004521263 A JP 2004521263A JP 2004521263 A JP2004521263 A JP 2004521263A JP 2005533375 A JP2005533375 A JP 2005533375A
Authority
JP
Japan
Prior art keywords
cmos process
well
source
drain diffusion
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004521263A
Other languages
English (en)
Inventor
クイロ リ
イルク ナム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of JP2005533375A publication Critical patent/JP2005533375A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency

Abstract

【課題】 ＤＣオフセット、Ｉ／Ｑ信号間整合特性、及び１／ｆ雑音特性が改善された直接変換受信機を提供する。
【解決手段】本発明の一実施形態に係る直接変換受信機は、受信信号の特定帯域を濾過させるバンドパスフィルタ、バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、低雑音増幅器から出力された信号を局部発振信号と混合してスカラー基底帯域信号を出力する能動ミキサ、及び能動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含み、能動ミキサは深いｎウェルを持つ３重ウエルＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されたスイチング素子を含む。

Description

本発明は、通信システムに係り、さらに詳しくは、ＤＣオフセット、Ｉ／Ｑ回路間整合特性、及び雑音特性が改善された、受信感度に優れた直接変換受信機(Direct Conversion Receiver)に関する。
現在、単一チップを具現するための受信機構造中の一つとして、直接変換受信機が非常に盛んに研究されている。直接変換受信機は、フィルタなどの外部素子を減らすことができ、デジタル信号処理負担を減らすことができるので、特にデジタル回路の具現が容易なＣＭＯＳ工程を用いた単一チップ製作に最適の構造である。直接変換受信機としては、ＲＦ(Radio Frequency)信号を基底帯域に変換するＲＦ直接変換受信機と、ＲＦ信号を特定ＩＦ(Intermediate Frequency)信号に変換した後、再びこのＩＦ信号を基底帯域に変換するＩＦ直接変換受信機とが挙げられる。
図１は、ＣＭＯＳ工程を用いた従来のベクトルＲＦ直接変換受信機を示す示すブロック図である。
図１に示すように、ベクトルＲＦ直接変換受信機は、バンドパスフィルタ(Band Pass Filter)１０１、低雑音増幅器(Low Noise Amplifier)１０３、位相変換素子１０５、第１及び第２能動ミキサ(Mixer)１０７、１０９、および基底帯域アナログ回路(Base-band analog circuits)１１１で構成されており、低雑音増幅器１０３、第１及び第２能動ミキサ１０７、１０９、及び基底帯域アナログ回路１１１は、いずれもＣＭＯＳ工程で具現される。図１に示した直接変換受信機は、無線周波数信号を同位相局部発振信号及び直交位相局部発振信号とそれぞれ混合することにより、二つのベクトル基底帯域信号Ｉ、Ｑをそれぞれ出力する。
図２は、ＣＭＯＳ工程を用いた従来のベクトルＩＦ直接変換受信機を示すブロック図である。
図２に示すように、ベクトルＩＦ直接変換受信機は、バンドパスフィルタ２０１、低雑音増幅器２０３、第１能動ミキサ２０５、位相変換素子２０７、第２及び第３能動ミキサ２０９、２１１、及び基底帯域アナログ回路２１３で構成されており、低雑音増幅器２０３、第１、第２及び第３能動ミキサ２０５、２０９、２１１、及び基底帯域アナログ回路２１３は、いずれもＣＭＯＳ工程で具現される。図２に示したＩＦ直接変換受信機は、第１能動ミキサ２０５によって無線周波数信号を中間周波数信号に変換し、それをさらに第２及び第３能動ミキサによって二つのベクトル基底帯域信号Ｉ、Ｑにそれぞれ変換して出力する。
図３は、図１及び図２に示した直接変換受信機において、ＣＭＯＳギルバートセル(Gilbert cell)を用いて具現した典型的なミキサの回路図である。
図３に示すように、ミキサは増幅部３１００及び混合部３３００で構成される。増幅部３１００は増幅素子ＭＡ３１で構成され、入力された信号を増幅させる。混合部３３００は第１及び第２スイチング素子ＭＳ３１、ＭＳ３２で構成され、入力信号と局部発振信号ＬＯを混合して両信号の周波数の差にあたる信号を出力する。従来のＣＭＯＳ直接変換受信機において、ミキサに使用された増幅素子ＭＡ３１及び第１及び第２スイチング素子ＭＳ３１、ＭＳ３２は、いずれもＭＯＳ素子で具現された。
従来の直接変換受信機は、局部発振器漏洩(local oscillator leakage)によるＤＣオフセット問題及びＩ／Ｑ回路間の不整合などの問題があって集積回路への具現に難が多い。特に、図１に示すように、ＣＭＯＳ工程のみを用いて直接変換受信機を具現すると、次のようなさらに深刻な問題が発生する。
第一に、ＭＯＳ素子間不整合と素子自体内における１／ｆ雑音によって生じたさらなるＤＣオフセット問題及びシステムの雑音特性(Noise Figure)の劣化問題がある。特に、低周波基底帯域信号を出力する、図３に示した第１及び第２スイチング素子ＭＳ３１、ＭＳ３２、及び図１に示した基底帯域アナログ回路１１１に使用されるＭＯＳ素子は、かかる問題を発生させる主な要因である。このような問題の根本的な解決は不可能であり、ただし、帯域幅が広い広帯域無線システムの場合、ハイパスフィルタ(High Pass Filter)などを利用してかかる問題を多少解消することができる。しかし、一般的に信号帯域幅が１／ｆ雑音コーナー周波数(corner frequency)より小さな狭帯域システムの場合、信号が１／ｆ雑音に消されるようになれば、信号対雑音比の深刻な劣化をもたらすことはもとより、システム全体のダイナミックレンジを大幅に減らし、ひいてはいわば飽和現象を起こして回路が完全に動作不能状態になってしまう恐れもある。
第二に、ＭＯＳ素子の不整合によってＩ、Ｑ信号経路間の不整合が生じ、これにより信号対雑音比の深刻な劣化が見られる。
バイポーラジャンクショントランジスタ(Bipolar Junction Transistor：以下、「ＢＪＴ」という)は、このようなＭＯＳ素子に比べて、素子間の整合特性に優れ、素子自体の１／ｆ雑音が数百倍以上小さいため、ＤＣオフセット問題と１／ｆ雑音によるシステム雑音特性の劣化問題を相当解決することができる。したがって、ＣＭＯＳ素子とＢＪＴ素子を一緒に集積したＢｉＣＭＯＳ工程を用いた直接変換受信機が開発された。ＢｉＣＭＯＳ工程を用いた直接変換受信機は、ＭＯＳ工程を用いたものに比べてＤＣオフセット及び１／ｆ雑音特性が格段に改善されたが、ＣＭＯＳ工程を用いたものに比べて製造コストが高く、開発期間が長く、デジタル回路性能が純粋なＣＭＯＳに比べて格段に落ちて単一チップの具現には極めて不利であるという短所があった。
一方、ＣＭＯＳのみの工程で得られる側面ＢＪＴあるいは垂直型寄生ＢＪＴを用いて、前記ＭＯＳ素子特性が持つ問題点を乗り越えるための研究が行われた。しかし、このようなＢＪＴ素子は、動作周波数性能がＭＯＳ素子より極めて低いため、バンドギャップレファレンス(band gap reference)などのＤＣ回路に限って使用されており、特に側面ＢＪＴは、素子間整合特性が垂直型ＢＪＴよりも悪いという短所があった。
本発明の目的は、ＤＣオフセット、Ｉ／Ｑ信号間整合特性、及び１／ｆ雑音特性が改善された直接変換受信機を提供することにある。
本発明の他の目的は、送受信帯域幅が狭いアプリケーションにも使用可能な直接変換受信機を提供することにある。
上記目的を達成するため、本発明の一実施形態に係る直接変換受信機は、受信信号の特定帯域を濾過させるバンドパスフィルタと、バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、低雑音増幅器から出力された信号を局部発振信号と混合してスカラー基底帯域信号を出力する能動ミキサと、能動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含み、能動ミキサは深いｎウェルを持つ３重ウエルＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されたスイチング素子を含む。本発明の一実施形態に係る直接変換受信機において、低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いるか、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現される。本発明の一実施形態に係る直接変換受信機において、基底帯域アナログ回路はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いるか、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現される。
本発明の他の実施形態に係る直接変換受信機は、受信信号の特定帯域を濾過させるバンドパスフィルタと、バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、局部発振信号の印加を受けて同位相局部発振信号及び直交位相局部発振信号を出力する位相変換素子と、低雑音増幅器から出力された信号を位相変換素子から出力された同位相局部発振信号及び直交位相局部発振信号と混合して、それぞれ同位相基底帯域ベクトル信号及び直交位相基底帯域ベクトル信号を出力する第１及び第２能動ミキサと、第１及び第２能動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含み、第１及び第２能動ミキサは深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されたスイチング素子を含む。本発明の他の実施形態に係る直接変換受信機において、低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いるか、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現される。本発明の他の実施形態に係る直接変換受信機において、基底帯域アナログ回路はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いるか、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現される。
本発明の他の実施形態に係る直接変換受信機は、受信信号の特定帯域を濾過させるバンドパスフィルタと、バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、低雑音増幅器から出力された信号を第１局部発振信号と混合して中間周波数信号を出力する第１能動ミキサと、第１能動ミキサから出力された中間周波数信号を第２局部発振信号と混合して基底帯域スカラー信号を出力する第２能動ミキサと、第２能動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含み、第２能動ミキサは深いｎウェルを持つ３重ウエルＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されたスイチング素子を含む。本発明の他の実施形態に係る直接変換受信機において、低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いるか、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現される。本発明の他の実施形態に係る直接変換受信機において、基底帯域アナログ回路はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いるか、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現される。
本発明の他の実施形態に係る直接変換受信機は、受信信号の特定帯域を濾過させるバンドパスフィルタと、バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、低雑音増幅器から出力された信号を第１局部発振信号と混合して中間周波数信号を出力する第１能動ミキサと、第２局部発振信号の印加を受けて同位相局部発振信号及び直交位相局部発振信号を出力する位相変換素子と、第１能動ミキサから出力された中間周波数信号を位相変換素子から出力された同位相局部発振信号及び直交位相局部発振信号と混合して、それぞれ同位相基底帯域ベクトル信号及び直交位相基底帯域ベクトル信号を出力する第２及び第３能動ミキサと、第２及び第３能動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含み、第２及び第３能動ミキサは深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されたスイチング素子を含む。本発明の他の実施形態に係る直接変換受信機において、低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いるか、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現される。本発明の他の実施形態に係る直接変換受信機において、基底帯域アナログ回路はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いるか、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現される。
本発明の他の実施形態に係る直接変換受信機は、受信信号の特定帯域を濾過させるバンドパスフィルタと、バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、低雑音増幅器から出力された無線周波数信号を基底帯域スカラー信号に変換させる受動ミキサと、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現され、受動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含む。本発明の他の実施形態に係る直接変換受信機において、低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いる。本発明の他の実施形態に係る直接変換受信機において、受動ミキサはＣＭＯＳ工程で具現される。
本発明の他の実施形態に係る直接変換受信機は、受信信号の特定帯域を濾過させるバンドパスフィルタと、バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、局部発振信号の印加を受けて同位相局部発振信号及び直交位相局部発振信号を出力する位相変換素子と、低雑音増幅器から出力された無線周波数信号を位相変換素子から出力された同位相局部発振信号及び直交位相局部発振信号と混合して、それぞれ同位相基底帯域ベクトル信号及び直交位相基底帯域ベクトル信号を出力する第１及び第２受動ミキサと、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現され、第１及び第２受動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含む。本発明の他の実施形態に係る直接変換受信機において、低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いる。本発明の他の実施形態に係る直接変換受信機において、第１及び第２受動ミキサはＣＭＯＳ工程で具現される。
本発明の他の実施形態に係る直接変換受信機は、受信信号の特定帯域を濾過させるバンドパスフィルタと、バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、低雑音増幅器から出力された無線周波数信号を第１局部発振信号と混合して中間周波数信号を出力する第１能動ミキサと、第１能動ミキサから出力された中間周波数信号を第２局部発振信号と混合して基底帯域スカラー信号を出力する第２受動ミキサと、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現され、第２受動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含む。本発明の他の実施形態に係る直接変換受信機において、低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いる。本発明の他の実施形態に係る直接変換受信機において、第２受動ミキサはＣＭＯＳ工程で具現される。
本発明の他の実施形態に係る直接変換受信機は、受信信号の特定帯域を濾過させるバンドパスフィルタと、バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、低雑音増幅器から出力された信号を第１局部発振信号と混合して中間周波数信号を出力する第１能動ミキサと、第２局部発振信号の印加を受けて同位相局部発振信号及び直交位相局部発振信号を出力する位相変換素子と、第１能動ミキサから出力された中間周波数信号を位相変換素子から出力された同位相局部発振信号及び直交位相局部発振信号と混合して、それぞれ同位相基底帯域ベクトル信号及び直交位相基底帯域ベクトル信号を出力する第２及び第３受動ミキサと、深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタはＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースはＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタはＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現され、第２及び第３ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含む。本発明の他の実施形態に係る直接変換受信機において、低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いる。本発明の他の実施形態に係る直接変換受信機において、第２及び第３受動ミキサはＣＭＯＳ工程で具現される。
本発明の実施形態を添付図を参照して詳しく説明する。
図４は、標準３重ウエルＣＭＯＳ工程で具現されたＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ及び深いｎウェル垂直型ＮＰＮ ＢＪＴを示す断面図である。
標準３重ウエルＣＭＯＳ工程及びこの工程で具現されるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは、当業界に広く知られているものなので、ここでは詳しい説明を省略する。
図４に示すように、深いｎウェルを持つ３重ウエルＣＭＯＳ工程によって優れた性能の垂直型ＢＪＴを具現することができる。ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域(source-drain diffusion)４０１はエミッタを形成し、ｐウェル４０３及びｐ＋コンタクト(contact)４０５、４０７はベースを形成し、深いｎウェル４０９、ｎウェル４１１、４１３及びｎ＋ソース−ドレイン拡散領域４１５、４１７はコレクタを形成する。深いｎウェルＣＭＯＳ工程を用いて具現された垂直型ＢＪＴは、数ＧＨｚ回路に十分使用可能な高い高周波性能を有し、加えて素子間が隔離されていて、高速集積回路への適用が可能である。また、ＢＪＴ本来の特性から、１／ｆ雑音が ＭＯＳトランジスタよりも極めて少なく、素子間の整合特性も良いので、各種アナログ信号処理回路に有用なものである。深いｎウェル４０９の濃度が高いほど、ｐウェル４０３の深さが浅いほど、ＣＭＯＳの設計規則(design rule)が小さいほど、その性能が向上する。
図５は、図４に示した垂直型ＢＪＴを用いて具現した本発明の一実施形態に係るスカラーＲＦ直接変換受信機を示すブロック図である。図５に示した直接変換受信機は、無線周波数信号を局部発振信号ＬＯと混合することにより、一つのスカラー基底帯域信号を得ることができる。
図５に示すように、直接変換受信機はバンドパスフィルタ５０１、低雑音増幅器５０３、能動ミキサ５０５及び基底帯域アナログ回路５０７を含む。
本発明に係る直接変換受信機において、バンドパスフィルタ５０１は受信信号の特定帯域を濾過させる。低雑音増幅器５０３はバンドパスフィルタ５０１で濾過された信号を増幅させ、ＣＭＯＳ工程で具現される。ＣＭＯＳ工程では、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、ＮＰＮ ＢＪＴの順に性能が良いので、低雑音増幅器はＮＭＯＳトランジスタを用いて具現することが好ましい。しかし、本発明の精神は、低雑音増幅器５０３がＮＭＯＳトランジスタで具現された場合に限定されるものではなく、場合によってはＰＭＯＳトランジスタ、垂直型ＢＪＴでも具現できる。
能動ミキサ５０５は、受信された無線周波数信号を基底帯域信号に変換する。すなわち、低雑音増幅器５０３で増幅された信号を局部発振器（図示せず）で生成された局部発振信号ＬＯと混合して、両信号の周波数の差にあたる周波数を持つ基底帯域スカラー信号を出力する。本発明の一実施形態に係る直接変換受信機において、能動ミキサ５０５は垂直型ＢＪＴを用いて具現される。
基底帯域アナログ回路５０７はローパスフィルタ(Low Pass Filter)、増幅器などを含み、能動ミキサ５０５から出力された基底帯域信号を濾過、増幅させる。本発明の一実施形態に係る直接変換受信機において、基底帯域アナログ回路５０７は、垂直型バイポーラージャンクショントランジスタまたはＭＯＳトランジスタを用いて具現することができ、実施形態によってはこれらの組み合わせを用いて具現することもできる。
図６は、図４に示した垂直型ＢＪＴを用いて具現した本発明の他の実施形態に係るスカラーＩＦ直接変換受信機を示すブロック図である。図６に示したＩＦ直接変換受信機は、ＣＭＯＳで具現された第１ミキサ６０５及び垂直型ＢＪＴで具現された第２ミキサ６０７を含み、第１及び第２ミキサ６０５、６０７にはそれぞれ第１及び第２局部発振信号ＬＯ１、ＬＯ２が印加される点において、図５に示した直接変換受信機と異なっている。第１ミキサ６０５は、低雑音増幅器６０３で増幅された無線周波数信号を第１局部発振信号ＬＯ１と混合して中間周波数信号に変換し、第２ミキサ６０７は、中間周波数信号を第２局部発振信号ＬＯ２と混合して基底帯域スカラー信号に変換する。さらに、本発明の他の実施形態に係るＩＦ直接変換受信機において、好ましくは、第１ミキサ６０５及び第２ミキサ６０７間にＩＦフィルタが提供され、ＩＦフィルタはＩＦ帯域の信号を濾過させる。
図７は、図５及び図６に示した直接変換受信機において、ギルバートセルを用いた能動ミキサを本発明の一実施形態に基づいて示す回路図である。
図７に示すように、能動ミキサは増幅部７１００及び混合部７３００を含む。増幅部７１００は増幅素子ＭＡ７１を含み、入力電圧信号を出力電流信号に増幅させる。混合部７３００は第１及び第２スイチング素子ＭＳ７１、ＭＳ７２を含み、入力信号と局部発振信号ＬＯを混合して両信号の周波数の差にあたる基底帯域信号を出力する。
本発明の一実施形態に係る能動ミキサにおいて、増幅部７１００の増幅素子ＭＡ７１は優れた高周波性能を有するＭＯＳトランジスタで具現される。すなわち、前述したように、ＣＭＯＳ工程ではＮＭＯＳトランジスタの性能が最も高いので、図７に示すように、好ましくは、増幅部の増幅素子ＭＡ７１はＮＭＯＳトランジスタを用いて具現する。一方、１／ｆ雑音及びＤＣオフセットの問題がある第１及び第２スイチング素子ＭＳ７１、ＭＳ７２は、１／ｆ雑音及び素子間の整合特性に優れた垂直型ＢＪＴで具現される。このようにミキサを構成することにより、全体システムの高周波特性に大きな影響を及ぼさずに雑音特性が改善された無線周波数受信装置を具現することができる。ただし、ミキサによっては増幅部７１００不備の場合があるが、このようなミキサにおいても本発明の概念は適用される。
図８は、図４に示した垂直型ＢＪＴを用いて具現した本発明の他の実施形態に係るベクトルＲＦ直接変換受信機を示すブロック図である。
図８に示すように、本発明に係るベクトル直接変換受信機は、位相変換素子８０５、及び第１及び第２能動ミキサ８０７、８０９をさらに含むベクトル受信機で構成されたという点において、図５に示したスカラー直接変換受信機と異なっている。
以下、本発明の他の実施形態に係る直接変換受信機の構成及び動作を説明する。ただし、バンドパスフィルタ８０１及び低雑音増幅器８０３は、図５に示した本発明の一実施形態に係る直接変換受信機の場合と同じなので、ここでは説明を省略する。
位相変換素子８０５は、局部発振信号ＬＯを入力し、同位相局部発振信号及び直交位相局部発振信号に変換し、それをそれぞれ第１及び第２ミキサ８０７、８０９に出力する。
第１及び第２能動ミキサ８０７、８０９は、低雑音増幅器８０３から増幅された信号を、位相変換素子８０５から出力された同位相局部発振信号及び直交位相局部発振信号とそれぞれ混合して、同位相基底帯域ベクトル信号Ｉ及び直交位相基底帯域ベクトル信号Ｑとして出力する。本発明の一実施形態に係る直接変換受信機において、第１及び第２能動ミキサ８０７、８０９は、図７に示すように深いｎウェルＣＭＯＳ工程で具現された垂直型ＢＪＴを用いて具現される。すなわち、増幅素子ＭＡ７１は優れた性能のＮＭＯＳトランジスタで具現され、基底帯域信号を出力する第１及び第２スイチング素子ＭＳ７１、ＭＳ７２は、垂直型ＢＪＴで具現される。
基底帯域アナログ回路８１１は、ローパスフィルタ、増幅器などを含み、第１及び第２能動ミキサ８０７、８０９から出力された同位相基底帯域信号Ｉ及び直交位相基底帯域信号Ｑを濾過、増幅させる。本発明の一実施形態に係る直接変換受信機において、基底帯域アナログ回路８１１は垂直型ＢＪＴまたはＭＯＳトランジスタを用いて具現することができ、実施形態によってはそれらの組み合わせを用いて具現することができる。
前述したように、ＢＪＴは素子間整合特性に優れ、素子自体の１／ｆ雑音がＭＯＳトランジスタに比べて極めて小さいから、図８に示すように、ベクトル受信機に使用される第１及び第２能動ミキサ８０７、８０９のスイチング素子を、深いｎウェルＣＭＯＳ工程で具現された垂直型ＢＪＴを用いて具現する場合、受信信号と局部発振信号とのミキシング過程で発生する雑音及びＩ／Ｑ不整合問題を解決することができる。
図９は、図４に示した垂直型ＢＪＴを用いて具現した本発明の他の実施形態に係るベクトルＩＦ直接変換受信機を示すブロック図である。
図９に示すように、本発明の他の実施形態に係るベクトルＩＦ直接変換受信機は、位相変換素子９０７、及び第２及び第３能動ミキサ９０９、９１１をさらに含むベクトル受信機で構成されたという点において、図６に示したスカラーＩＦ直接変換受信機と異なっている。すなわち、第２及び第３ミキサ９０９、９１１は第１ミキサ９０５から出力された中間周波数信号を、位相変換素子９０７から出力された同位相局部発振信号及び直交位相局部発振信号とそれぞれ混合して、基底帯域同位相ベクトル信号Ｉ及び基底帯域直交位相ベクトル信号Ｑを出力する。
図１０は、図４に示した垂直型ＢＪＴを用いた本発明の他の実施形態に係るスカラーＲＦ直接変換受信機を示すブロック図である。
図１０に示すように、本発明の他の実施形態に係る直接変換受信機は、ＣＭＯＳ受動ミキサ１００５を用いたという点において、図５及び図８に示した直接変換受信機と異なっている。すなわち、図１０に示した本発明の他の実施形態によれば、直接変換受信機はバンドパスフィルタ１００１、低雑音増幅器１００３、受動ミキサ１００５及び基底帯域アナログ回路１００７を含む。
以下、本発明の他の実施形態に係る直接変換受信機の動作を説明する。
バンドパスフィルタ１００１は所望の帯域の信号を濾過させる。
低雑音増幅器１００３はＣＭＯＳ工程で具現され、バンドパスフィルタ１００１を通して濾過された信号を増幅させる。
ミキサ１００５はＣＭＯＳ工程で具現された受動ミキサであり、低雑音増幅器１００３で増幅された信号を局部発振信号ＬＯと混合し、基底帯域スカラー信号を出力する。
ＭＯＳ素子の場合、１／ｆ雑音の大きさは略ＤＣ電流の二乗に比例するので、ＭＯＳ素子を単に可変抵抗器として使用する受動ミキサのスイチング素子では、実際１／ｆ雑音が発生しない。したがって、受動ミキサを用いることにより、直接変換受信機の問題である１／ｆ雑音を除去することができる。ただし、受動ミキサは利得がなく、雑音特性が高いため、全体システムに必要な利得と雑音特性を得るために、高い利得の低雑音増幅器を用いるか、低雑音増幅器を２段以上用いることが望ましい。ただし、本発明の精神は当業者にとって明らかなものであり、低雑音増幅器の特定個数に限定されるものではない。

基底帯域アナログ回路１００７はローパスフィルタ、増幅器などを含み、受動ミキサ１００５から出力された基底帯域信号を濾過、増幅させる。本発明の他の実施形態に係る直接変換受信機において、基底帯域アナログ回路１００７は垂直型ＢＪＴを用いて具現され、これにより基底帯域アナログ回路１００７で発生する１／ｆ雑音及び不整合によって生じる問題が解決される。
図１１は、図４に示した垂直型ＢＪＴを用いた本発明の他の実施形態に係るスカラーＩＦ直接変換受信機を示すブロック図である。
図１１に示したＩＦ直接変換受信機は、ＣＭＯＳで具現された第１能動ミキサ１１０５及び第２受動ミキサ１１０７を含み、第１及び第２ミキサ１１０５、１１０７にはそれぞれ第１及び第２局部発振信号ＬＯ１、ＬＯ２が印加されるという点において、図１０に示した直接変換受信機と異なっている。第１能動ミキサ１１０５は、低雑音増幅器１１０３で増幅された無線周波数信号を第１局部発振信号ＬＯ１と混合して中間周波数信号に変換し、第２受動ミキサ１１０７は、中間周波数信号を第２局部発振信号ＬＯ２と混合して基底帯域スカラー信号に変換する。ひいて、本発明の他の実施形態に係るＩＦ直接変換受信機において、好ましくは、第１能動ミキサ１１０５及び第２受動ミキサ１１０７の間にＩＦフィルタが提供され、ＩＦフィルタはＩＦ帯域の信号を濾過させる。
図１２は、図４に示した垂直型ＢＪＴを用いた本発明の他の実施形態に係るベクトルＲＦ直接変換受信機を示すブロック図である。
図１２に示すように、本発明の他の実施形態に係るベクトルＲＦ直接変換受信機は、位相変換素子１２０５、第１及び第２受動ミキサ１２０７、１２０９をさらに含むベクトル受信機という点において、図１０に示したスカラー直接変換受信機と異なっている。
以下、本発明の他の実施形態に他の直接変換受信機の動作を説明する。ただし、バンドパスフィルタ１２０１及び低雑音増幅器１２０３は、図１０の場合と同じなので、ここでは説明を省略する。
位相変換素子１２０５は、局部発振信号ＬＯを入力し、同位相局部発振信号及び直交位相局部発振信号に変換し、それをそれぞれ第１及び第２受動ミキサ１２０７、１２０９に出力する。
第１及び第２受動ミキサ１２０７、１２０９は、低雑音増幅器１２０３で増幅された信号を位相変換素子１２０５からの信号と混合して、同位相基底帯域ベクトル信号Ｉ及び直交位相基底帯域ベクトル信号Ｑとして出力する。本発明の他の実施形態に係る直接変換受信機において、第１及び第２ミキサ１２０７、１２０９は受動ミキサであるので、前述したように、実質的に１／ｆ雑音が発生しない。
基底帯域アナログ回路１２１１はローパスフィルタ、増幅器などを含み、第１及び第２受動ミキサ１２０７、１２０９から出力された基底帯域同位相ベクトル信号Ｉ及び基底帯域直交位相ベクトル信号Ｑを濾過、増幅させる。本発明の他の実施形態に係る直接変換受信機において、基底帯域アナログ回路１２１１は垂直型ＢＪＴを用いて具現される。
図１３は、図４に示した垂直型ＢＪＴを用いた本発明の他の実施形態に係るベクトルＩＦ直接変換受信機を示すブロック図である。
図１３に示すように、本発明の他の実施形態に係るベクトルＩＦ直接変換受信機は、位相変換素子１３０７、及び第２及び第３受動ミキサ１３０９、１３１１をさらに含むベクトル受信機で構成されたという点において、図１１に示したスカラーＩＦ直接変換受信機と異なっている。すなわち、第２及び第３受動ミキサ１３０９、１３１１は第１能動ミキサ１３０５から出力された中間周波数信号を位相変換素子１３０７から出力された同位相局部発振信号及び直交位相局部発振信号とそれぞれ混合して基底帯域同位相ベクトル信号Ｉ及び基底帯域直交位相ベクトル信号Ｑを出力する。
本発明によれば、ＤＣオフセット、Ｉ／Ｑ信号間の整合特性及び１／ｆ雑音特性を格段に改善することにより、直接変換受信機の受信感度を向上させることができる。
また、ミキサ及び基底帯域アナログ回路で発生する１／ｆ雑音を最小化することにより、直接変換受信機を送受信帯域幅が狭いアプリケーションにも使用することができる。
ＣＭＯＳ工程を用いた従来のベクトルＲＦ直接変換受信機を示すブロック図である。 ＣＭＯＳ工程を用いた従来のベクトルＩＦ直接変換受信機を示すブロック図である。 図１及び図２に示した直接変換受信機において、ＣＭＯＳギルバートセル(Gilbert cell)を用いて具現した典型的なミキサの回路図である。 標準３重ウエルＣＭＯＳ工程で具現されたＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ及び深いｎウェル垂直型ＮＰＮ ＢＪＴを示す断面図である。 図４に示した垂直型ＢＪＴを用いて具現した本発明の一実施形態に係るスカラーＲＦ直接変換受信機を示すブロック図である。 図４に示した垂直型ＢＪＴを用いて具現した本発明の他の実施形態に係るスカラーＩＦ直接変換受信機を示すブロック図である。 図５及び図６に示した直接変換受信機において、ギルバートセルを用いた能動ミキサを本発明の一実施形態に基づいて示す回路図である。 図４に示した垂直型ＢＪＴを用いて具現した本発明の他の実施形態に係るベクトルＲＦ直接変換受信機を示すブロック図である。 図４に示した垂直型ＢＪＴを用いて具現した本発明の他の実施形態に係るベクトルＩＦ直接変換受信機を示すブロック図である。 図４に示した垂直型ＢＪＴを用いた本発明の他の実施形態に係るスカラーＲＦ直接変換受信機を示すブロック図である。 図４に示した垂直型ＢＪＴを用いた本発明の他の実施形態に係るスカラーＩＦ直接変換受信機を示すブロック図である。 図４に示した垂直型ＢＪＴを用いた本発明の他の実施形態に係るベクトルＲＦ直接変換受信機を示すブロック図である。 図４に示した垂直型ＢＪＴを用いた本発明の他の実施形態に係るベクトルＩＦ直接変換受信機を示すブロック図である。
符号の説明
５０１ バンドパスフィルタ
５０３ 低雑音増幅器
５０５ ミキサ
５０７ 基底帯域アナログ回路
ＭＳ７１、ＭＳ７２ スイチング素子
ＭＡ７１ 増幅素子

Claims (32)

  1. 受信信号の特定帯域を濾過させるバンドパスフィルタと、
    前記バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、
    前記低雑音増幅器から出力された信号を局部発振信号と混合してスカラー基底帯域信号を出力する能動ミキサと、
    前記能動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含み、
    前記能動ミキサは深いｎウェルを持つ３重ウエルＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されたスイチング素子を含むことを特徴とする直接変換受信機。
  2. 前記低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項１記載の直接変換受信機。
  3. 前記低雑音増幅器は深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されることを特徴とする請求項１記載の直接変換受信機。
  4. 前記基底帯域アナログ回路はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項１記載の直接変換受信機。
  5. 前記基底帯域アナログ回路は深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されることを特徴とする請求項１記載の直接変換受信機。
  6. 受信信号の特定帯域を濾過させるバンドパスフィルタと、
    前記バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、
    局部発振信号の印加を受けて同位相局部発振信号及び直交位相局部発振信号を出力する位相変換素子と、
    前記低雑音増幅器から出力された信号を前記位相変換素子から出力された同位相局部発振信号及び直交位相局部発振信号と混合して、それぞれ同位相基底帯域ベクトル信号及び直交位相基底帯域ベクトル信号を出力する第１及び第２能動ミキサと、
    前記第１及び第２能動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含み、
    前記第１及び第２能動ミキサは深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されたスイチング素子を含むことを特徴とする直接変換受信機。
  7. 前記低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項６記載の直接変換受信機。
  8. 前記低雑音増幅器は深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されることを特徴とする請求項６記載の直接変換受信機。
  9. 前記基底帯域アナログ回路はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項６記載の直接変換受信機。
  10. 前記基底帯域アナログ回路は深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されることを特徴とする請求項６記載の直接変換受信機。
  11. 受信信号の特定帯域を濾過させるバンドパスフィルタと、
    前記バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、
    前記低雑音増幅器から出力された信号を第１局部発振信号と混合して中間周波数信号を出力する第１能動ミキサと、
    前記第１能動ミキサから出力された中間周波数信号を第２局部発振信号と混合して基底帯域スカラー信号を出力する第２能動ミキサと、
    前記第２能動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含み、
    前記第２能動ミキサは深いｎウェルを持つ３重ウエルＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されたスイチング素子を含むことを特徴とする直接変換受信機。
  12. 前記低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項１１記載の直接変換受信機。
  13. 前記低雑音増幅器は深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されることを特徴とする請求項１１記載の直接変換受信機。
  14. 前記基底帯域アナログ回路はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項１１記載の直接変換受信機。
  15. 前記基底帯域アナログ回路は深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されることを特徴とする請求項１１記載の直接変換受信機。
  16. 受信信号の特定帯域を濾過させるバンドパスフィルタと、
    前記バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、
    前記低雑音増幅器から出力された信号を第１局部発振信号と混合して中間周波数信号を出力する第１能動ミキサと、
    第２局部発振信号の印加を受けて同位相局部発振信号及び直交位相局部発振信号を出力する位相変換素子と、
    前記第１能動ミキサから出力された中間周波数信号を前記位相変換素子から出力された同位相局部発振信号及び直交位相局部発振信号と混合してそれぞれ同位相基底帯域ベクトル信号及び直交位相基底帯域ベクトル信号を出力する第２及び第３能動ミキサと、
    前記第２及び第３能動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含み、
    前記第２及び第３能動ミキサは深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されたスイチング素子を含むことを特徴とする直接変換受信機。
  17. 前記低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項１６記載の直接変換受信機。
  18. 前記低雑音増幅器は深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されることを特徴とする請求項１６記載の直接変換受信機。
  19. 前記基底帯域アナログ回路はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項１６記載の直接変換受信機。
  20. 前記基底帯域アナログ回路は深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現されることを特徴とする請求項１６記載の直接変換受信機。
  21. 受信信号の特定帯域を濾過させるバンドパスフィルタと、
    前記バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、
    前記低雑音増幅器から出力された無線周波数信号を基底帯域スカラー信号に変換させる受動ミキサと、
    深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現され、前記受動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含むことを特徴とする直接変換受信機。
  22. 前記低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項２１記載の直接変換受信機。
  23. 前記受動ミキサはＣＭＯＳ工程で具現されることを特徴とする請求項２１記載の直接変換受信機。
  24. 受信信号の特定帯域を濾過させるバンドパスフィルタと、
    前記バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、
    局部発振信号の印加を受けて同位相局部発振信号及び直交位相局部発振信号を出力する位相変換素子と、
    前記低雑音増幅器から出力された無線周波数信号を前記位相変換素子から出力された同位相局部発振信号及び直交位相局部発振信号と混合して、それぞれ同位相基底帯域ベクトル信号及び直交位相基底帯域ベクトル信号を出力する第１及び第２受動ミキサと、
    深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現され、前記第１及び第２受動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含むことを特徴とする直接変換受信機。
  25. 前記低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項２４記載の直接変換受信機。
  26. 前記第１及び第２受動ミキサはＣＭＯＳ工程で具現されることを特徴とする請求項２４記載の直接変換受信機。
  27. 受信信号の特定帯域を濾過させるバンドパスフィルタと、
    前記バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、
    前記低雑音増幅器から出力された無線周波数信号を第１局部発振信号と混合して中間周波数信号を出力する第１能動ミキサと、
    前記第１能動ミキサから出力された中間周波数信号を第２局部発振信号と混合して基底帯域スカラー信号を出力する第２受動ミキサと、
    深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現され、前記第２受動ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含むことを特徴とする直接変換受信機。
  28. 前記低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項２７記載の直接変換受信機。
  29. 前記第２受動ミキサはＣＭＯＳ工程で具現されることを特徴とする請求項２７記載の直接変換受信機。
  30. 受信信号の特定帯域を濾過させるバンドパスフィルタと、
    前記バンドパスフィルタを通過した信号を増幅させる低雑音増幅器と、
    前記低雑音増幅器から出力された信号を第１局部発振信号と混合して中間周波数信号を出力する第１能動ミキサと、
    第２局部発振信号の印加を受けて同位相局部発振信号及び直交位相局部発振信号を出力する位相変換素子と、
    前記第１能動ミキサから出力された中間周波数信号を前記位相変換素子から出力された同位相局部発振信号及び直交位相局部発振信号と混合して、それぞれ同位相基底帯域ベクトル信号及び直交位相基底帯域ベクトル信号を出力する第２及び第３受動ミキサと、
    深いｎウェルを持つＣＭＯＳ工程で具現され、エミッタは前記ＣＭＯＳ工程のｎ＋ソース−ドレイン拡散領域によって形成され、ベースは前記ＣＭＯＳ工程のｐウェル及びｐ＋ソース−ドレイン拡散領域によって形成され、コレクタは前記ＣＭＯＳ工程の深いｎウェル、ｎウェル及びｎ＋ソース−ドレイン拡散領域によって形成される垂直型ＢＪＴで具現され、前記第２及び第３ミキサから出力された基底帯域信号を濾過、増幅させる基底帯域アナログ回路と、を含むことを特徴とする直接変換受信機。
  31. 前記低雑音増幅器はＣＭＯＳ工程で具現されたＭＯＳトランジスタを用いることを特徴とする請求項３０記載の直接変換受信機。
  32. 前記第２及び第３受動ミキサはＣＭＯＳ工程で具現されることを特徴とする請求項３０記載の直接変換受信機。
JP2004521263A 2002-07-12 2003-07-11 深いｎウェルＣＭＯＳ工程で具現された垂直型バイポーラジャンクショントランジスタを用いた直接変換受信機 Pending JP2005533375A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0040821A KR100446004B1 (ko) 2002-07-12 2002-07-12 깊은 엔 웰 씨모스 공정으로 구현된 수직형 바이폴라 정션트랜지스터를 사용한 직접 변환 수신기
PCT/KR2003/001383 WO2004008650A1 (en) 2002-07-12 2003-07-11 Direct conversion receiver using vertical bipolar junction transistor available in deep n-well cmos technology

Publications (1)

Publication Number Publication Date
JP2005533375A true JP2005533375A (ja) 2005-11-04

Family

ID=30113160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004521263A Pending JP2005533375A (ja) 2002-07-12 2003-07-11 深いｎウェルＣＭＯＳ工程で具現された垂直型バイポーラジャンクショントランジスタを用いた直接変換受信機

Country Status (6)

Country Link
US (1) US7088168B2 (ja)
JP (1) JP2005533375A (ja)
KR (1) KR100446004B1 (ja)
CN (1) CN100359812C (ja)
AU (1) AU2003250552A1 (ja)
WO (1) WO2004008650A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464431B1 (ko) * 2002-09-25 2005-01-03 삼성전자주식회사 무선 통신 시스템에서 1/f 잡음을 개선한 RF신호 수신장치 및 그 방법
EP1552619A1 (en) * 2002-10-15 2005-07-13 Sirific Wireless Corporation Dc trimming circuit for radio frequency (rf) down-conversion
TW594969B (en) * 2003-07-02 2004-06-21 Realtek Semiconductor Corp ESD clamp circuit
KR100574470B1 (ko) * 2004-06-21 2006-04-27 삼성전자주식회사 전류증폭결합기를 포함하는 선형 혼합기회로
US7795047B1 (en) * 2004-12-17 2010-09-14 National Semiconductor Corporation Current balancing in NPN BJT and BSCR snapback devices
JP4079953B2 (ja) * 2005-02-17 2008-04-23 株式会社半導体理工学研究センター 高周波回路
KR100650329B1 (ko) * 2005-11-04 2006-11-27 한국과학기술원 깊은 엔웰 씨모스로 구현된 수직형 바이폴라 접합트랜지스터를 이용한 수신기.
US7329584B2 (en) * 2005-12-28 2008-02-12 Dongbu Electronics Co., Ltd. Method for manufacturing bipolar transistor
KR100801056B1 (ko) * 2006-01-20 2008-02-04 삼성전자주식회사 딥 엔웰 씨모스 공정으로 구현한 수직형 바이폴라 정션트랜지스터를 이용한 반도체 회로
KR100756317B1 (ko) 2006-02-06 2007-09-06 삼성전자주식회사 딥 엔웰 씨모스 공정으로 구현한 수직형 바이폴라 정션트랜지스터를 이용한 전압 기준 회로 및 전류 기준 회로
US8731504B2 (en) * 2006-03-16 2014-05-20 Newport Media, Inc. System and method for performing RF filtering
CN101873128A (zh) * 2010-05-31 2010-10-27 广州市广晟微电子有限公司 无源混频器与有源滤波器的耦合结构以及接收机
KR101492861B1 (ko) 2013-08-05 2015-02-12 서울대학교산학협력단 반도체 소자 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0267768A1 (en) * 1986-11-10 1988-05-18 SILICONIX Incorporated High voltage drifted-drain MOS transistor
GB2322042B (en) * 1997-02-05 2002-02-06 Ericsson Telefon Ab L M Radio architecture
US6093613A (en) * 1998-02-09 2000-07-25 Chartered Semiconductor Manufacturing, Ltd Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits
US6177325B1 (en) * 1998-05-18 2001-01-23 Winbond Electronics Corp. Self-aligned emitter and base BJT process and structure
KR100273120B1 (ko) * 1998-11-16 2000-12-01 김충환 바이폴라 트랜지스터의 제조방법
US6583661B1 (en) * 2000-11-03 2003-06-24 Honeywell Inc. Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes
US6794730B2 (en) * 2000-12-31 2004-09-21 Texas Instruments Incorporated High performance PNP bipolar device fully compatible with CMOS process

Also Published As

Publication number Publication date
AU2003250552A1 (en) 2004-02-02
KR20040006521A (ko) 2004-01-24
CN100359812C (zh) 2008-01-02
US20050087813A1 (en) 2005-04-28
WO2004008650A1 (en) 2004-01-22
KR100446004B1 (ko) 2004-08-25
CN1669230A (zh) 2005-09-14
US7088168B2 (en) 2006-08-08

Similar Documents

Publication Publication Date Title
US7062248B2 (en) Direct conversion receiver having a low pass pole implemented with an active low pass filter
US7130604B1 (en) Harmonic rejection mixer and method of operation
US6230001B1 (en) Active commutated double balanced mixer
US7577418B2 (en) Sub-harmonic mixer and down converter with the same
US8280338B2 (en) Mixer cell with a dynamic bleed circuit
JP2006033840A (ja) 適応バイアス型ミクサ
WO1993015560A1 (en) Balanced mixer circuit
KR100463792B1 (ko) 주파수변환기, 직교복조기 및 직교변조기
KR100446004B1 (ko) 깊은 엔 웰 씨모스 공정으로 구현된 수직형 바이폴라 정션트랜지스터를 사용한 직접 변환 수신기
KR20190116939A (ko) 멀티-대역 밀리미터-파 5g 통신을 위한 브로드밴드 이미지-리젝트 수신기
KR100574470B1 (ko) 전류증폭결합기를 포함하는 선형 혼합기회로
US20060091944A1 (en) I/Q quadrature demodulator
JP2008035466A (ja) モス電界効果トランジスタの増幅度及び雑音度改善回路、並びにこれを利用した周波数混合器と、増幅器及び発振器
US8045951B2 (en) Dual-LO mixer and radio
US7274317B2 (en) Transmitter using vertical BJT
TWI292255B (en) Mixer for homodyne rf receiver
KR100616233B1 (ko) 깊은 엔웰을 갖는 3중웰 씨모스 공정으로 구현된 수직형바이폴라 접합 트랜지스터 제조방법 및 수신기.
Kim et al. A direct conversion receiver with an IP2 calibrator for CDMA/PCS/GPS/AMPS applications
JP2005072735A (ja) 受信装置
JP2000059147A (ja) ミキサー回路
JPWO2003003595A1 (ja) 受信機
KR100650329B1 (ko) 깊은 엔웰 씨모스로 구현된 수직형 바이폴라 접합트랜지스터를 이용한 수신기.
Kim et al. A single-chip multi-mode RF front-end circuit and module for W-CDMA, PCS, and GPS applications
JPH06326520A (ja) 周波数変換回路
KR100298207B1 (ko) 단일밸런스능동혼합기

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106