KR101492861B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101492861B1
KR101492861B1 KR1020130092703A KR20130092703A KR101492861B1 KR 101492861 B1 KR101492861 B1 KR 101492861B1 KR 1020130092703 A KR1020130092703 A KR 1020130092703A KR 20130092703 A KR20130092703 A KR 20130092703A KR 101492861 B1 KR101492861 B1 KR 101492861B1
Authority
KR
South Korea
Prior art keywords
data
semiconductor substrate
electrical contact
semiconductor
semiconductor device
Prior art date
Application number
KR1020130092703A
Other languages
English (en)
Inventor
안진홍
박영준
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020130092703A priority Critical patent/KR101492861B1/ko
Priority to PCT/KR2014/007201 priority patent/WO2015020392A1/ko
Application granted granted Critical
Publication of KR101492861B1 publication Critical patent/KR101492861B1/ko
Priority to US15/016,630 priority patent/US10269665B2/en
Priority to US16/354,389 priority patent/US10629503B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

반도체 소자 및 그 제조 방법이 개시된다. 본 발명의 일 실시예에 따른 반도체 소자는 제1 타입으로 도핑된 반도체 기판; 하나 이상의 소자가 형성되며, 상기 반도체 기판의 일면으로부터 내부로 형성되는 제2 타입으로 도핑된 딥 웰(Deep Well); 상기 반도체 기판의 상기 일면의 일부에 형성되며, 상기 딥 웰 상부에 형성되는 제1 전기적 접촉; 및 상기 반도체 기판의 다른 일면에 형성되는 제2 전기적 접촉을 포함하고, 상기 반도체 소자는 상기 제1 전기적 접촉 및 상기 제2 전기적 접촉을 이용하여 전원을 입력받고, 데이터를 입출력할 수 있다.

Description

반도체 소자 및 그 제조 방법 {Semiconductor device and method for fabricating thereof}
본 발명은 반도체 소자에 대한 것으로, 상세하게는 CMOS 반도체 공정의 딥 웰(Deep Well) 공정을 사용하여 패드(Pad) 없이 앞 뒷면의 2개 만의 전극 연결을 통해 반도체 소자에 전력을 공급하고 입출력 단자를 제공할 수 있는 반도체 소자 및 그 제조 방법에 관한 것이다.
본 발명은 교육과학기술부 및 한국연구재단의 글로벌프론티어사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 20110031845, 과제명: 초저전력/초소형 나노 소자 및 재구성 가능 3 차원 집적 시스템].
반도체 소자 제작 기술이 개발되던 초창기에는 게르마늄(Ge)이 가장 각광을 받는 반도체 물질 이었다. 그러나, 1960년대 초반에 들어서면서부터 실리콘(Si)으로 급격히 대체되기 시작하였으며 이제 Si은 오늘날의 반도체 집적 회로 기술을 주도하는 물질로 자리 잡았다.
이런 Si을 이용한 CMOS 공정에 대해, p형 실리콘 기판에 n-MOSFET를 구현하고, p-MOSFET을 구현하기 위해 n-웰(Well)을 형성하는 n-웰 공정을 사용하기도 하고, n형 실리콘 기판에 p-웰을 형성하는 p-웰 공정을 사용하기도 하며, 낮은 농도로 도핑된 기판에 n-웰과 p-웰을 모두 형성하는 트윈-웰도 널리 사용되고 있다. 트윈-웰 공정을 사용함으로써, p-MOSFET와 n-MOSFET의 성능을 각각 최적화할 수 있으며, 낮은 불순물 농도의 기판 영역이 래치-업(latch-up)이라 불리는 신뢰성 문제를 해결해 준다.
일반적으로 CMOS 트랜지스터는 n채널 MOS 트랜지스터 및 p채널 MOS 트랜지스터를 서로 연결하여 상호 동작하도록 한 것으로, 종래 CMOS 트랜지스터의 제조 방법에 대해 설명하면 다음과 같다.
먼저 반도체 기판으로서 실리콘 기판에 LOCOS(LOCal Oxidation of Silicon) 또는 STI(Shallow Trench Isolation) 공정으로 소자 분리막을 형성한다. 그리고 반도체 기판에 n형 불순물로서 인(P)을 저농도 이온 주입하여 n-웰을 형성하고 그에 인접한 반도체 기판에 p형 불순물로서 보론(B)을 이온 주입하여 p-웰을 형성한다.
그 다음 반도체 기판의 n-웰 및 p-웰 상부에 게이트 절연막을 증착하고 그 위에 도전 물질로서 폴리 실리콘을 증착하고 이들을 게이트 마스크를 이용한 건식 식각 공정으로 패터닝한다. 이로 인해 n-웰 상부에 게이트 절연막과 게이트 전극이 적층되어 있으며 p-웰 상부에 게이트 절연막과 게이트 전극이 적층되어 있다.
그 다음 각 웰에 게이트 전극을 마스크로 삼아 LDD 이온 주입 공정을 실시하고 기판 전면에 절연 물질로서 실리콘 질화막을 증착한 후에 이를 건식 식각하여 n-웰의 게이트 전극 측면에 스페이서를 형성함과 동시에 p-웰의 게이트 전극 측면에 스페이서를 형성한다.
이후 각 웰에 게이트 전극 및 스페이서를 마스크로 삼아 소스/드레인 이온 주입 공정을 실시하여 n-웰 내에 고농도 p형 불순물이 주입된 p+형 소스/드레인 접합층을 형성하고 p-웰 내에 고농도 n형 불순물이 주입된 n+ 소스/드레인 접합층을 형성하고 이들을 연결하기 위한 금속배선(metallization)공정을 추가하여 CMOS 제조 공정을 완료한다.
CMOS 공정을 통해 CMOS 반도체 소자가 생성되면 칩을 보호하기 위한 패시베이션층을 증착한 후, CMOS 반도체 소자를 포장하게 될 패키지의 리드 프레임과 가는 금속선을 이용하여 연결시키기 위한 본딩 패드를 마스크를 이용하여 식각한다.
하지만, 종래 CMOS 반도체 소자를 형성하는 기술은, 항상 패드(pad)를 통해서 반도체 단자가 시스템과 연결되므로 와이어 본딩(Wire Bonding)이나 볼(Ball) 형성에 의한 범핑(Bumping) 등 패키징 공정이 필요하고, 패드에 의한 면적 로스(loss)와 패드 형성을 위한 별도의 마스크 공정이 필요하다.
또한, 종래 기술은 패드 형성을 위한 패키징 부위의 3차원 구조로 인하여 시스템 구성상의 애로사항이 존재하고, 필요 시 가공되지 않은 칩 자체를 빠른 속도로 측정하는 것이 불가능한 문제점이 있다.
또한, 종래기술은 칩 표면이 쉽게 노출되지 않는 구조이므로 센서로 사용시 표면의 나노 물질 등의 보전이 어려운 문제점이 있다.
최근 반도체 제조 기술의 발전으로 매우 작은 크기의 나노 디바이스가 구현되기에 이르렀으며, 반도체 소자의 응용 분야 또한 매우 다양화되고 있다. 따라서, 응용 분야에 따라서는 패드 형성에 따른 문제점을 해결할 수 있도록 패드가 없는 반도체 소자의 필요성이 대두된다.
한국등록특허공보 제10-0975972호 (등록일 2010.08.09)
본 발명은 상기와 같은 종래 기술의 문제점을 해결하고자 도출된 것으로서, CMOS 반도체 공정의 딥 웰(Deep Well) 공정을 사용하여 패드(Pad) 없이 반도체 기판의 앞면과 뒷면의 2개 만의 전극 연결을 통해 전력을 공급하고 입출력 단자를 제공할 수 있는 반도체 소자 및 그 제조 방법을 제공하는 데에 목적이 있다.
또한, 본 발명은 패드를 제거함으로써, 소자의 크기를 최소화시킬 수 있고, 제조 공정의 수를 줄여 제조 단가를 줄일 수 있는 반도체 소자 및 그 제조 방법을 제공하는 데에 목적이 있다.
또한, 본 발명은 패드 공정(패드를 패터닝하는 공정, 및 패드와 외부 단자를 연결하는 본딩, 범핑 공정)을 제거함으로써, 표면에 나노 물질 등을 코팅하여 제작하는 센서에서 공정을 단순화하고 특성을 향상시킬 수 있는 반도체 소자 및 그 제조 방법을 제공하는 데에 목적이 있다.
또한 본 발명은 주변 물질을 감지하기 위한 탄소 나노 튜브 등 전기 전도성 재료(불순물 농도에 따라 전기 전도성이 변화할 수 있음)가 금속 배선 공정 등 고온 환경의 반도체 공정이 진행된 이후에 형성됨으로써 전기 전도성 재료의 특성을 변화시키지 않고 센싱의 신뢰성을 높일 수 있는 반도체 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 소자는 제1 타입으로 도핑된 반도체 기판; 하나 이상의 소자가 형성되며, 상기 반도체 기판의 일면으로부터 내부로 형성되는 제2 타입으로 도핑된 딥 웰(Deep Well); 상기 반도체 기판의 상기 일면의 일부에 형성되며, 상기 딥 웰 상부에 형성되는 제1 전기적 접촉; 및 상기 반도체 기판의 다른 일면에 형성되는 제2 전기적 접촉을 포함한다.
상기 반도체 소자는 상기 제1 전기적 접촉 및 상기 제2 전기적 접촉을 이용하여 전원을 입력받고, 데이터를 입출력할 수 있다.
상기 제1 전기적 접촉은 제 2 전기적 접촉에 의한 딥 웰 전위를 결정하는 상대적인 기준전위이다. 즉, 딥 웰 전위가 VDD인 경우는 제1 전기적 접촉은 GND 전위이고, 반대로 딥 웰 전위가 GND인 경우는 제1 전기적 접촉은 VDD 전위일 수 있다.
상기 제1 전기적 접촉은 금속 배선일 수 있고, 상기 제2 전기적 접촉은 금속판 형태의 접촉일 수 있다.
상기 제1 전기적 접촉과 상기 제2 전기적 접촉은 상기 반도체 기판과 상기 딥 웰에 가해지는 전압에 의한 PN 접합에 의해 분리될 수 있다. 이 PN 접합은 대부분 일정한 값으로 유지되는 입출력 단자의 전압을 내부 회로에 전원으로 사용 가능하도록 하되 외부 데이터 입력 시 일시적으로 변동되는 전압에 대해 내부회로를 보호하는 역할을 한다.
나아가, 본 발명에 따른 반도체 소자는 적어도 상기 딥 웰이 형성된 영역을 포함하는 상기 반도체 기판의 상기 일면 상부에 형성되는 절연층을 더 포함할 수 있다.
상기 절연층은 상기 제1 전기적 접촉과 상기 반도체 기판을 전기적으로 분리할 수 있다.
상기 하나 이상의 소자는 상기 딥 웰이 형성된 영역 내에 형성될 수 있다.
더 나아가, 본 발명에 따른 반도체 소자는 입출력에 관한 일부 소자를 제외한 모든 CMOS소자가 상기 딥 웰 내에 배치되며, 일반적인 CMOS 회로는 딥 웰 내에서 자유롭게 구현될 수 있다.
본 발명의 일 실시예에 따른 반도체 장치는 외부 기기로 전송할 제1 데이터를 저장하는 데이터 저장부; 상기 외부 기기로부터 전송된 전원 전력과 제2 데이터에 대한 수신, 상기 데이터 저장부에 저장된 상기 제1 데이터에 대한 상기 외부 기기로의 송신을 스위칭 제어 신호에 의해 스위칭하는 스위칭부; 및 수신 모드와 송신 모드에 해당하는 스위칭 제어 신호를 상기 스위칭부로 출력하고, 상기 수신 모드인 경우 상기 스위칭부를 통해 수신된 상기 제2 데이터를 미리 결정된 프로토콜을 이용하여 처리하며, 상기 처리된 상기 제2 데이터에 미리 결정된 특정 데이터가 포함된 경우 상기 송신 모드로 전환한 후 상기 스위칭부를 제어하고 상기 제1 데이터를 상기 프로토콜을 이용하여 상기 외부 기기로 전송하는 데이터 송수신 제어부를 포함한다.
상기 스위칭부와 상기 외부 기기는 하나의 단자를 통해 연결되고, 상기 하나의 단자를 통해 상기 전원 전력과 상기 제2 데이터의 수신 그리고 상기 제1 데이터의 송신이 이루어질 수 있다.
상기 데이터 송수신 제어부는 상기 제1 데이터를 시간 영역에서 인코딩하고, 상기 인코딩된 상기 제1 데이터를 상기 프로토콜을 이용하여 상기 외부 기기로 전송할 수 있다.
본 발명의 일 실시예에 따른 2단자 반도체 장치용 컨트롤러는, 제1 전기적 접촉과 제2 전기적 접촉이 PN 다이오드 형태로 분리되고 상기 제1 전기적 접촉과 상기 제2 전기적 접촉의 2개의 단자로 전원 전력의 수신, 제1 데이터의 전송, 및 제2 데이터의 수신을 모두 수행하는 2단자 반도체 장치의 외부에서, 상기 2개의 단자 간의 전압조절에 의하여 상기 전원 전력과 상기 제2 데이터를 상기 2단자 반도체 장치로 전송하며, 상기 제2 데이터에 포함된 스위칭 제어 신호와 미리 결정된 프로토콜에 따라 상기 2단자 반도체 장치로부터 상기 제1 데이터를 수신하는 송수신 단자를 포함한다.
이 때 2단자 반도체 장치용 컨트롤러는 상기 제2 데이터를 시간 영역에서 인코딩하고, 상기 인코딩된 제2 데이터를 상기 송수신 단자를 경유하여 상기 2단자 반도체 장치로 전송하는 인코딩부; 및 상기 송수신 단자를 경유하여 상기 2단자 반도체 장치로부터 상기 제1 데이터를 수신하고, 상기 수신된 제1 데이터를 시간 영역에서 디코딩하는 디코딩부를 더 포함할 수 있다.
이 때 제2 데이터는 상기 컨트롤러와 상기 2단자 반도체 장치 간의 동기화를 위한 기준신호를 포함하며, 상기 기준신호는 상기 미리 결정된 프로토콜에 따라 상기 제2 데이터의 일부로 포함될 수 있다.
본 발명의 일 실시예에 따른 반도체 소자 제조 방법은 제1 타입으로 도핑된 반도체 기판의 일면으로부터 내부로 제2 타입으로 도핑된 딥 웰(Deep Well)을 형성하는 단계; 상기 딥 웰 내에 하나 이상의 소자를 형성하는 단계; 상기 반도체 기판의 상기 일면에 형성된 상기 딥 웰의 상부 일부에 제1 전기적 접촉을 형성하는 단계; 및 상기 반도체 기판의 다른 일면에 제2 전기적 접촉을 형성하는 단계를 포함한다.
본 발명은 제2 전기적 접촉을 공유하는 복수의 반도체 센서로 구현될 수 있다.
이 때 본 발명의 일 실시예에 따른 반도체 소자 제조 방법은 상기 딥 웰 영역 상에 칩 표면 물질 또는 주변 물질을 감지하기 위한 전극 구조를 더 형성하는 단계; 및 상기 전극 구조가 형성된 이후에 상기 칩 표면 물질 또는 상기 주변 물질을 감지하기 위한 전기 전도성 재료를 산포 또는 적층하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 복수의 반도체 센서의 데이터 수집 방법은 상부 단자와 하부 단자를 구비한 복수의 반도체 센서들의 상기 하부 단자를 제1 전기적 접촉을 위한 전극판 상의 랜덤(random)한 위치에 접촉시키는 단계; 상기 전극판 상에 접촉된 상기 복수의 반도체 센서들 각각의 위치를 감지하는 단계; 상기 감지된 상기 복수의 반도체 센서들에 대한 상기 상부 전극에 제2 전기적 접촉을 위한 전극 단자를 접촉시키는 단계; 및 상기 전극판과 상기 전극 단자를 이용하여 상기 복수의 반도체 센서들 각각에 의해 센싱된 정보를 수집하는 단계를 포함한다.
상기 복수의 반도체 센서들 각각은 제1 타입으로 도핑된 반도체 기판; 하나 이상의 소자가 형성되며, 상기 반도체 기판의 일면으로부터 내부로 형성되는 제2 타입으로 도핑된 딥 웰(Deep Well); 상기 반도체 기판의 상기 일면의 일부에 형성되며, 상기 딥 웰 상부에 형성되는 상기 상부 단자; 및 상기 반도체 기판의 다른 일면에 형성되는 상기 하부 단자를 포함할 수 있다.
상기 위치를 감지하는 단계는 상기 전극판 상에 접촉된 상기 복수의 반도체 센서들에 대한 영상을 촬영하고, 상기 촬영된 영상에 대한 영상 처리를 이용하여 상기 복수의 반도체 센서들 각각의 위치를 감지할 수 있다.
상기 전극 단자를 접촉시키는 단계는 상기 복수의 반도체 센서들에 대해서 감지된 위치에 프로브 단자를 갖는 한 개의 리더기를 복수의 반도체 센서들 각각의 제2 전기적 접촉에 순차적으로 연결시킬 수도 있고, 소정의 개수의 복수의 전극 단자를 이용하여 상기 복수의 반도체 센서들 각각의 상기 상부 전극(제1 전기적 접촉)에 동시에 접촉시킬 수도 있다.
본 발명에 따르면, CMOS 반도체 공정의 딥 웰(Deep Well) 공정을 사용하여 패드(Pad) 없이 반도체 기판의 앞면과 뒷면의 2개 만의 전극 연결을 통해 전력을 공급하고 입출력 단자를 제공함으로써, 패드 없는 반도체 소자를 제공할 수 있고, 이로 인해 반도체 소자의 크기를 최소화시킬 수 있을 뿐만 아니라 제조 공정의 수를 줄여 제조 단가를 줄일 수 있다.
따라서, 2단자의 패드가 없는 IC는 제작과정이 단순하고 외부 시스템과의 연결이 최소화 되어 소형 IC 칩 제작 시 이점이 있다.
또한, 본 발명에 따르면 반도체 소자에서의 패드 공정을 제거함으로써, 표면에 나노 물질 등을 코팅하여 제작하는 센서에서의 공정을 단순화하고 특성을 향상시킬 수 있다.
즉, 본 발명은 센서 분야에 가장 유용하게 쓰일 수 있는 기술로서, 회로적으로 고성능이 필요 없고 소비전력이 낮으나 사이즈가 작고 외부 시스템과의 접합이 간소화 되어야 하는 분야에 적합하다. 특히, 가격경쟁력이 중요한 일회용 센서의 경우나 구조상 패드 공정이 없이 단순 전극연결이 유리한 센서 예를 들어, 나노 물질이 전면에 코팅된 센서 등에 용이하게 사용될 수 있어서 가스 센서 등 환경산업이나 질병의 진단을 위한 의료기기산업, 제약산업(예를 들어, 여러 가지 시약에 대한 가능성 시험이 필요한 신약개발산업) 등에 활용할 수 있는 가능성이 있다.
또한, 소형/저비용이 요구되는 센서를 구비한 상품인식용 ID칩 등 여러 가지 소형 센서 칩에도 사용이 가능하다.
또한, 본 발명은 패드가 없기 때문에 반도체 소자의 사이즈를 최소화시킬 수 있어서, 미리 만들어진 시스템에 포함되는 소자가 아닌, 임의로 필요한 경우 특성을 바로 체크할 수 있는 소자로서의 응용가능성을 가지고 있으며, 응용 분야로는 많은 양의 센싱정보를 요구하는 신약개발, 환경이나 질병검사용 일회용 센서 등에 사용될 수 있다.
또한, 본 발명은 패키지 없이 베어 칩(bare chip) 형태로 응용 가능하기 때문에 소형 센서로 제작 될 시에 용액이나 인체, 환경 모니터링에 먼저 투입하고 일정기간이 지난 시점에 수거하여 자동 측정이 가능한 새로운 개념의 IC를 창안할 수 있다.
또한, 본 발명은 새로운 반도체 소자의 구조를 제안함으로써 탄소 나노 튜브 등 전기 전도성 재료(불순물의 농도에 따라서 부도체, 반도체, 도체의 특성을 띨 수 있음)의 특성을 변화시킬 가능성이 높은 공정 - 패드를 생성하는 공정, 고온에서 이루어지는 공정 - 을 거칠 필요가 없다. 본 발명은 결과적으로 탄소 나노 튜브 등 전기 전도성 재료의 특성을 변화 없이 유지할 수 있으므로 센서로서 신뢰성을 크게 높일 수 있는 장점을 가진다.
도 1은 본 발명의 반도체 소자에 대한 개념적인 사시도와 단면도를 나타낸 것이다.
도 2는 p형 반도체 기판 상에 형성되는 반도체 소자에 대한 일 실시예의 단면도를 나타낸 것이다.
도 3은 n형 반도체 기판 상에 형성되는 반도체 소자에 대한 일 실시예의 단면도를 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법에 대한 동작 흐름도를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 반도체 장치의 구성을 나타낸 것이다.
도 6은 도 2의 반도체 소자의 입출력 신호를 이용하여 전원을 공급하는 방식에 대한 개념을 회로로 나타낸 것이다.
도 7은 반도체 장치의 쓰기 모드(a)와 읽기 모드(b)에 대한 동작을 설명하기 위한 일 예시도를 나타낸 것이다.
도 8은 소용량의 칩 데이터를 읽기 위한 일 실시예의 타이밍도를 나타낸 것이다.
도 9는 대용량의 칩 데이터를 읽기 위한 일 실시예의 타이밍도를 나타낸 것이다.
도 10은 도 5에 도시된 데이터 송수신 제어부에 대한 일 실시예의 구성을 나타낸 것이다.
도 11은 반도체 장치에서 수신되는 데이터를 시간 영역에서 인코딩하는 일 예시도를 나타낸 것이다.
도 12는 본 발명의 일 실시예에 따른 반도체 센서의 데이터 수집 방법에 대한 동작 흐름도를 나타낸 것이다.
도 13은 본 발명의 일 실시예에 따른 외부 기기(600)와 반도체 장치(500) 간의 데이터 송수신 과정을 도시한다.
도 14는 도 12의 실시예에 따른 반도체 센서의 데이터 수집 방법의 개념을 도시하는 도면이다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예에 대한 설명을 통하여 명백히 드러나게 될 것이다.
본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
이하에서는, 본 발명의 일 실시 예에 따른 반도체 소자 및 그 제조 방법을 첨부된 도 1 내지 도 14를 참조하여 상세히 설명한다.
현재 대부분의 센서용 CMOS소자는 내부 회로를 전기적으로 외부 시스템으로 연결하기 위하여 와이어 본딩이나 볼 본딩과 같은 패드를 통한 연결이 필요하다. 하지만, 소형 센서의 경우 이러한 본딩 구조가 시스템 자체를 복잡하게 할 뿐만 아니라 실제 칩 사이즈를 키워서 저가용 센서에 상당한 문제점이 되고 있다. 특히, 가스나 바이오용 센서의 경우에는 센서 표면에 존재하는 나노 물질이나 화학적 처리부분이 이러한 본딩 작업이나 시스템 형성 작업 시에 손상될 가능성이 높기 때문에 센싱 특성을 좋게 만들기가 어려운 문제점이 있다.
본 발명은 이러한 패드 형성에 의한 본딩형 연결이 아니라 반도체 소자의 앞면과 뒷면 연결만으로 시스템 연결이 이루어지고, 앞면과 뒷면의 두 단자를 이용하여 전원과 데이터 송수신이 이루어지기 때문에 기존제품과 비교하여 제품 특성, 제조 공정, 시스템 신뢰도 및 편의성 면에서 월등히 뛰어날 뿐만 아니라 가격 측면에서도 경쟁력을 갖추고 있다.
도 1은 본 발명의 반도체 소자에 대한 개념적인 사시도와 단면도를 나타낸 것이다.
도 1에 도시된 바와 같이, 본 발명에 따른 반도체 소자는 반도체 기판(110)의 상부면과 하부면에 제1 전기적 접촉(top metal)(140)과 제2 전기적 접촉(back metal) (150)의 두 접촉 단자를 구비한다.
이 때, 반도체 소자의 한 단자 즉, 제1 전기적 접촉(140)은 반도체 소자의 앞면 메탈 전극과 접촉되며 또 다른 단자 즉, 제2 전기적 접촉(150)은 칩의 기판으로서 칩 뒷면에 백사이드 메탈(Backside Metal) 공정을 통해 형성된 메탈 전극에 연결될 수 있다. 따라서, 본 발명에 따른 반도체 소자는 종래 기술에서 필요로 하는 패드가 없는 IC가 된다. 도 1에 도시된 것처럼 제 1 전기적 접촉(140)은 선택적으로 전기적 접촉을 하기 위하여 칩 가장자리에 형성된 별도의 메탈 공정에 의하여 추가로 구현될 수 있다.
도 1의 반도체 소자는 제1 전기적 접촉(140)을 접지(GND) 단자로 이용하도록 구현될 수도 있고, 반대로 제2 전기적 접촉(150)을 접지(GND) 단자로 이용하도록 구현될 수도 있다. 제1 전기적 접촉(140)을 접지(GND) 단자로 이용하는 경우에 반도체 소자는 P형 반도체 기판 상에 형성될 수도 있고, N형 반도체 기판 상에 형성될 수도 있다. 한편 제2 전기적 접촉(150)을 접지(GND) 단자로 이용하는 경우에도 반도체 소자는 P형 반도체 기판 상에 형성될 수도 있고, N형 반도체 기판 상에 형성될 수도 있다.
여기서 제1 전기적 접촉을 접지(GND)로 사용하며 반도체 소자가 p형 반도체 기판 상에 형성된 반도체 소자인 경우 제1 전기적 접촉(140)은 접지(GND) 단자가 되고 제2 전기적 접촉(150)은 (+) 전원(VDD) 입력과 (+) 데이터 입출력 단자가 된다.
또한 제1 전기적 접촉을 접지(GND)로 사용하며 반도체 소자가 n형 반도체 기판 상에 형성된 반도체 소자인 경우 제1 전기적 접촉(140)은 접지(GND) 단자가 되고 제2 전기적 접촉(150)은 (-) 전원(-VDD)과 (-) 데이터 입출력 단자가 될 수 있다.
본 발명의 다른 실시예인 제2 전기적 접촉(150)을 접지(GND)로 사용하며 반도체 소자가 p형 반도체 기판 상에 형성된 반도체 소자인 경우 제2 전기적 접촉(150)이 접지(GND) 단자가 되고 제1 전기적 접촉(140)은 (-) 전원(-VDD) 입력과 (-) 데이터 입출력 단자가 된다.
또한 제2 전기적 접촉(150)을 접지(GND)로 사용하며 반도체 소자가 n형 반도체 기판 상에 형성된 반도체 소자인 경우 제2 전기적 접촉(150)은 접지(GND) 단자가 되고 제1 전기적 접촉(140)은 (+) 전원(VDD)과 (+) 데이터 입출력 단자가 될 수 있다.
여기서 (+) 전원과 (+) 데이터 입출력은 접지(GND)보다 높은 전위를 가지는 경우를 의미하고, (-) 전원과 (-) 데이터 입출력은 접지(GND)보다 낮은 전위를 가지는 경우를 의미한다.
본 발명의 반도체 소자가 2개 단자를 지닌 소자라는 것과 전압의 상대적인 개념을 감안할 때 (-) 전원을 사용한 경우는 (+) 전원을 사용한 경우와 접촉 단자의 극성이 서로 뒤바뀐 것으로 사실상 등가적인 경우라는 것을 알 수 있으므로 설명을 간략히 하기 위하여 본 명세서의 이후에서는 (-) 전원을 사용한 경우는 설명에서 제외하기로 한다.
본 발명의 반도체 소자에서 제1 전기적 접촉(140)은 금속 배선 형태로 형성될 수 있고, 제2 전기적 접촉(150)은 금속판 형태의 접촉을 가지도록 형성될 수 있다.
이런, 본 발명에 따른 반도체 소자는 도 2와 도 3에 도시된 두 실시예를 가지고 설명한다.
도 2는 p형 반도체 기판 상에 형성되는 반도체 소자에 대한 일 실시예의 단면도를 나타낸 것으로, 딥 웰을 이용한 CMOS반도체 공정 기술을 이용한 것이다.
도 2에 도시된 바와 같이, p형으로 도핑된 반도체 기판(Psub)(210)의 일면으로부터 내부로 형성되는 n형으로 도핑된 딥 웰(D-NW)(220)을 형성하고, D-NW(220) 내에 하나 이상의 소자(231 내지 233)를 형성한다.
딥 웰(220)은 p형 소자와 n형 소자 중 어느 하나의 소자가 반도체 기판(210)과 전기적으로 연결되는 것을 방지하는 역할을 수행한다.
여기서, 하나 이상의 소자(231 내지 233)는 D-NW(220) 영역에 n형으로 도핑된 웰(NW)과 p형으로 도핑된 웰(PW)을 형성하고, 그 형성된 NW과 PW 영역에 형성될 수 있으며, 하나 이상의 소자로는 트랜지스터, 회로, 폴리 커패시터(poly capacitor) 등을 포함할 수 있다.
이 때, 상기 하나 이상의 반도체 소자는 D-NW(220) 영역 내에 배치되고, 딥 웰을 기판 전압으로 하여 일반적인 CMOS 소자와 같은 방식으로 자유롭게 구현이 가능하다.
P형 반도체 기판(210) 상에 D-NW(220) 영역의 밖에 형성된 PW은 반도체 기판(210)을 통해 반도체 기판(210) 하부면에 형성되는 제2 전기적 접촉(150)과 전기적으로 접촉되는 것으로, 전원과 데이터 입출력 단자인 제2 전기적 접촉(150)과 D-NW(220) 영역 내에 형성된 하나 이상의 소자를 연결하는 기능을 수행한다. 즉, D-NW(220) 영역 내에 형성된 반도체 소자들에 의하여 제공되는 데이터 입출력 단자(I/O 단자)가 D-NW(220) 영역의 밖에 형성된 PW과 전기적으로 연결되고, D-NW(220) 영역 내에 형성된 반도체 소자들에 의하여 구현된 회로에 의하여 출력되는 데이터 입출력 신호(I/O 신호)는 D-NW(220) 영역의 밖에 형성된 PW을 경유하여 반도체 기판(210)에 인가된다.
즉, p형 반도체 기판(210)의 하부면에 도 1에 도시된 제2 전기적 접촉(150)이 금속판 형태로 형성되는데, 제2 전기적 접촉(150)은 백사이드 메탈(Backside Metal) 공정을 통해 반도체 기판(210)의 하부면에 형성될 수 있다.
이 때, p형 반도체 기판(210) 상에 형성된 반도체 소자의 제1 전기적 접촉(140)은 GND 단자 역할을 수행하고, 제2 전기적 접촉(150)은 데이터 입출력과 VDD 전원 입력(I/O+VDD Power)을 위한 단자 역할을 수행한다. 도 2에 도시된 것처럼 제1 전기적 접촉(GND)은 P+ 도핑된 영역(P+ doped region)을 경유하여 D-NW(220) 영역으로 둘러싸인 PW과 전기적으로 연결되고, PW의 바이어스를 제공한다. 제1 전기적 접촉과 제2 전기적 접촉은 반도체 기판(210)과 D-NW(220) 사이에 형성되는 제1 PN 접합과 D-NW(220)과 PW 사이에 형성되는 제2 PN 접합에 의하여 전기적으로 분리된다. D-NW(220)은 도 2에 도시된 것처럼 VDD로 바이어스되는데, D-NW(220)과 제1 전기적 접촉(GND) 간에는 커패시터가 연결될 수 있다.
물론, 제1 전기적 접촉(140)은 p형 반도체 기판(210)과 전기적으로 분리되는 영역에 금속 배선 형태로 형성될 수 있는데, D-NW(220) 상부 영역에 형성될 수도 있고, 필요에 따라 전기적으로 분리된 p형 반도체 기판(210) 상부 일부에 형성될 수도 있다.
제1 전기적 접촉(140)과 반도체 기판(210)은 반도체 기판(210)의 상부 일면에 형성되는 절연층(미도시)에 의해 전기적으로 분리될 수 있다.
이 때, 절연층은 딥 웰(220)이 형성된 영역을 포함하는 반도체 기판(210)의 일면(상부면) 상부에 형성될 수 있으며, 필요에 따라 기판의 측면에도 형성될 수 있다.
또한, 도 2에 도시된 바와 같이 반도체 기판(210)은 데이터 입출력 신호와 직접 연결되며, 입력 신호가 하이(High)일 때 반도체 기판(210)과 D-NW(220) 사이에 형성되는 P-N 접합 다이오드에 의해 전력공급으로도 사용될 수 있다.
본 발명에 따른 반도체 소자는 도 2에 도시된 바와 같이 데이터 입출력과 전원이 하나의 단자(제2 전기적 접촉)로 공유되며, 이 단자는 D-NW을 이용한 PN 접합 다이오드에 의해 데이터 입력이 떨어져도 전력공급이 차단되는 것을 막을 수 있는 정류기(rectifier) 구조이다. 또한, 정류기의 출력에는 큰 커패시터(capacitor)가 연결되어 1차 전원(VDD)으로 사용되고 보다 안정적인 전원을 위하여 전원 전압이 다소 낮도록 레귤레이션(regulation) 되는 2차 전원(Vint)을 만들 수 있으며 전원 노이즈에 덜 민감하고 속도가 요구되는 경우는 1차 전원, 전원 노이즈에 민감한 아날로그 신호인 경우에는 2차 전원을 선택하여 사용할 수 있다.
여기서, 반도체 소자에 저장된 데이터는 바이너리 데이터만을 의미하는 것이 아니라 바이너리 데이터로 가공되기 전의 정보까지도 포함하는 개념이다. 예를 들면, 반도체 소자가 바이오 센서인 경우 바이오 센서에서 외부 물질과의 상호작용에 의하여 외부 물질을 센싱하기 위한 바이오 센싱부의 전기적 특성이 변화된 상태로 유지되며, 변화된 상태를 바이오 센싱부에서 감지한 정보로 저장하고 있는 것으로 해석할 수 있다.
또한, 본 발명에 따른 반도체 소자는 트랜지스터를 이용한 폴리 커패시터, 배선공정을 이용한 메탈 커패시터 등의 딥 웰 내부에 존재하는 전도체와 접지(GND) 간의 커패시터와 반도체 기판과 딥 웰 간에 형성되는 PN junction에 의한 커패시터인 딥 웰 커패시터를 포함할 수 있다.
이 때, 반도체 소자는 딥 웰의 경계 영역에서 형성되는 딥 웰 커패시터로 인하여 반도체 소자로 입력되는 전원의 드루핑(drooping) 현상이 발생될 수도 있다.
물론, 이런 드루핑 현상은 딥 웰 내부 커패시터의 값을 조절함으로써, 적절하게 조절할 수 있다.
전원과 입출력 데이터가 공유되는 하나의 단자를 통해 전원을 공급 받는 방식에 대한 일 예를 도 6에 도시하고 있으며, 도 6에 도시된 바와 같이, 본 발명에 따른 반도체 소자는 전원과 데이터 입출력을 위한 단자 즉, 제2 전기적 접촉을 통해 외부 기기(600)로부터 전원(VDD)을 입력받고, 입력된 전원(VDD)은 반도체 기판과 D-NW의 PN 접합 다이오드를 통해 D-NW 영역 내로 입력되며, D-NW 영역으로 입력된 전원은 D-NW 영역에 형성된 전압 다운 회로(540)에 의해 데이터 출력 시 사용될 2차 전원(Vint)을 만들 수 있다.
이와 같이, 본 발명에 따른 반도체 소자는 전원과 데이터 입출력을 하나의 단자로 공유하고, 필요에 따라 반도체 소자에 저장된 데이터를 출력할 때 사용하기 위한 전원 다운(Voltage Down) 회로를 구비할 수도 있으며, 별도의 패드를 구성할 필요가 없기 때문에 반도체 소자의 크기를 최소화할 수 있고 제조 공정을 줄여 제조 단가를 줄일 수 있다.
도 3은 n형 반도체 기판 상에 형성되는 반도체 소자에 대한 일 실시예의 단면도를 나타낸 것이다.
도 3에 도시된 바와 같이, n형 반도체 기판 상에 형성되는 반도체 소자는 n형 반도체 기판(Nsub)(310)의 일면으로부터 내부로 형성되는 p형으로 도핑된 딥 웰(D-PW)(320)을 형성하고, D-PW 내에 하나 이상의 소자(331 내지 333)를 형성한다.
여기서, 하나 이상의 소자(331 내지 333)는 D-PW(320) 영역에 p형으로 도핑된 웰(PW)과 n형으로 도핑된 웰(NW)을 형성하고, 그 형성된 NW과 PW 영역에 형성될 수 있으며, 하나 이상의 소자로는 트랜지스터, 회로, 폴리 커패시터(poly capacitor) 등을 포함할 수 있다.
이 때, 반도체 소자는 D-PW(320) 영역 내에 배치되고, 딥 웰을 기판 전압으로 하여 일반적인 CMOS 소자와 같은 방식으로 자유롭게 구현이 가능하다.
N형 반도체 기판(310) 상에 D-PW(320) 영역의 밖에 형성된 NW은 반도체 기판을 통해 반도체 기판(310) 하부면에 형성되는 제2 전기적 접촉(150)과 전기적으로 접촉되는 것으로, GND 전원과 데이터 입출력 단자인 제2 전기적 접촉(150)과 D-PW(320) 영역 내에 형성된 하나 이상의 소자를 연결하는 기능을 수행한다. 즉, D-PW(320) 영역 내에 형성된 반도체 소자들에 의하여 제공되는 데이터 입출력 단자(I/O 단자)가 D-PW(320) 영역의 밖에 형성된 NW과 전기적으로 연결되고, D-PW(320) 영역 내에 형성된 반도체 소자들에 의하여 구현된 회로에 의하여 출력되는 출력되는 데이터 입출력 신호(I/O 신호)는 D-PW(320) 영역의 밖에 형성된 NW을 경유하여 반도체 기판(310)에 인가된다.
도 3에 도시된 n형 반도체 기판(310) 상에 형성된 반도체 소자의 제1 전기적 접촉(140)은 VDD 전원을 입력하기 위한 단자 역할을 수행하고, 제2 전기적 접촉(150)은 데이터 입출력과 GND 전원 입력(I/O+GND Power)을 위한 단자 역할을 수행한다. 도 3에 도시된 것처럼 제1 전기적 접촉(VDD)은 D-PW(320) 영역으로 둘러싸인 NW과 전기적으로 연결되고, NW의 바이어스를 제공한다. 제1 전기적 접촉(VDD)과 제2 전기적 접촉(150)은 반도체 기판(310)과 D-PW(320) 사이에 형성되는 제3 PN 접합과 D-PW(320)과 NW 사이에 형성되는 제4 PN 접합에 의하여 전기적으로 분리된다. D-PW(320)은 도 3에 도시된 것처럼 GND로 바이어스되는데, D-PW(320)과 제1 전기적 접촉(VDD) 간에는 커패시터가 연결될 수 있다.
물론, 제1 전기적 접촉(140)은 n형 반도체 기판(310)과 전기적으로 분리되는 영역에 금속 배선 형태로 형성될 수 있는데, D-PW(320) 상부 영역에 형성될 수도 있고, 필요에 다라 전기적으로 분리된 n형 반도체 기판(310) 상부 일부에 형성될 수도 있다.
제1 전기적 접촉(140)과 반도체 기판(310)은 반도체 기판(310)의 상부 일면에 형성되는 절연층(미도시)에 의해 전기적으로 분리될 수 있다.
도 3의 구조에서는 도 2와는 달리 D-PW(320)과 반도체 기판(310) 사이에 PN 접합 다이오드가 형성되어 반도체 기판(310)의 상부면과 하부면에 형성된 제1 전기적 접촉(140)과 제2 전기적 접촉(150)을 통해 전원 입력 및 데이터 입출력이 가능하다.
즉, 도 3에 도시된 바와 같이 반도체 기판(310)은 입력 신호가 로우(Low)일 때 D-PW(320)와 반도체 기판(310) 사이에 형성되는 P-N 접합 다이오드에 의해 전력공급으로도 사용될 수 있다.
그리고, 도 3에 도시된 반도체 소자는 도 2에서 설명한 기능과 동작을 모두 포함할 수 있다.
이와 같이, 본 발명에 따른 반도체 소자는 CMOS 반도체 공정의 딥 웰 공정을 사용하여 패드 없이 반도체 기판의 상부면과 하부면의 2개 만의 전극 연결을 통해 전력을 공급하고 입출력 단자를 제공함으로써, 패드 없는 반도체 소자를 제공할 수 있고, 이로 인해 반도체 소자의 크기를 최소화시킬 수 있을 뿐만 아니라 제조 공정의 수를 줄여 제조 단가를 줄일 수 있다.
또한, 패드가 없는 2단자의 반도체 소자를 제작함으로써, 제작과정이 단순하고 외부 시스템과의 연결이 최소화 되어 소형 IC 칩 제작 시 유리하고, 표면에 나노 물질 등을 코팅하여 제작하는 센서에서의 공정을 단순화하고 특성을 향상시킬 수 있다.
즉, 본 발명의 반도체 소자는 센서 분야에 가장 유용하게 쓰일 수 있는 기술로서, 회로적으로 고성능이 필요 없고 소비전력이 낮으나 사이즈가 작고 외부 시스템과의 접합이 간소화 되어야 하는 분야에 유용하게 쓰일 수 있으며, 특히, 가격경쟁력이 중요한 일회용 센서의 경우나 구조상 패드 공정이 없이 단순 전극연결이 유리한 센서 예를 들어, 나노 물질이 전면에 코팅된 센서 등에 용이하게 사용될 수 있어서 가스 센서 등 환경산업이나 질병의 진단을 위한 의료기기산업, 제약산업(예를 들어, 여러 가지 시약에 대한 가능성 시험이 필요한 신약개발산업) 등에 활용할 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법에 대한 동작 흐름도를 나타낸 것으로, 도 1 내지 도 3에 도시한 본 발명에 따른 반도체 소자를 제조하는 과정을 나타낸 것이다.
도 4를 참조하면, 본 발명에 따른 반도체 소자 제조 방법은 제1 타입 예를 들어 p 타입으로 도핑된 반도체 기판의 일면으로부터 내부로 제2 타입 예를 들어, n 타입으로 도핑된 딥 웰(D-NW)을 형성하고, 형성된 D-NW 내에 하나 이상의 소자를 형성한다(S410, S420).
여기서, 하나 이상의 소자는 트랜지스터, 폴리 커패시터(poly capacitor), 배선공정을 이용한 메탈 커패시터, 저항 등과 같이 딥 웰을 기판 전압으로 하는 일반적인 CMOS 회로의 다수의 소자들을 모두 포함할 수 있다.
하나 이상의 소자가 형성되면, 딥 웰이 형성된 반도체 기판의 일면 상부에 절연층을 형성한다(S430).
여기서, 절연층은 반도체 소자의 두 단자 중 제1 전기적 접촉과 반도체 기판 간의 전기적인 분리를 위하여 형성되고, 딥 웰 영역을 포함하는 영역에 형성될 수 있으며, 필요에 따라 반도체 기판의 측면에도 형성될 수 있다.
절연층이 형성되면 절연층 상부에 하나 이상의 소자와 전기적으로 연결하기 위한 제1 전기적 접촉을 형성하고, 반도체 기판의 다른 일면에 제2 전기적 접촉을 형성한다(S440, S450).
여기서, 제1 전기적 접촉과 제2 전기적 접촉은 반도체 소자의 전원 입력과 데이터 입출력을 수행하기 위한 두 단자로서, 전원 입력과 데이터 입출력은 하나의 단자로 공유될 수 있다.
제1 전기적 접촉은 금속 배선 형태로 형성될 수 있고, 제2 전기적 접촉은 금속판 형태로 형성될 수 있다.
이 때 본 발명의 일 실시예에 따른 반도체 소자는 화학 센서, 바이오 센서, 습도 센서, 가스 센서 등 다양한 종류의 센싱 어플리케이션에 적용될 수 있다. 통상적으로 화학 센서, 바이오 센서 등은 탄소 나노 튜브(CNT, Carbon Nano-tube) 또는 실리콘 나노와이어(SiNW, Silicon Nano-wire) 등의 전기 전도성(불순물 농도에 따라서 부도체, 반도체, 도체 등으로 특성 변경 가능함) 재료에 부착된 수용체(receptor)가 주변의 화학 물질과 반응하여 그 결과로서 재료에 발생하는 전기 전도도의 변화를 감지하는 방식으로 구현되는 경우가 많다.
본 발명의 반도체 소자를 제조하는 방법은 제1 전기적 접촉 및 제2 전기적 접촉을 형성한 후에, 칩 표면 물질을 감지하기 위한 탄소 나노 튜브와 같은 재료를 칩 표면에 코팅, 산포, 도포, 또는 적층할 수 있다.
제1 전기적 접촉이 도 1에 도시된 바와 같이 칩의 가장자리를 따라 가드 링(guard ring)의 형태로 구현되고, 제1 전기적 접촉의 안쪽, 칩의 표면에는 탄소 나노 튜브와 연결되기 위한 전극 구조가 더 포함될 수 있다. 이러한 전극 구조 및 전극 구조에 연결되는 반도체 소자(회로)는 딥 웰 내에 배치되며, 향후 탄소 나노 튜브가 코팅(코팅, 산포, 도포, 또는 적층)되면 칩 표면 물질 또는 칩이 놓이는 환경의 주변 물질을 감지하는 데에 이용될 수 있다.
이 때, 칩 표면 물질 또는 주변 물질을 감지하기 위한 전극 구조는 소정의 금속 배선의 형태로 구현될 수 있으며, 향후 탄소 나노 튜브 등 재료가 코팅될 때를 대비하여 특정한 패턴을 가지고 노출되도록 구현될 수 있다. 즉, 탄소 나노 튜브 등 재료가 코팅되어 일종의 저항체를 형성하기 위한 양쪽 끝단의 단자로서 전극 구조가 적절하게 노출될 수 있다.
또한 노출된 전극 구조 간에 탄소 나노 튜브 등 재료가 코팅되더라도 전기적 연결이 이루어지지 않기를 원하는 경우에는 예를 들어 전기적 절연체를 높은 장벽으로 형성함으로써 전기적 연결을 사전에 방지할 수 있다.
이 같은 본 발명의 반도체 소자 및 그 제조 방법은 고온의 반도체 공정(금속 배선 공정 포함)이 모두 종료된 이후에 칩 표면 물질 또는 주변 물질을 감지하기 위한 탄소 나노 튜브 등의 전기 전도성 재료를 코팅(코팅, 산포, 도포 또는 적층)하므로 탄소 나노 튜브 등의 전기 전도성 재료의 특성을 변화시키지 않는 효과가 있다.
종래 기술과 대비하면, 종래 기술은 칩의 센싱 데이터를 읽기 위하여 다수 개의 단자를 패드(pad)라는 형태로 노출시켜야 했으므로, 탄소 나노 튜브 등의 전기 전도성 재료를 적층한 이후에 패드를 형성하기 위한 금속 배선 공정, 패시베이션 공정, 와이어 본딩 공정 등을 거쳐야 했다. 이 때 고온의 반도체 공정에 전기 전도성 재료가 노출되었기 때문에 탄소 나노 튜브 등의 전기 전도성 재료의 특성이 랜덤하게 변화되어 센서로서 신뢰성이 저하되는 문제점이 있었다.
본 발명은 새로운 반도체 소자의 구조를 제안함으로써 패드를 생성하는 공정을 거칠 필요가 없고 결과적으로 탄소 나노 튜브 등 전기 전도성 재료의 특성을 변화 없이 유지할 수 있으므로 센서로서 신뢰성을 크게 높일 수 있는 장점을 가진다.
본 발명에 따른 반도체 소자 제조 방법은 상술한 내용으로 한정되지 않으며, 도 1 내지 도 3에서 설명한 반도체 소자에 대한 구조를 형성하기 위한 모든 제조 과정을 포함할 수 있다는 것을 인지하여야 한다.
도 5는 본 발명의 일 실시예에 따른 반도체 장치의 구성을 나타낸 것이다.
도 5를 참조하면, 본 발명에 따른 반도체 장치(500)는 스위칭부(510), 데이터 송수신 제어부(520) 및 데이터 저장부(530)를 포함한다.
데이터 저장부(530)는 외부 기기(600)로 전송할 제1 데이터를 저장한다.
여기서, 데이터 저장부(530)에 저장된 제1 데이터는 바이너리 데이터만을 의미하는 것이 아니라 바이너리 데이터로 가공되기 전의 정보까지도 포함할 수 있다. 예를 들면, 반도체 장치가 바이오 센서인 경우 바이오 센서에서 외부 물질과의 상호작용에 의하여 외부 물질을 센싱하기 위한 바이오 센싱부의 전기적 특성이 변화된 상태로 유지되며, 변화된 상태를 바이오 센싱부에서 감지한 정보로 데이터 저장부(530)에서 저장하고 있는 것으로 해석할 수 있다.
물론, 데이터 저장부(530)는 제1 데이터만 저장하는 것에 한정하지 않으며, 외부 기기(600)로부터 수신되는 명령어에 대한 정보를 저장할 수도 있고, 본 발명과 관련된 다양한 정보를 저장할 수도 있다.
스위칭부(510)는 외부 기기(600)로부터 전송된 전원과 제2 데이터에 대한 수신, 데이터 저장부(530)에 저장된 제1 데이터에 대한 외부 기기(600)로의 송신을 스위칭 제어 신호에 의한 제어를 통해 스위칭한다.
여기서, 제2 데이터는 반도체 장치(500)에 쓰기(write) 위한 데이터, 반도체 장치(500)로 전달하는 명령어 데이터 등 반도체 장치의 쓰기와 관련된 모든 데이터를 포함할 수 있다.
스위칭부(510)는 하나의 단자를 통해 외부 기기와 연결되고, 연결된 하나의 단자를 통해 전원과 제2 데이터의 수신 그리고 제1 데이터의 송신이 이루어질 수 있다.
이런 스위칭부(510)는 3 상태(tri-state) 스위치를 포함하여 단락 상태 없이 송신 모드와 수신 모드로 동작할 수 있다.
데이터 송수신 제어부(520)는 반도체 장치의 전원과 제2 데이터의 수신, 제1 데이터의 송신을 제어하는 구성으로, 수신 모드(write 모드)와 송신 모드(read 모드)에 해당하는 스위칭 제어 신호를 스위칭부(510)로 출력하고, 수신 모드인 경우 스위칭부(510)를 통해 수신된 제2 데이터를 미리 결정된 프로토콜을 이용하여 처리한다.
이 때, 반도체 장치(500)는 외부 기기(600)로부터 수신된 전원에 의해 동작될 수 있으며, 추가적으로 수신된 전원을 이용하여 제1 데이터를 외부 기기(600)로 안정적으로 출력하기 위해 사용되는 2차 전원을 생성할 수도 있다.
또한, 데이터 송수신 제어부(520)는 수신 모드를 통해 수신된 제2 데이터를 확인하고, 확인 결과 제2 데이터에 미리 결정된 특정 데이터가 포함되어 있으면 수신 모드에서 송신 모드로 전환하기 위해 스위칭부(510)를 제어하며, 송신 모드로 전환된 후 데이터 저장부(530)에 저장된 제1 데이터를 프로토콜을 이용하여 스위칭부(510)를 통해 외부 기기(600)로 전송한다.
물론, 데이터 송수신 제어부(520)는 반도체 장치가 기본적으로 수신 모드로 동작하도록 스위칭부(510)를 제어하고, 수신 모드를 통해 수신된 제2 데이터에 송신 모드로 전환하기 위한 특정 데이터가 포함된 경우에만 스위칭부(510)를 다시 제어함으로써, 송신 모드로 전환하여 데이터 저장부(530)에 저장된 제1 데이터 예를 들어, 센싱에 의한 정보를 외부 기기(600)로 전송한다. 또한, 프로토콜에 미리 정해진 바에 따라 달라질 여지는 있으나, 정해진 시간 구간 동안의 송신 모드가 완료되면 자동적으로 기본 모드인 수신 모드로 회귀할 수 있다.
상술한 스위칭부(510), 데이터 저장부(530), 및 데이터 송수신 제어부(520)는 도 1 내지 도 3에 도시된 딥 웰 영역 내에 형성된 하나 이상의 소자를 이용하여 구성할 수 있으며, 본 발명에 따른 반도체 장치는 상술한 반도체 소자를 기초하여 구성되는 것이다.
이런 본 발명에 따른 반도체 장치의 수신 모드(쓰기 모드)와 송신 모드(읽기 모드)에 대한 동작에 대해 도 7을 참조하여 설명하면 다음과 같다.
도 7은 반도체 장치의 쓰기 모드(a)와 읽기 모드(b)에 대한 동작을 설명하기 위한 일 예시도를 나타낸 것이다.
도 7a를 참조하여 반도체 장치의 쓰기 모드(수신 모드)에 대한 동작을 설명하면, 반도체 장치(500)는 기본적으로 외부 기기(600)로부터 전원과 제2 데이터를 수신하는 쓰기 모드로 동작하도록 스위칭부(510)를 오프시키며, 스위칭부(510)를 오프시킴으로써, 외부 기기의 송신기(TX)를 통해 전송되는 전원(VDD)과 제2 데이터(DIN)를 수신하고, 데이터 저장부(530)에 저장된 제1 데이터(DOUT)가 외부 기기(600)로 송신되는 것을 방지한다.
이 때, 반도체 장치(500)는 하나의 단자를 통해 전원(VDD)과 제2 데이터(DIN)를 수신하고, 수신된 전원(VDD)은 반도체 기판과 딥 웰에 의해 형성되는 PN 접합 다이오드를 통해 수신되며 제2 데이터(DIN)는 딥 웰 이외 영역에 형성된 하나 이상의 소자를 통해 제공될 수 있다.
도 7a에 도시된 바와 같이, 다이오드의 출력 전압은 딥 웰 영역 내에 형성된 내부 커패시터와, 반도체 기판과 딥 웰 영역 간에 형성되는 딥 웰 커패시터 값의 비율에 의한 드루핑(drooping) 현상이 발생하는 것을 알 수 있는데, 이런 드루핑 현상은 내부 커패시터에 저장된 전하가 딥 웰의 PN Junction 커패시터에 의해 공유되어(charge sharing) 다이오드의 출력 전압이 낮아지는 현상으로서, C(DW)*VDD/(C(내부)+C(DW)) 만큼의 전압아 낮아진다. 따라서 이 비율을 최소화시킬 수 있다면 이런 드루핑 현상을 줄일 수 있다.
도 7b를 참조하여 반도체 장치의 읽기 모드(송신 모드)에 대한 동작을 설명하면, 외부 기기(600)에서 반도체 장치(500)에 저장된 제1 데이터를 수신하기 위하여 미리 결정된 특정 데이터를 반도체 장치(500)로 송신한 후 미리 결정된 시간 후에 일정 시간 동안 송신 모드에서 수신 모드로 변경한다.
반도체 장치(500)는 외부 기기(600)로부터 수신된 제2 데이터의 확인을 통해 특정 데이터가 수신된 것을 확인하고, 특정 데이터를 확인한 후 미리 결정된 시간 후에 반도체 장치(500)의 모드를 송신 모드로 변경하기 위하여 스위칭부(510)를 일정 시간 동안 온시킴으로써, 데이터 저장부(530)에 저장된 제1 데이터(DOUT)를 하나의 단자를 통해 외부 기기(600)로 전송하고, 따라서 외부 기기(600)의 수신기(RX)는 반도체 장치(500)로부터 일정 시간 동안 전송된 제1 데이터를 수신한다.
이 때, 반도체 장치(500)는 외부 기기(600)로부터 수신된 전원을 이용하여 생성된 2차 전원을 이용하여 제1 데이터를 외부 기기(600)로 송신할 수 있다.
본 발명에 따른 반도체 장치는 하나의 단자를 통해 외부 기기로부터 전원과 제2 데이터를 수신하고, 제1 데이터를 외부 기기로 송신할 수 있으며, 미리 결정된 프로토콜을 이용하여 외부 기기로부터 수신된 제2 데이터를 확인하고, 이를 통해 수신 모드(write 모드)와 송신 모드(read 모드)를 반도체 장치에서 자체적으로 제어할 수 있다.
또한 본 발명에 따른 반도체 장치는 송신하고자 하는 데이터의 크기에 따라 송신 방식을 상이하게 제어할 수 있으며, 이를 도 8과 도 9를 참조하여 설명하면 다음과 같다.
반도체 장치는 외부 기기로부터 전원과 제2 데이터(DIN)를 수신하고 외부 기기로부터 송신 모드로의 전환에 대해 미리 설정된 특정 데이터(read trigger)(810)가 수신되면 전송하고자 하는 제1 데이터(chip data)를 크기를 확인하고, 확인 결과 제1 데이터의 크기가 미리 결정된 기준 크기 이하인 경우에는 도 8에 도시된 바와 같이, 데이터 저장부에 저장된 제1 데이터를 일정 시간 동안 외부 기기로 한번에 송신한 후 쓰기 모드로 자동 전환한다.
반면, 반도체 장치는 특정 데이터(read trigger)(810)가 수신되어 제1 데이터를 크기를 확인한 결과, 제1 데이터의 크기가 미리 결정된 기준 크기보다 큰 경우에는 도 9에 도시된 바와 같이 일정 시간 예를 들어, 제1 시간 동안 제1 데이터의 일부를 전송한 후 일정 시간 예를 들어, 제2 시간 동안 수신 모드로 전환하는 과정을 제1 데이터를 모두 전송할 때까지 반복 수행하고, 데이터 저장부에 저장된 제1 데이터가 모두 전송되면 쓰기 모드로 자동 전환한다.
이 때, 제1 데이터의 크기가 기준 크기보다 큰 경우 송신 모드와 수신 모드를 반복하는 것은 반도체 장치 자체에서 제공할 수 있는 전원 사용량이 작기 때문에 제1 데이터 송신 중간 중간에 수신 모드로 변경하여 외부 기기로부터 전원을 수신(periodic power supplying)하기 위한 것이다.
이와 같이, 본 발명에 따른 반도체 장치는 외부 기기로 송신할 데이터의 크기에 따라 송신 방법을 상이하게 적용할 수 있다. 그리고, 본 발명에 따른 반도체 장치는 전원 사용량을 줄이기 위하여 인코딩된 데이터를 사용할 수 있으며, 이에 대해 도 10과 도 11을 참조하여 설명한다.
도 10은 도 5에 도시된 데이터 송수신 제어부에 대한 일 실시예의 구성을 나타낸 것이다.
도 10을 참조하면, 데이터 송수신 제어부(520)는 데이터 인코딩부(521), 데이터 디코딩부(522), 데이터 처리부(523) 및 스위칭 제어부(524)를 포함한다.
데이터 인코딩부(521)는 외부기기(600)로 보내지는 데이터를 시간영역에서 미리 결정된 인코딩 방식으로 인코딩한다.
예를 들어, 데이터 인코딩부(521)는 도 11에 도시된 일 예와 같이, 외부로 전송할 제1 데이터(initial data)를 인코딩할 수 있다. 이니셜 데이터의 트리거가 발생하는 시점 즉, H(High)에서 L(Low)로 떨어지는 시점(falling edge)과 L에서 H로 올라가는 시점(rising edge)에 미리 결정된 시간의 Low 펄스를 생성하는 시간 영역에서의 인코딩을 수행함으로써, Low 신호 구간의 크기를 줄일 수 있다.
이 때 본 발명의 반도체 장치는 기본적으로 제한된 2개의 터미널(하나의 포트(port))를 통하여 전원 전력(power)과 신호를 함께 수신하고, 송신 데이터 또한 동일한 포트를 통하여 전송되므로 외부 기기(600)와 송수신 시 전원과 상이한 데이터의 구간인 논리적 Low 신호 구간을 줄일 필요가 있다. 즉, High 신호 구간은 전원과 동일한 데이터가 송수신되는 것으로 간주할 수 있으나, Low 신호 구간은 전원과 상이한 데이터의 구간이므로 반도체 장치의 안정적인 동작을 위해서 Low 신호 구간을 적절하게 줄이는 기법이 필요하다.
여기서 논리적 Low Level이란 데이터 입출력라인에서 Power 전압과 다른 Level을 말하는 것으로 도 2와 같이 Deep N-Well을 사용한 경우는 GND level을 지칭하며 도 3과 같이 Deep P-Well을 사용한 경우는 전원 전력으로 GND level을 사용하므로, 논리적 Low level이란 VDD level을 지칭한다.
한편, 이 같은 신호 인코딩/디코딩 기법은 반도체 장치(500) 내부의 전력 소모를 줄일 수도 있다. 보다 구체적으로 설명하면, 본 발명의 반도체 소자는 1개의 포트를 통하여 수신된 전력을 비교적 큰 커패시터(capacitor) 등에 저장하여 사용하기 때문에 입출력 신호에 포함된 논리적 Low 레벨을 가지는 신호의 비중이 크면 클수록 반도체 소자의 내부에 저장된 전하(electrical charge)의 손실이 크다.
따라서 본 발명의 반도체 소자는 도 10 및 도 11에 도시된 것처럼 데이터를 보낼 때에는 인코딩된 상태로 보내고 외부로부터 수신된 인코딩된 신호를 칩 내부에서 시간 도메인에서 디코딩하여 사용함으로써 데이터 입출력 과정에서 논리적 Low 레벨을 가지는 신호의 비중을 줄이고자 하는 것이다.
본 발명의 데이터 인코딩부(521)에서 이루어지는 데이터 인코딩 과정의 예시가 도 11에 도시된 것처럼 이루어질 수도 있고, 또는 공지의 다양한 방법을 이용하여 이루어질 수도 있다. 특히 도 11에서 설명된 rising edge와 falling edge에서 short pulse를 생성하는 회로 자체는 공지의 기술로서 당업자에게는 자명한 것이다. 본 발명의 사상은 이러한 펄스 신호의 생성을 위한 회로의 구현에 있는 것이 아니라 이러한 회로를 이용하여 시간 도메인에서 인코딩되어 반도체 소자 내부의 전하량 손실을 줄이기 위한 신호 처리 프로토콜 및 알고리즘을 제안하는 데에 있다.
도 11에 자세히 도시되지는 않았으나, 본 발명의 반도체 소자는 내부적으로 별도의 클럭 신호를 생성하여 구동할 수 있으므로, 입력된 신호를 이러한 클럭 신호에 동기하여 데이터로 인지할 수 있다. (이 같은 기능은 앞에서 설명한 스위칭부(510) 및 데이터 송수신 제어부(520)에서 부가적으로 실행될 수도 있다)
이 때, 예를 들어, 4개의 클럭에 걸쳐 Low 레벨 신호가 유지되고 4개의 클럭에 걸쳐 총 4개의 Low 데이터가 인지될 수 있다. 이러한 경우 반도체 소자의 내부에서는 4개의 Low 데이터를 처리하기 위하여 반도체 소자의 내부에 저장된 전하량을 소진할 수 있다. 따라서 본 발명에서는 4개의 Low 데이터를 그대로 전달 및 처리하는 대신 시간 도메인에서 인코딩하여 인코딩된 신호를 생성하고, 이를 데이터 출력부로 전달하여 데이터 입출력시에 Low 레벨 신호가 유지되는 시간을 줄이고자 한다.
예를 들어 4개의 클럭에 걸쳐 Low 레벨 신호가 유지된 후 다음 클럭에서는 High 레벨 신호로 천이되었다면, 인코딩된 신호는 Low 레벨 신호가 처음 생성된 시점에서 첫번째 short pulse 신호로 나타나고 High 레벨 신호로 천이된 시점에서 두번째 short pulse 신호로 나타난다. 이 경우에는 두 개의 short pulse 신호가 생성된 구간에서만 신호가 Low 레벨로 떨어지므로 반도체 소자 내부에서 Low 레벨로 신호가 유지되는 시간 구간을 줄이고, 반도체 소자 내부에 저장된 전하량을 유리하게 보존할 수 있다.
도 13에서는 본 발명의 일 실시예에 따른 외부 기기(600)와 반도체 장치(500) 간의 데이터 송수신 과정을 도시한다.
이하에서는 도 10, 도 11, 및 도 13을 함께 참조하여 외부 기기(600)와 반도체 장치(500) 간의 데이터 송수신 과정에서 이루어지는 신호 인코딩/디코딩 과정을 설명한다.
도 11에서 initial data는 반도체 장치(500)가 전송하기 위한 제1 데이터일 수도 있고, 반도체 장치(500)가 외부에서 수신하고자 하는 제2 데이터일 수도 있다. 즉, 이니셜 데이터가 제1 데이터인 경우, Rx 데이터 인코딩부(521)가 이니셜 데이터를 인코딩하고, 인코딩된 데이터가 유일한 포트를 통하여 외부 기기(600)로 전송된다. 반대로 이니셜 데이터가 제2 데이터인 경우, Tx 데이터 인코딩부(601)가 이니셜 데이터를 인코딩하고, 인코딩된 데이터가 유일한 포트를 통하여 반도체 장치(500)로 전송된다.
이 때 Tx는 외부 기기(600)로부터 반도체 장치(500)로 데이터가 전송되는 플로우, 즉, 쓰기 모드에서 데이터가 전송되는 경우를 의미하고, Rx는 반도체 장치(500)로부터 외부 기기(600)로 데이터가 전송되는 플로우, 즉, 읽기 모드에서 데이터가 전송되는 경우를 의미한다.
외부 기기(600)가 수신한 Rx 인코딩된 데이터는 Rx 데이터 디코딩부(602)에 의하여 시간 영역에서 미리 결정된 디코딩 방식으로 디코딩되고, 데이터 처리부(603)에 의하여 처리된다.
반도체 장치(500)가 수신한 Tx 인코딩된 데이터는 Tx 데이터 디코딩부(522)에 의하여 시간 영역에서 미리 결정된 디코딩 방식으로 디코딩되고, 데이터 처리부(523)에 의하여 처리된다.
여기에서 데이터 처리 과정은 디코딩된 데이터를 이용한 연산, 특정 데이터의 검출, 프로토콜 상의 미리 약속한 신호(읽기/쓰기 모드의 전환, 동작의 종료 등을 포함함)의 검출 등의 처리를 모두 포함하는 개념이며, 이 뿐만 아니라 본 발명과 관련된 모든 데이터 처리를 포함하는 개념이다.
스위칭 제어부(524)는 데이터 처리부(523)에 의한 처리 결과에 기초하여 스위칭부의 스위칭을 제어한다. 즉, 스위칭 제어부(524)는 수신 모드와 송신 모드에 따른 스위칭 제어 신호를 생성하고, 생성된 스위칭 제어 신호를 이용하여 스위칭부를 제어한다.
한편, 외부 기기(600)에서 전송하는 제2 데이터, 즉, Tx 데이터에는 반도체 장치(500)와 외부 기기(600) 간의 동기화를 위한 기준신호가 포함된다. 이 때 기준신호는 미리 결정된 프로토콜에 따라 제2 데이터의 일부로서 포함된다.
예를 들어, 미리 약속된 프로토콜에 따라 최초의 파워-업 시퀀스(power-up sequence) 이후 소정의 시간 동안 일정한 주기의 클럭 신호가 기준신호로서 Tx 데이터에 포함되어 외부 기기(600)로부터 반도체 장치(500)로 전송될 수 있다. 반도체 장치(500)는 이 때 수신한 클럭 신호를 기준으로 하여 내부 클럭 신호를 생성하여 동기화를 위하여 이용할 수 있다.
또는 클럭 신호는 일정한 시간 간격마다 동기화가 제대로 이루어지고 있는지 확인하기 위하여 일정한 시간 구간 동안 전송될 수도 있다.
한편, 본 발명의 외부 기기(600)는 2단자 반도체 장치(500)로부터 Rx 데이터를 수신하여 반도체 장치(500)가 수행한 임무(예를 들면 센싱)의 결과를 얻을 수 있고, 반도체 장치(500)가 정해진 임무를 원활히 수행할 수 있도록, 미리 결정된 프로토콜에 따른 정보를 Tx 데이터를 이용하여 전달하기 때문에 2단자 반도체 장치(500)에 대한 외부 컨트롤러로 간주할 수도 있다. 또한 외부 기기(600)는 반도체 장치(500)가 수행한 임무의 결과를 읽어 내는 역할을 하기 때문에 외부의 리더기로 간주할 수도 있다.
이와 같이, 본 발명에 따른 반도체 장치는 회로적으로 고성능이 필요 없고 소비전력이 낮으나 사이즈가 작고 외부 시스템과의 접합이 간소화 되어야 하는 분야에 적합하다. 또한, 본 발명의 반도체 장치는 소형/저비용이 요구되는 센서를 구비한 상품인식용 ID칩, 및 여러 가지 소형 센서 칩 등에도 사용이 가능하다.
도 12는 본 발명의 일 실시예에 따른 반도체 센서의 데이터 수집 방법에 대한 동작 흐름도를 나타낸 것이다.
도 12를 참조하면, 본 발명에 따른 반도체 센서의 데이터 수집 방법은 상부 단자와 하부 단자를 구비한 복수의 반도체 센서들의 하부 단자를 제1 전기적 접촉을 위한 전극판 상에 접촉시킨다(S1210).
이 때, 복수의 반도체 센서들은 전극판 상의 랜덤(random)한 위치에 접촉될 수도 있고, 미리 결정된 위치에 배치될 수도 있다.
데이터를 수집하고자 하는 반도체 센서는 특정 물질을 검출하기 위한 바이오 센서를 포함할 수 있으며, 반도체 센서들이 접촉되는 전극판은 도전성을 가지면서 자성을 가지는 물질에 의해 형성될 수도 있다.
또한, 반도체 센서는 도 1 내지 도 3에서 도시한 반도체 소자의 소자의 구조를 포함할 수 있다.
즉, 반도체 센서는 제1 타입으로 도핑된 반도체 기판, 하나 이상의 소자가 형성되며, 반도체 기판의 일면으로부터 내부로 형성되는 제2 타입으로 도핑된 딥 웰(Deep Well), 반도체 기판의 일면의 일부에 형성되며, 딥 웰 상부에 형성되는 상부 단자 및 반도체 기판의 다른 일면에 형성되는 하부 단자를 포함할 수 있다.
물론, 딥 웰 상에 형성되는 소자는 반도체 센서를 구성하는데 필요로 하는 센싱 회로 등을 포함할 수 있다.
데이터를 수집하고자 하는 반도체 센서는 특정 물질을 검출하기 위해 특정 영역, 특정 환경, 특정 용액 등에 투입된 센서일 수 있다. 예를 들어, 반도체 센서는 용액 내 특이분자를 감지하는 비드(Bead) 형태를 가지고, 특이 분자를 센싱할 수 있는 리셉터(Receptor)를 부착하여 용액 내에 투입됨으로써, 반도체 소자는 특이 분자의 센싱에 대한 정보를 가질 수 있다.
복수의 반도체 센서들이 전극판 상에 접촉되면 접촉된 반도체 센서들 각각에 대한 전극판에서의 위치를 감지한다(S1220).
이 때, 반도체 센서의 위치 감지는 전극판 상에 접촉된 복수의 반도체 센서들에 대한 영상을 촬영하고, 촬영된 영상에 대한 영상 처리를 이용하여 복수의 반도체 센서들 각각의 위치를 감지할 수 있다.
반도체 센서의 위치 감지는 영상을 이용한 위치 감지 뿐만 아니라 위치를 감지할 수 있는 모든 방법이 사용될 수 있다.
반도체 센서들의 위치가 감지되면 위치가 감지된 반도체 센서들에 대한 상부 전극 각각에 제2 전기적 접촉을 위한 전극 단자를 접촉시키고, 반도체 센서들과 접촉된 전극판과 전극 단자를 이용하여 반도체 센서들 각각에 의해 센싱된 정보를 검출하며, 이를 통해 반도체 센서들 각각에 의해 센싱된 정보를 수집한다(S1230, S1240).
이 때, 전극 단자를 반도체 센서들에 접촉시키는 단계(S1230)는 상기 복수의 반도체 센서들에 대해서 감지된 위치에 프로브 단자를 갖는 한 개의 리더기를 복수의 반도체 센서들 각각의 제2 전기적 접촉에 순차적으로 연결시킬 수도 있고, 소정의 복수의 반도체 센서들의 개수에 해당하는 복수의 전극 단자들을 이용하여 복수의 반도체 센서들 각각의 상부 전극(제1 전기적 접촉)에 동시에 접촉시킬 수도 있다.
상부 전극에 전극 단자를 접촉시키는 방법은 전극판의 크기에 대응되는 크기를 가지는 기판 상에 일정 간격으로 배치된 전극 단자들을 배열시키고, 전극 단자들이 배열된 기판을 전극판에 접촉된 복수의 반도체 센서들로 접촉시킴으로써, 반도체 센서들에 의해 센싱된 정보를 수집할 수 있다.
물론, 전극 단자들의 배열 간격은 반도체 센서의 크기를 고려하여 결정될 수 있다.
도 14는 도 12의 실시예에 따른 반도체 센서의 데이터 수집 방법의 개념을 도시하는 도면이다.
접지된 금속판 위에 복수의 2단자 센서 칩들이 랜덤한 위치에 놓일 수 있다. 예를 들면, 복수의 2단자 센서 칩들은 접지된 금속판 위에 뿌려질 수 있다.
이 때 2단자 센서 칩들이 도 1 내지 도 11에 도시된 바와 같이 구현되었고, 2단자 센서 칩들 각각의 하부 전극이 철(Fe)을 포함하며, 접지된 금속판이 자성을 띤다면 접지된 금속판 위에 뿌려진 복수의 2단자 센서 칩들은 각각 하부 전극을 접지된 금속판에 접촉시키면서 고정될 수 있을 것이다.
이 때, 외부의 전원 및 데이터 공급장치(리더기, 컨트롤러)가 복수의 2단자 센서 칩들 각각의 상부 전극을 순차적으로 접촉하면서 각각의 센서 칩들로부터 데이터를 읽어 낼 수 있다.
이 때, 머신 비전(machine vision) 등의 장치를 통하여 접지된 금속판 위의 랜덤한 위치에 배치된 2단자 센서 칩들의 위치를 식별하고, 외부의 전원 및 데이터 공급장치(리더기, 컨트롤러)가 식별된 위치의 2단자 센서 칩의 상부 전극에 접촉하여 Tx 데이터를 공급하고, Rx 데이터를 읽어 낼 수 있다.
도 14에서는 외부의 리더기가 한 개가 존재하여 순차적으로 각각의 센서 칩들을 읽어 내는 과정이 도시되었으나, 본 발명의 사상은 이에 국한되지 않으며, 외부의 리더기는 복수 개가 존재하고, 동시에 리더기의 수만큼의 센서 칩들로부터 데이터를 읽어 낼 수도 있을 것이다.
외부의 리더기는 로봇 암(robot arm)과 같은 구동 장치에 연결되어 제어 시스템에 의하여 제어될 수 있다.
이와 같은 과정을 통하여 복수의 2단자 센서 칩들로부터 다수의 센싱 데이터를 수집함으로써 센싱 정보의 신뢰성을 높일 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (23)

  1. 제1 타입으로 도핑된 반도체 기판;
    하나 이상의 소자가 형성되며, 상기 반도체 기판의 일면으로부터 내부로 형성되는 제2 타입으로 도핑된 딥 웰(Deep Well);
    상기 반도체 기판의 상기 일면의 상기 딥 웰로 둘러싸인 영역 내에 형성되며 상기 제1 타입으로 도핑되고 상기 딥 웰에 의하여 상기 반도체 기판과 분리되는 제1 웰;
    상기 반도체 기판의 상기 일면의 일부에 형성되며, 상기 제1 웰과 전기적으로 연결되는 제1 전기적 접촉; 및
    상기 반도체 기판의 다른 일면에 형성되는 제2 전기적 접촉
    을 포함하는 반도체 소자.
  2. 제1항에 있어서,
    상기 반도체 소자는
    상기 제1 전기적 접촉 및 상기 제2 전기적 접촉을 이용하여 전원을 입력받고, 데이터를 입출력하는 것을 특징으로 하는 반도체 소자.
  3. 제1항에 있어서,
    상기 제1 전기적 접촉은
    금속 배선의 형태로 상기 제1 웰과 전기적으로 연결되는 것을 특징으로 하는 반도체 소자.
  4. 제1항에 있어서,
    상기 제2 전기적 접촉은
    금속판 형태의 접촉인 것을 특징으로 하는 반도체 소자.
  5. 제1항에 있어서,
    상기 제1 전기적 접촉과 상기 제2 전기적 접촉은
    상기 반도체 기판과 상기 딥 웰 사이에 형성되는 제1 PN 접합과 상기 딥 웰과 상기 제1 웰 사이에 형성되는 제2 PN 접합에 의해 분리되는 것을 특징으로 하는 반도체 소자.
  6. 제1항에 있어서,
    적어도 상기 딥 웰이 형성된 영역을 포함하는 상기 반도체 기판의 상기 일면 상부에 형성되는 절연층
    을 더 포함하는 것을 특징으로 하는 반도체 소자.
  7. 제6항에 있어서,
    상기 절연층은
    상기 제1 전기적 접촉과 상기 반도체 기판을 전기적으로 분리하는 것을 특징으로 하는 반도체 소자.
  8. 제1항에 있어서,
    상기 반도체 기판의 상기 일면 상의 상기 딥 웰 영역의 외부에 상기 제1 타입으로 도핑되고, 데이터 입출력 단자와 전기적으로 연결되는 제2 웰
    을 더 포함하고,
    상기 하나 이상의 소자는
    상기 딥 웰이 형성된 영역 내에 형성되는 것을 특징으로 하는 반도체 소자.
  9. 제1항에 있어서,
    상기 딥 웰 내에 배치되며, 칩 표면 물질을 감지하기 위한 전극구조를 더 포함하는 것을 특징으로 하는 반도체 소자.
  10. 외부 기기로 전송할 제1 데이터를 저장하는 데이터 저장부;
    상기 외부 기기로부터 전송된 전원 전력과 제2 데이터에 대한 수신, 상기 데이터 저장부에 저장된 상기 제1 데이터에 대한 상기 외부 기기로의 송신을 스위칭 제어 신호에 의해 스위칭하는 스위칭부; 및
    수신 모드와 송신 모드에 해당하는 스위칭 제어 신호를 상기 스위칭부로 출력하고, 상기 수신 모드인 경우 상기 스위칭부를 통해 수신된 상기 제2 데이터를 미리 결정된 프로토콜을 이용하여 처리하며, 상기 처리된 상기 제2 데이터에 미리 결정된 특정 데이터가 포함된 경우 상기 송신 모드로 전환한 후 상기 스위칭부를 제어하고 상기 제1 데이터를 상기 프로토콜을 이용하여 상기 외부 기기로 전송하는 데이터 송수신 제어부
    를 포함하고,
    상기 전원 전력, 상기 제2 데이터 및 상기 제1 데이터는
    반도체 기판의 일면에 형성되는 제1 전기적 접촉과 상기 반도체 기판의 다른 일면에 형성되는 제2 전기적 접촉을 통해 송수신되는 반도체 장치.
  11. 제10항에 있어서,
    상기 데이터 저장부, 상기 스위칭부 및 상기 데이터 송수신 제어부는
    상기 반도체 기판의 상기 일면으로부터 내부로 형성되는 딥 웰(Deep Well) 영역 내에 형성되는 것을 특징으로 하는 반도체 장치.
  12. 제10항에 있어서,
    상기 데이터 송수신 제어부는
    상기 제1 데이터를 시간 영역에서 인코딩하고, 상기 인코딩된 상기 제1 데이터를 상기 프로토콜을 이용하여 상기 외부 기기로 전송하는 것을 특징으로 하는 반도체 장치.
  13. 제1 전기적 접촉과 제2 전기적 접촉이 PN 다이오드 형태로 분리되고 상기 제1 전기적 접촉과 상기 제2 전기적 접촉의 2개의 단자로 전원 전력의 수신, 제1 데이터의 전송, 및 제2 데이터의 수신을 모두 수행하는 2단자 반도체 장치의 외부에서, 상기 2개의 단자 간의 전압조절에 의하여 상기 전원 전력과 상기 제2 데이터를 상기 2단자 반도체 장치로 전송하며, 상기 제2 데이터에 포함된 스위칭 제어 신호와 미리 결정된 프로토콜에 따라 상기 2단자 반도체 장치로부터 상기 제1 데이터를 수신하는 송수신 단자를 포함하고,
    상기 제1 전기적 접촉은
    상기 2단자 반도체 장치가 형성되는 반도체 기판의 일면에 형성되며,
    상기 제2 전기적 접촉은
    상기 반도체 기판의 다른 일면에 형성되는 2단자 반도체 장치용 컨트롤러.
  14. 제13항에 있어서,
    상기 제2 데이터를 시간 영역에서 인코딩하고, 상기 인코딩된 제2 데이터를 상기 송수신 단자를 경유하여 상기 2단자 반도체 장치로 전송하는 인코딩부; 및
    상기 송수신 단자를 경유하여 상기 2단자 반도체 장치로부터 상기 제1 데이터를 수신하고, 상기 수신된 제1 데이터를 시간 영역에서 디코딩하는 디코딩부;
    를 포함하는 2단자 반도체 장치용 컨트롤러.
  15. 제1 타입으로 도핑된 반도체 기판의 일면으로부터 내부로 제2 타입으로 도핑된 딥 웰(Deep Well)을 형성하는 단계;
    상기 반도체 기판의 상기 일면의 상기 딥 웰로 둘러싸인 영역 내에 상기 제1 타입으로 도핑되고 상기 딥 웰에 의하여 상기 반도체 기판과 분리되는 제1 웰을 형성하는 단계;
    상기 딥 웰 내에 하나 이상의 소자를 형성하는 단계;
    상기 반도체 기판의 상기 일면에 형성된 상기 제1 웰의 상부 일부에 제1 전기적 접촉을 형성하는 단계; 및
    상기 반도체 기판의 다른 일면에 제2 전기적 접촉을 형성하는 단계
    를 포함하는 반도체 소자 제조 방법.
  16. 제15항에 있어서,
    상기 반도체 기판의 양면에 형성되는 상기 제1 전기적 접촉과 상기 제2 전기적 접촉은
    상기 반도체 소자의 전원을 입력받고, 데이터를 입출력하는 두 단자로 사용되는 것을 특징으로 하는 반도체 소자 제조 방법.
  17. 제15항에 있어서,
    상기 제1 전기적 접촉은
    금속 배선의 형태로 상기 제1 웰과 전기적으로 연결되고,
    상기 제2 전기적 접촉은
    금속판 형태로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  18. 제15항에 있어서,
    적어도 상기 딥 웰이 형성된 영역을 포함하는 상기 반도체 기판의 상기 일면 상부에 절연층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  19. 제15항에 있어서,
    상기 딥 웰 영역 상에 칩 표면 물질 또는 주변 물질을 감지하기 위한 전극 구조를 더 형성하는 단계; 및
    상기 전극 구조가 형성된 이후에 상기 칩 표면 물질 또는 상기 주변 물질을 감지하기 위한 전기적인 특성이 변화되는 재료를 산포 또는 적층하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  20. 상부 단자와 하부 단자를 구비한 복수의 반도체 센서들의 상기 하부 단자를 제1 전기적 접촉을 위한 전극판 상의 랜덤(random)한 위치에 접촉시키는 단계;
    상기 전극판 상에 접촉된 상기 복수의 반도체 센서들 각각의 위치를 감지하는 단계;
    상기 감지된 상기 복수의 반도체 센서들에 대한 상기 상부 전극에 제2 전기적 접촉을 위한 전극 단자를 접촉시키는 단계; 및
    상기 전극판과 상기 전극 단자를 이용하여 상기 복수의 반도체 센서들 각각에 의해 센싱된 정보를 수집하는 단계
    를 포함하고,
    상기 상부 전극은
    상기 복수의 반도체 센서들 각각이 형성되는 반도체 기판의 일면에 형성되며,
    상기 하부 전극은
    상기 반도체 기판의 다른 일면에 형성되는 반도체 센서의 데이터 수집 방법.
  21. 제20항에 있어서,
    상기 복수의 반도체 센서들 각각은
    제1 타입으로 도핑된 상기 반도체 기판;
    하나 이상의 소자가 형성되며, 상기 반도체 기판의 상기 일면으로부터 내부로 형성되는 제2 타입으로 도핑된 딥 웰(Deep Well);
    상기 반도체 기판의 상기 일면의 일부에 형성되며, 상기 딥 웰 상부에 형성되는 상기 상부 단자; 및
    상기 반도체 기판의 상기 다른 일면에 형성되는 상기 하부 단자
    를 포함하는 것을 특징으로 하는 반도체 센서의 데이터 수집 방법.
  22. 제20항에 있어서,
    상기 위치를 감지하는 단계는
    상기 전극판 상에 접촉된 상기 복수의 반도체 센서들에 대한 영상을 촬영하고, 상기 촬영된 영상에 대한 영상 처리를 이용하여 상기 복수의 반도체 센서들 각각의 위치를 감지하는 것을 특징으로 하는 반도체 센서의 데이터 수집 방법.
  23. 제20항에 있어서,
    상기 전극 단자를 접촉시키는 단계는
    상기 복수의 반도체 센서들의 개수에 해당하는 복수의 상기 전극 단자를 이용하여 상기 복수의 반도체 센서들 각각의 상기 상부 전극에 동시에 접촉시키는 것을 특징으로 하는 반도체 센서의 데이터 수집 방법.
KR1020130092703A 2013-08-05 2013-08-05 반도체 소자 및 그 제조 방법 KR101492861B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130092703A KR101492861B1 (ko) 2013-08-05 2013-08-05 반도체 소자 및 그 제조 방법
PCT/KR2014/007201 WO2015020392A1 (ko) 2013-08-05 2014-08-05 반도체 소자 및 그 제조 방법
US15/016,630 US10269665B2 (en) 2013-08-05 2016-02-05 Semiconductor device for sensor application using contacts located on top surface and bottom surface and method for fabricating thereof
US16/354,389 US10629503B2 (en) 2013-08-05 2019-03-15 Semiconductor device containing integrated circuit communicating with external apparatus via two terminals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130092703A KR101492861B1 (ko) 2013-08-05 2013-08-05 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101492861B1 true KR101492861B1 (ko) 2015-02-12

Family

ID=52461646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130092703A KR101492861B1 (ko) 2013-08-05 2013-08-05 반도체 소자 및 그 제조 방법

Country Status (3)

Country Link
US (2) US10269665B2 (ko)
KR (1) KR101492861B1 (ko)
WO (1) WO2015020392A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017039203A1 (ko) * 2015-09-01 2017-03-09 주식회사 듀얼리티 비동기 시리얼 통신을 위한 반도체 장치 및 컨트롤러와 비동기 시리얼 통신 방법 및 시스템
KR20170027015A (ko) * 2015-09-01 2017-03-09 주식회사 듀얼리티 비동기 시리얼 통신을 위한 반도체 장치, 컨트롤러 및 오실레이터 그리고 비동기 시리얼 통신 방법
KR101723838B1 (ko) * 2015-09-01 2017-04-18 주식회사 듀얼리티 반도체 장치, 컨트롤러 및 비동기 시리얼 통신 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253467A (ja) * 2005-03-11 2006-09-21 Denso Corp 半導体装置
US20080029782A1 (en) * 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
KR20100129600A (ko) * 2009-06-01 2010-12-09 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 장치
KR20110078930A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 반도체 소자 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473183A (en) * 1992-02-21 1995-12-05 Sony Corporation Semiconductor device of a first conductivity type which has a first well of a second conductivity type formed therein and a second well of the first conductivity type formed in the first well and a pair of MOSFET formed in the first and second wells
US6144075A (en) * 1998-10-22 2000-11-07 Taiwan Semiconductor Manufacturing Corp. CMOS inverter using gate induced drain leakage current
JP2003258117A (ja) * 2002-03-06 2003-09-12 Seiko Epson Corp 半導体装置
KR100446004B1 (ko) 2002-07-12 2004-08-25 한국과학기술원 깊은 엔 웰 씨모스 공정으로 구현된 수직형 바이폴라 정션트랜지스터를 사용한 직접 변환 수신기
JP4437388B2 (ja) * 2003-02-06 2010-03-24 株式会社リコー 半導体装置
KR100975972B1 (ko) 2003-07-11 2010-08-13 매그나칩 반도체 유한회사 Ｃｍｏｓ 트랜지스터의 구조 및 그 제조 방법
JP5259246B2 (ja) * 2008-05-09 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
KR101060127B1 (ko) * 2009-09-03 2011-08-29 (주) 트리노테크놀로지 모스 게이트 전력 반도체 소자
KR101128694B1 (ko) 2009-11-17 2012-03-23 매그나칩 반도체 유한회사 반도체 장치
US8269566B2 (en) 2010-10-15 2012-09-18 Xilinx, Inc. Tunable resonant circuit in an integrated circuit
KR101217834B1 (ko) 2011-01-17 2013-01-02 광운대학교 산학협력단 자가 캘리브레이션 기능을 갖는 광 수신 기기
US9236458B2 (en) * 2013-07-11 2016-01-12 Infineon Technologies Ag Bipolar transistor and a method for manufacturing a bipolar transistor
US9548307B2 (en) * 2014-06-30 2017-01-17 Alpha And Omega Semiconductor Incorporated Compact CMOS device isolation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253467A (ja) * 2005-03-11 2006-09-21 Denso Corp 半導体装置
US20080029782A1 (en) * 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
KR20100129600A (ko) * 2009-06-01 2010-12-09 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 장치
KR20110078930A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 반도체 소자 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017039203A1 (ko) * 2015-09-01 2017-03-09 주식회사 듀얼리티 비동기 시리얼 통신을 위한 반도체 장치 및 컨트롤러와 비동기 시리얼 통신 방법 및 시스템
KR20170027015A (ko) * 2015-09-01 2017-03-09 주식회사 듀얼리티 비동기 시리얼 통신을 위한 반도체 장치, 컨트롤러 및 오실레이터 그리고 비동기 시리얼 통신 방법
KR101723836B1 (ko) * 2015-09-01 2017-04-06 주식회사 듀얼리티 비동기 시리얼 통신을 위한 반도체 장치, 컨트롤러 및 오실레이터 그리고 비동기 시리얼 통신 방법
KR101723838B1 (ko) * 2015-09-01 2017-04-18 주식회사 듀얼리티 반도체 장치, 컨트롤러 및 비동기 시리얼 통신 시스템
CN108140301A (zh) * 2015-09-01 2018-06-08 多爱利特公司 用于异步串行通信的半导体装置和控制器以及异步串行通信方法和异步串行通信系统
US10817765B2 (en) 2015-09-01 2020-10-27 Duality Inc. Semiconductor device and controller for asynchronous serial communication, and asynchronous serial communication method and system

Also Published As

Publication number Publication date
US10269665B2 (en) 2019-04-23
WO2015020392A1 (ko) 2015-02-12
US20190214320A1 (en) 2019-07-11
US20160155678A1 (en) 2016-06-02
US10629503B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
TWI345057B (ko)
CN102782839B (zh) 用于硅通孔(tsv)的电测试的系统和方法
US9893119B2 (en) Integrated circuit with hall effect and anisotropic magnetoresistive (AMR) sensors
CN104377197B (zh) 半导体器件及其制造方法
TW471174B (en) Opimized floating P+ region photodiode for a CMOS image sensor
CN108701716A (zh) 超密集垂直传输fet电路
CN109643742A (zh) 集成电路器件结构和双侧制造技术
TWI520297B (zh) 用以偵測直通晶片通孔缺陷之積體電路
US20050224888A1 (en) Integrated circuit array
US10629503B2 (en) Semiconductor device containing integrated circuit communicating with external apparatus via two terminals
CN103366800A (zh) 用于sram单元结构的方法和装置
TW488077B (en) Semiconductor integrated circuit device and the manufacturing method thereof
US20150097250A1 (en) Semiconductor Devices and Methods for Fabricating the Same
TW201423958A (zh) 半導體元件
Deptuch et al. A vertically integrated pixel readout device for the vertex detector at the international linear collider
CN107871730A (zh) 具有降低电容可变性的半导体设备中的电容结构
JP5292628B2 (ja) 画像センサを備えた半導体装置及びその製造方法
CN108369200A (zh) 气体传感器以及气体传感系统
JP2006275765A (ja) 磁気センサ
US11500041B2 (en) Hall effect sensors
Chi Smart IC technologies for smart devices in IoT applications
JP4496094B2 (ja) 半導体装置及び半導体集積回路
Dahiya et al. POSFET tactile sensing chips using CMOS technology
JP4297195B1 (ja) 積層チップ
CN104124227A (zh) 半导体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6