CN107871730A - 具有降低电容可变性的半导体设备中的电容结构 - Google Patents

具有降低电容可变性的半导体设备中的电容结构 Download PDF

Info

Publication number
CN107871730A
CN107871730A CN201710890322.1A CN201710890322A CN107871730A CN 107871730 A CN107871730 A CN 107871730A CN 201710890322 A CN201710890322 A CN 201710890322A CN 107871730 A CN107871730 A CN 107871730A
Authority
CN
China
Prior art keywords
capacitance
regions
type
semiconductor
semiconductor regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710890322.1A
Other languages
English (en)
Other versions
CN107871730B (zh
Inventor
阿尔班·阿卡
I·科尔特斯马约尔
汤姆·何曼
A·西杰利尼科夫
艾尔·梅迪·巴利利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN107871730A publication Critical patent/CN107871730A/zh
Application granted granted Critical
Publication of CN107871730B publication Critical patent/CN107871730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及具有降低电容可变性的半导体设备中的电容结构，其中，一种电容器，例如一N阱电容器，其位于一半导体设备中，并包含有一浮动半导体区域，其允许该电容器的该通道区域的一负偏压，同时抑制进入该基板的深度的渗漏。在此方法中，N阱基电容器可在设备级中予以提供，并在一相当宽的电压范围内具有一本质上平坦的电容/电压特性。因此，可使用半导体基N阱电容器取代形成于金属化系统中的交替极性电容器。

Description

具有降低电容可变性的半导体设备中的电容结构
技术领域
一般而言，本发明涉及半导体设备，如集成电路，其中，基于例如RF应用等优越的设备性能及/或扩展设备功能，除了如晶体管等有源电路元件之外，无源电路元件，特别是电容器也必须予以提供。
背景技术
随着半导体行业的不断进步，可以制造出掺杂有大量的电路元件的集成电路，例如晶体管等。除了晶体管元件，其通常以数字转换器及/或模拟组件的形式提供以控制该半导体设备内部的电压及/或电流，集成额外功能至一单一半导体设备中也不断发展，从而于一单芯片(SoC)上形成更完整的系统。因此，除了通常使用的用于去耦以及信息存储目的的电阻和电容之外，无源电路元件，例如电感、电容等，必须在越来越多的集成电路中实现。
例如，许多制造业的战略为在复杂集成电路设计中引入电容结构，例如，作为去耦电容，用于稳定例如工作电压，特别是在关键设备区域内，其中，快速切换晶体管元件可能会导致适度的高瞬态电流。为此，例如基于半导体的电容结构，在有源半导体材料中具有一电极，其可有目的地设置于该半导体设备中的适当位置，从而降低电源电压波动。在其他情况下，多个电容器已被纳入以形成存储区域，如动态RAM区域。在这些存储区域中，一个比特(bit)的信息通常使用一个电容器以及一个相关的晶体管进行存储，其中，从实现以高比特密度方面来看，电容器通常作为深沟槽电容器而被提供，但是其中可能需要形成一深沟槽并用导电材料和绝缘材料适当填充该沟槽的额外的复杂工艺步骤。
当在一半导体设备的“设备”级别(即半导体材料中或半导体材料上)中提供电容结构时，其也用于形成该有源电路元件，例如，基于公认的CMOS技术的硅基集成电路中的逻辑区域的精密晶体管，由于这些结构在例如电容/面积比，中等频率的频率响应等方面相对具有优越性，其优选的实施方式是作为NMOS电容器。因此，在CMOS集成电路中的NMOS电容器已在设备结构中被广泛的采用，从而，这些NMOS电容器代表了设备级别的“标准”电容器类型。出于此原因，已开发出许多适当的工艺策略，并可用于和设备级别中的晶体管一起形成此类NMOS电容器。
在半导体制造的最新发展中，不仅电路元件的临界尺寸，如晶体管的栅极长度等，不断减小，因此目前到达的栅极长度为30纳米并且大大减少了平面晶体管的配置，同时在降低功耗以及增加功能方面也已得到了解决。例如，对于一集成电路中的时间临界信号路径(time critical signal paths)而言，基于高K介电材料与含金属电极材料组合的复杂栅极电极结构可能经常被使用，从而减小了静态栅极漏电流，同时还提供了栅极介电的一个非常低的氧化物等效厚度，这是适当的静态栅极控制所必要的。一般而言，在更小的时间临界电路区域，具有增加厚度的栅极介电材料结合中等高电源电压的晶体管元件被用于设备的设计中。
除了在保持集成电路高性能的同时降低整体功耗的一般追求之外，也有实现增强功能的无源电路区域的额外需求，例如，通过合并射频组件，相应的，其可为一集成电路提供卓越的连接性功能。因此，越来越多的电感以及电容结构被纳入集成电路的设计中，其中，某些要求得到满足，特别是通过电容器，在相对于功能性、稳定性等方面。例如，在许多应用中，需要一个电容器以允许在具有交替极性的一电压的基础上进行操作，因此在电容结构的总体设计上施加了一定的限制。例如，众所周知，例如为一NMOS电容器的一电容器，例如通过使用包括一栅极介电材料且具有适当尺寸及组成的“栅极电极结构”作为一电容器的介电质，而形成于有源半导体材料中，一方面，由此产生的电容器将取决于由电容“板”之间的距离决定的电容。在这里，栅极电极材料是电容器的一电极，半导体材料是作为第二电容电极，其中，这些电极被栅极介电材料所隔离，由此，乍看之下，定义出了电极的距离。此外，介电材料的介电特性是决定电容的另一个因素。除去这些结构上决定性的影响，另一方面，电容将随着施加到“栅极”电极结构的电压而显着变化。也就是，类似于典型的晶体管的功能，栅极电压控制着电容器本体内的载流子的分布，其基本上是一个具有适当选择的横向尺寸的晶体管本体，因此，栅极电压显着地影响着电容器的有效电容。
请参考图1至图3，现在将描述一传统的现有技术中的NMOS电容器，其是在传统设计概念的基础上形成的，用于在一半导体设备的设计级中提供一电容结构。
图1示意性的示出了一半导体设备100的一截面图，正如之前所述，其可包括多个电路元件，例如晶体管等，为了简化说明，这些元件未在图1中示出。除了这些未予示出的电路元件之外，半导体设备100包括形成于一半导体材料101(其通常为一硅基板)之中以及之上的一电容结构150。根据半导体工业的传统标准，基板101可为一P型掺杂基板材料。应了解的是，基板101可沿着一深度方向延伸，即，在图1中，指向图1的底部的一垂直方向，以具有例如几百微米的一厚度。
一隔离结构102，例如为一浅沟槽隔离(STI)的一沟槽隔离结构形成于基板101的一表层中，从而根据整体设计需求横向定义出电容结构150的尺寸。隔离结构102也可以一局部氧化隔离区域的形式提供，视依形成半导体设备100的整体工艺策略而定。隔离结构102的一垂直延伸至基板101的深度可取决于所使用的工艺策略。由隔离结构102所横向定义的区域内，具有一N型掺杂半导体区域103，其也可称为一N阱。因此，半导体区域103通常具有类似于需要一N阱掺杂的任何其他的电路元件(如晶体管)的一掺杂分布。如上所述，由于在频率响应方面以及普遍增加的电容/面积比方面所表现出的优越特性，N阱电容器已成为基于一半导体材料形成的电容结构的一优先选择。
此外，在半导体区域103中，一适当数量的重掺杂半导体区域，其也可被称为接触结构，由接触结构110A、110B以及110C或通常表示为接触结构110予以单独表示。接触结构110可包含一适当的接触金属，其在图1中以112A、112B、112C表示，并连接至一接触垫或接触终端，在此以一线114予以象征性表示。应了解的是，除了重掺杂半导体区域111A、111B、111C(统称为重掺杂半导体区域111)之外，接触结构110A、110B、110C的任何其他元件都被理解为符号表示，而这并不反映实际执行情况。例如，可基于良好的接触机制而形成相应的含金属区域以接触重掺杂半导体区域111，其也适用于诸如晶体管等其他任何电路元件。
此外，电极结构120A、120B(统称为电极结构120)是基于材料以及工艺策略而形成，其也与形成晶体管元件的栅极电极结构的制造工艺相兼容。也就是，除了横向尺寸之外，电极结构120基本上具有与任何栅极电极结构相同的配置，包括一介电层123，其形成于半导体区域103上并作为电容结构150的介电材料。根据半导体设备100的复杂程度，介电层123可由介电材料所组成，如二氧化硅、氮化硅、氮氧化硅、高K介电材料，或上述材料的任意组合。同样地，物理厚度及等效的氧化厚度可基本上对应于在半导体设备100中所提供的至少一种类型的晶体管的栅极电极结构的类似特性。另外，一电极材料121A、121B，其可为兼容于设备100的整体设计以及工艺策略的任何合适的导电材料，形成在与一适当的侧壁间隔结构122A、122B相结合的介电材料123上。当通过任何适当的互连方式而适当地彼此电性连接时，通过一线124示意性表示的电极结构120则可代表电容结构150的一电极。应注意的是，在这种情况下，相对于电极材料121A、121B的材料组成，通常使用与至少一种类型的晶体管栅极电极兼容的一配置，因此，重掺杂的多晶硅、非晶硅、含金属功函数金属以及含金属材料层可被用于电极材料121A、121B中，取决于整体工艺以及设备需求。
当操作电容结构150时，可以在电极结构120与基板101(其通常为接地电位)之间施加一电压，从而形成电容结构150的一第二电极结构。因此，对于一给定电压，即，对于一给定“栅极”电压，区域103中的电荷载流子分布将取决于该电压。由于对结构150所产生的电容的一个贡献来自于电荷载流子分布，例如一空间电荷区域的宽度，接口等处的一导电通道的存在，以及另一个贡献来自于建设标准，即厚度以及介电层123的类型及其横向尺寸，可以观察到有效电容对于施加电压具有一显着依赖性。因此，在电容结构150上施加的一基本恒定的电压，可以获得一基本恒定的电容。如上所述，尤其在行业中，一N阱电容结构由于相较于基于P阱的电容器具有增加的电容/面积比而被使用。在图1所示的实施例中呈现了一“耗尽型”结构，其中，重掺杂区域111以及N阱区域103具有相同的导电类型。
如前所述，随着对于半导体设备中的电容的需求越来越大，必须在施加于电容器的电压的一定范围内提供一基本恒定的电容。例如，在具有RF功能的一单芯片上实现一多或少的完整系统可能需要必须在变化的电压下工作，甚至在交替极性的电压下工作的电容器，这使得电容结构150低于期望，原因如下。
图2示出了图形200，其描绘了连接该“栅极”电极结构以及与基板101连接的一终端的电容结构150的一变化“栅极”电压的电容进程，即施加于线路124的一电压。在图2中显示了电压201的一范围，其期望具有一基本恒定的电容。在另一方面，曲线202定性地说明了电容在范围201内的变化。在本示例中，范围201的一所需宽度对应于-3.3至+3.3V。如图2所示，由于电荷载流子积聚于介电层123的附近，如图1所示的结构150的电容在3.3V及更高的一电压下具有一适度高电容。然而，对于零电压而言，可以观察到电容的一显着下降，这可能导致在-3.3V及以下的电压下的一最小电容，其在所期望的电压范围201内总体上可能导致50％以上的一个下降。由于电容的这种显着变化被认为不适用于需要一基本恒定电容的应用中，因此已采用了其他的方法。
为此，电容结构可能频繁地使用于半导体设备100的金属化系统(未示出)中，其通常包括具有导线(如铝线、铜线等)的多个金属化层，并由各层中一适当的介电材料所隔开。此外，多个堆叠金属化层的各独立层通常是由所谓的通孔连接，并嵌入在一适当的介电材料中，从而启用一个高度复杂的布线系统，用于将设备级中的电路元件与接触垫连接起来，其可能最终被用于连接半导体设备100与周边元件。通常情况下，在金属化系统中所提供的电容结构必须由两个电容电极的交叉的金属线形成，因此，在各单体电极指以及其上分布有各自的电容结构的多个金属化层之间需要一具体的连接机制。作为一个结果，可能需要复杂的处理，特别是必须提供一复杂金属化系统以实现允许电容器的电压独立运行以及为使用交替极性电压特别提供电位的电容结构。此外，在金属化系统中形成的各电容结构的位置限于金属化系统内的特定区域，因此降低了设计灵活性。也就是说，此类电容器的位置的垂直偏移量以及水平偏移量是设备级中一所期望的设计定位所需要的，其可能会不当地影响电容器的整体效率。
在另一方面，通过将电容结构150的工作点移位以便在所期望的电压范围内获得一基本平坦的电容特性不是一个可期望的选项，其将参考图3进行讨论。
图3示出了图形300，其中，曲线302B基本上对应于图2的曲线202，而曲线302A代表了在偏置接触结构110(即线114，参见图1)之后，电容对电压的依赖性。其呈现出一个将获得所需的基本平坦的电容/电压的特性。然而，将这种机制应用于电容结构150会导致区域103与基板101(其仍然位于接地电位)之间的各自PN结的一个偏置。其结果是，由于驱动PN结进入或接近导电状态，使得此选项由于明显泄露而不理想。
鉴于上述情况，本发明涉及一种技术，其中，一电容结构可以表现出显着降低变化的理想的电容/电压的特性，从而避免或至少减少一个或多个上述问题的影响。
发明内容
下面提供本发明的一简要描述，以便对于本发明的某些方面提供基本的理解。本简要描述不是对于本发明的详尽概述。它的目的不是为了确定本发明的主要元件或关键元件，或者划定本发明的范围。它的唯一目的是以简化的形式呈现一些概念，以作为后续讨论的更详细描述的前言。
通常，本发明提供一种电容结构以及操作该电容结构的方法，其中，该电容结构可基于该电容器的“通道区域”中的一所需导电类型，与其他任何半导体基电路元件(如晶体管)一起被提供于该设备级中，其中，于示例性实施例中，可基于一N阱掺杂而被提供。为此，可以设置具有适当导电类型的半导体区域的一适当的堆栈，以确保朝向该基板材料的电容结构的一高度隔离，从而通过有效避免一各自PN结的一直接偏压而抑制对接地端的渗漏。例如，于示例性实施例中，一浮动的，即非接触式的半导体区域可将该电容结构的一“通道区域”与一下层阱区域电性隔离，进而对该基板材料提供隔离。
本文的一示例性实施例涉及一种电容结构。该电容结构包括形成于该第一掺杂半导体区域的一部分上的一介电区域，并具有一第一导电类型。此外，一电极结构形成于该介电区域上。该电容结构还包括形成于该第一掺杂半导体区域之下的一第二掺杂半导体区域，并具有该第一导电类型。该电容结构还包括一第三掺杂半导体区域，其在一深度方向设置于该第一与第二掺杂半导体区域之间以在该深度方向勾画该第一掺杂半导体区域，其中，该第三掺杂半导体区域具有与该第一导电类型相反的一第二导电类型。此外，该电容结构包括具有该第二导电类型的一掺杂基板，其中，该掺杂基板通过该第二半导体区域与该第一以及第三半导体区域隔离。
本文的另一示例性实施例涉及一种电容结构。该电容结构包括形成于一N型导电的第一半导体区域下方的一P型导电的浮动半导体区域。该浮动半导体区域将该第一半导体区域与一N型导电的第二半导体区域隔离。此外，该电容结构具有一P型导电的基板材料，其与该第二半导体区域接触。此外，一介电层形成于该第一半导体区域的一部分上以及一电极结构形成于该介电层上。
本文的另一示例性实施例涉及一种操作一半导体设备的一电容结构的方法。于该方法中，该电容结构包括形成于一N型导电的第一半导体区域下方的一P型导电的浮动半导体区域，其中，该浮动半导体区域将该第一半导体区域与一N型导电的第二半导体区域隔离。此外，该电容结构具有一P型导电的基板材料，其与该第二半导体区域接触。一介电层形成于该第一半导体区域上以及一电极结构形成于该介电层上。基于此电容结构，该方法包括施加一负偏置电压至该第一半导体区域。此外，该方法包括使用该电极结构作为一第一电容电极，以及使用至少一该第二半导体区域以及该基板作为一第二电容电极。
附图说明
本发明可通过参考下列详细描述结合附图进行理解，其中，相似的附图标记指代相似的元件，且其中：
图1为示意性说明基于N阱的一传统技术电容设计的一截面图；
图2示出了用于显示传统工艺的电容器设计相对于一电容电压的电容变化的示意图；
图3示出了用于描述在施加一适当的偏置电压时，依赖于传统工艺电容设计的电容/电压的移位的示意图；
图4为根据本发明的示例性实施例，示意性地示出了具有减少变化的电容/电压特性的一电容结构的一截面图；以及
图5为根据示例性实施例，示出了显示图4的电容结构的一偏置以及非偏置状态的电容/电压特性中的差异。
虽然本文公开的主题容易受到各种修改和替代形式的限制，但是其具体实施例已经通过附图中的示例的方式示出，并在此予以详细描述。然而，应当理解，本文对具体实施例的描述并不旨在将本发明限于所公开的特定形式，相反，其目的在于涵盖所有属于所附权利要求限定的本发明的精神和范围内的所有修改，等同物和替代方案。
具体实施方式
为了说明的目的，在下面的描述中，阐述了许多具体细节以便提供对示例性实施例的透彻理解。然而，显而易见的是，示例性实施例可以在没有这些具体细节或具有等效安排的情况下予以实施。在其他情况下，以方框图形式示出公知的结构和设备，以避免不必要地干扰示例性实施例。此外，除非另有其他说明，所有在说明书以及权利要求书中所使用的表示组成的数量、比率和数值特性、反应条件等的数字应被理解为在所有实例中可用“约”来进行修改。
现将参照附图描述本发明。为了说明的目的，附图中仅示意性的描绘了各种结构、系统、以及设备，以免本发明的细节与本领域技术人员所公知的细节相混淆。然而，附图纳入本发明的示例性实施例的描述及说明。本文所使用的单词及短语应被理解和解释为具有与相关领域的技术人员对这些单词和短语的理解一致的含义。一术语以及短语的特殊定义，即与本领域技术人员所理解的不同于普通或习惯意义的定义，并非意图通过本文中的术语或短语的一致使用来暗示。在术语或短语意图具有特定含义的范围内，即除了本领域技术人员所理解的意义之外，这种特殊定义将以说明书中明确规定的方式予以明确规定，其定义方式直接且明确的提供了术语或短语的特殊定义。
本发明的示例性实施例是基于一适当掺杂的、适当尺寸的，以及适当定位的半导体区域可允许从一基板材料进行一充分隔离的发现的基础上，该基板材料通常连接到接地电位，从而避免形成于一传统N阱基电容器中的该对应PN结的一非期望的直接偏置。因此，与电容器介电质接触的该半导体区域，也被称为可被偏置的电容器“本体”或“通道”以适当将工作点移位。该电容结构的适当移位的工作点提供了在施加至电容结构的电压的一期望范围内显着减小电容/电压变化的可能性。特别是，可以建立具有交替极性的一电容器的功能，其可被操作以在一指定的电压范围内具有一所需的减小的电容变异性。为此，可提供具有至少一浮动半导体区域的掺杂区域的一堆栈，以便特别地隔离与朝着该基板材料的该电容器介电质相接触的一上覆半导体区域或电容器通道。
在此方面，应当了解，任何位置信息或状态都应被理解为指示一区域或元件相较于一半导体设备的该基板材料的位置或方向。在这个意义上，一“垂直”方向或“深度”方向应被理解为基本正交于一表面区域的一方向，于该表面区域之中或之上形成有电路元件，例如晶体管等。更具体而言，该深度方向为指向该基板的一垂直方向，并指向于与其上或其中形成有半导体基电路元件的该表面区域相对的一基板表面。因此，一第一层或区域被设于一第二区域或层“之下”或“下方”应被理解为一区域或层的最高边缘接近该第二基板表面，即与该有源半导体材料相对的该表面代表其中或其上形成有电路元件的该表面区域。相似的方式，诸如“上方”，“之上”之类的术语应被理解为表示沿该深度方向或该垂直方向的一位置关系，其中，相对于该第二基板表面的该距离增大。类似的方式，诸如“水平”或“横向”之类的术语应被理解为表示基本平行于任何一该基板表面的一方向或位置。
请参考图4以及图5，现将进一步描述说明性实施例。
图4示意性地示出了一半导体设备400的一截面图，该半导体设备400可主要包括为实现所考虑的该电路设计功能所需的一适当数量的电路元件，例如晶体管、电阻器等。为了方便起见，图4中没有显示设备400的任何其他附加电路元件。设备400包括一电容结构450，其可具有允许结构450操作的一配置，以实现一所需的电容/电压特性，其将于后续进行更为详细的讨论。为此，电容结构450可包括一基板材料401，其可被理解为适合在其上或其中形成在设备400中所需的电路元件的任何适当的半导体材料。于示例性实施例中，基板401可包括一硅基半导体材料，而在其他情况下，可以使用任何其他适当的半导体材料，例如硅/锗，硅/碳等。于示例性实施例中，基板材料401可包括一特定掺杂分布，以便向材料401赋予一某种类型的导电性。于一示例性实施例中，基板材料401应被理解为一P型基板材料，即具有P型导电性的一材料。也就是，基本上P型掺杂剂的浓度高于任何N掺杂剂的一浓度。还应当了解的是，基板材料401，也可被称为基板，其本身可以代表形成于一载体材料上的一半导体层，例如一半导体材料或一绝缘材料，如果这种绝缘体上半导体(SOI)配置被认为合适的话。因此，基板材料401可沿着一深度方向D延伸，即图4中的垂直方向，其延伸范围可从几百纳米至几百微米，取决于整体的设备需求，其中，一额外的载体材料可被提供于基板材料401的下方。
此外，可在基板材料401的一表面区域形成一第一半导体区域403，其在示例性实施例中可被掺杂以具有一期望的导电类型(在一示例性实施例中，导电类型为一N型导电性)。基板材料的表面区域通常可以被称为一有源半导体层，其中或其上还提供有电路元件，特别是晶体管元件。半导体区域403的横向尺寸可通过一隔离结构402A被定义，例如一沟槽隔离，通过局部氧化所获得的一隔离结构等，正如先前图1所讨论的。此外，一个或多个电极结构420(在实施例中显示为两个电极结构420A,420B)的一个或多个介电层423可形成于根据电容结构450的整体设计以及设备需求而具有横向尺寸的半导体区域403上。
如上所述，介电层423可以具有被认为适合于特定半导体设备400的任何配置及组成物。例如，可以使用复杂的高K介电材料及/或其他“传统”介电材料，如二氧化硅、氮化硅、氮氧化硅或其任何组合，以符合整体设备的需求。同样地，介电层423的物理厚度及等效氧化厚度可进行选择，以获得半导体区域403与电极结构420A,420B之间所需的电容耦合。在一些示例性实施例中，介电层423的物理厚度可为7nm或以下。电极结构420可以由任何理想的材料所组成。例如，电极结构420可具有与同电容结构450结合所形成的至少一种类型的晶体管的栅极电极结构的类似配置，除了横向尺寸之外。例如，一电极材料421可包括“传统”导电材料，例如多晶硅和/或非晶硅，及/或可能与适当的功函数种类等相结合的更复杂的含金属材料，例如含钛、钽等导电材料。电极材料421可由一适当的间隔结构422横向定义，间隔结构422具有用于其它电路元件的处理所需的配置以及材料组合物。一个或多个电极结构420可以连接到一终端(未示出)，以允许一所需电位的施加，其中，任何连接均用线424予以表示。
此外，可以形成一个或多个接触结构410以连接至半导体区域403，其中，一指示线414可代表用于连接具有所需电位的接触结构410的所需任何互连结构，在本文中也可被称为一偏置电位。接触结构410在图4中所示实施例提供有三个接触结构410A,410B,410C，然而，也可设置任何其他数量的接触结构，如果认为合适，可以具有一配置，正如前述参考图1所讨论的。也就是说，可以提供一重掺杂半导体材料411，在本实施例中显示为一N型掺杂半导体材料，以连接半导体区域403。此外，可以提供任何适当的高导电性材料，如含金属材料412，其相应地可能最终连接至任何适当的终端(未予显示)，以允许偏置电压施加于一接触结构410以及一半导体区域403。应了解的是，在其他示例性实施例中，如果合适的话，重掺杂区域411可具有P型导电性。
在半导体区域403的下方，可提供一掺杂的半导体区域404，其中，区域404的导电类型可以与区域403的导电类型相反。在一示例性实施例中，半导体区域404具有P型导电性。此外，如图所示，半导体区域404可以通过隔离结构402A在横向方向上至少部分地被勾画。因此，由于区域403与404相互接触，形成一PN结，从而有效的电性隔离区域403与形成在半导体区域404下方的任何区域。垂直相邻于区域404形成有一另外的掺杂的半导体区域405，其具有与半导体区域404的导电类型相反的一导电类型。因此，于一示例性实施例中，半导体区域405具有P型导电性。
如上所述，属于“下方”或“之下”应被理解为，在深度方向D上，区域404与基板材料401之间的一距离小于区域403与基板材料401之间的一距离。此外，在一些示例性实施例中，半导体区域404可能是一个浮动的或非接触式的半导体区域，由于其可由隔离结构402A在横向方向上至少部分的被勾画，并可与其任何其他周围的反向掺杂的半导体区域形成一PN结。也就是说，由于区域403与404之间形成的PN结以及由于半导体区域404在一方面与半导体区域405之间形成的PN结，以及半导体区域404在另一方面与跟区域405具有相同导电类型的一半导体区域406之间形成的PN结，区域403有效地与基板材料401电性隔离。换句话说，半导体区域405可具有与基板材料401相反的导电类型，从而与区域404隔离，以及由于区域405的横向尺寸大于半导体区域404的横向尺寸，因此区域403与基板材料401隔离。
此外，还可提供一另外的的接触结构430以通过半导体区域406连接半导体区域405，从而使一所需电压施加于区域405，如果认为适合于电容结构450的运行。接触结构430可包括一重掺杂半导体区域431，其可具有与区域405以及406的导电类型相同的导电类型，以使一终端434与区域405之间建立一电性连接。对于终端或线434，也应当了解其是连接重掺杂半导体材料431至例如一终端的一符号所表示的任何互连结构，终端为提供于相应的金属化系统(未示出)之中或之上。
接触结构430可与通过合理设计以连接至基板材料401的一接触结构435横向隔离，从而使材料401与一理想电位(在示例性实施例中为接地电位401A)形成一连接。为此，接触结构435可包括与基板材料401具有相同导线类型的一重掺杂半导体材料，其通过结合一P型半导体材料407以最终连接至基板材料401。应了解的是，接触结构430与接触结构435之间的横向隔离，以及由此与基板材料401之间的隔离可通过形成于这些材料的介面之间的相应PN结予以实现。同样地，隔离结构430与浮动区域404可通过形成于这些区域的介面处的相应PN结予以隔离。
图4所示的半导体设备400可根据下述的工艺流程予以形成。
于提供具有基板材料401的一基板之后，基板材料401可为用于形成于设备400中的各独立电路元件的任何适当的半导体材料，可以根据整体策略继续执行制造工艺，例如，通过形成隔离结构402A,402B，隔离结构402A,402B为通过已知的策略而形成，例如包括形成适当的硬掩膜层，例如氧化层，氮化层等，以及根据已知的光刻及蚀刻技术进行图案化。在其他情况下，于形成隔离结构402A,402B之前，可以执行其他工艺步骤，例如，根据整体需求，通过外延生长技术等在半导体设备400的至少一些区域中生长半导体材料。例如，应变特性，电荷载流子迁移率等可通过在某些设备区域中沉积一个或多个不同的半导体材料来做局部地调整。在其他情况下，用于定义具体的半导体特性的任何此类工艺可在形成隔离结构402A,402B之后予以执行。
例如，在一些情况下，可以通过沉积一掺杂的半导体材料等而形成具有期望导电类型以及掺杂分布的特定的半导体区域。在其他情况下，通过适当的植入工艺序列，可以在基板材料401内部建立一理想的掺杂分布，在此期间通常还形成各晶体管元件相应的阱区。例如，在此植入工艺期间，可形成一适当的光掩膜以暴露半导体区域405的侧面区域，因此，其可对应于一植入序列，可获得各晶体管对应的深阱区，例如，在高电压及/或电流等下操作的功率晶体管。
在图4所示的示例性实施例中，相应的深阱植入提供了与基板材料401电性隔离的一N型掺杂区域。同样的，浮动半导体区域404可基于一注入序列而形成，在此期间，提供了各晶体管元件的任何标准的P阱。为此，适当的调整相应的掩膜机制，以在相应在的植入工艺期间暴露区域404的侧面。因此，在示例性实施例中，不需要额外的掩膜以及图案化工艺来获得浮动半导体区域404。
同样地，晶体管元件的N阱区的形成过程中，一相应的掩膜机制可应用以允许各自对应的掺杂种类的引入，从而形成连接至仍将形成的接触结构430的半导体区域406。应了解的是，如果在为区域406以及区域404植入掺杂种类的序列期间(即在形成P型以及N型晶体管的阱区的工艺序列期间)没有获得半导体区域403的一理想的导电类型，可在基于一额外的光掩膜上执行一进一步的植入工艺。在其他实施例中，可调整阱掺杂工艺的工艺参数以获得区域403中的一剩余净掺杂，例如一N型掺杂。在其他示例性实施例中，一P型掺杂种类可以被纳入区域404及/或N型掺杂种类中，如果需要，也可被纳入区域403中。也就是说，在示例性实施例中，可根据在线执行的P阱以及N阱的阱植入工艺，于区域403中建立一N型导电，而在其他情况下，额外的掺杂种类可通过一额外的掩膜植入步骤而被纳入。
作为一个结果，一方面用于提供一电容“板”，另一方面用于确保与接地的基板材料401充分隔离的半导体区域堆栈，可以使用一相应的适合的掩膜机制并在标准阱植入序列的基础上完成，而若需要，可以应用一额外的植入工艺。
接着，根据在半导体设备400的其他区域中形成晶体管元件所需的工艺策略，可以形成具有介电层423的电极结构420。例如，介电层423可以与在半导体设备400中所提供的至少一种类型的晶体管的栅极电极结构的介电材料一起形成。因此，可以使用任何已知的工艺策略。例如，介电层423的形成可涉及沉积及/或氧化技术，取决于所形成的介电材料的种类而定，例如与复杂的高K介电材料结合的“传统”介电材料，而在其他情况下，可以基本形成一占位符栅极电极结构(placeholder gate electrode structure)，其中，复杂的介电材料可以在非常后段的制造阶段中形成。
而后，合适的导电材料，其也用于栅极电极结构，可根据已知的工艺策略而进行沉积以及图案化处理，其中，“栅极”电极结构420的横向尺寸是由电容结构450的各自的需求所定义。在图案化电极结构420之后，可根据典型的晶体管形成工艺而继续执行下一工艺，例如，通过沉积以及图案化间隔结构422的介电材料并与各自的注入序列相结合而形成重掺杂漏极以及源极区域，从而还形成重掺杂半导体区域411,431以及连接至基板材料401的接触结构435中的重掺杂半导体材料。另外，在这种情况下，可在形成互补晶体管的重掺杂漏极以及源极区域的工艺序列期间，获得电容结构450中的不同掺杂区域。应了解的是，适当的退火工艺可以在任何适当的制造阶段进行，以激活相应的掺杂剂和再结晶植入损伤(re-crystallize implantation-induced damage)。
在示例性实施例中，可以形成重掺杂区域，如源漏区域以及半导体区域411,431，以及接触结构435中的重掺杂半导体材料，除了使用植入技术或作为植入技术的一替代，在一原位掺杂外延工艺的基础上，可以建立具有上升源漏区域的一设备结构。也就是说，在一些示例性实施例中，用于区域431,411以及接触结构435的重掺杂半导体材料可基于一外延生长工艺而进行沉积，其中，一适当的掺杂种类浓度可以被纳入沉积环境(depositionatmosphere)中以沉积一重掺杂半导体材料。若需要，可以预先凹陷对应的区域以获得重掺杂半导体区域的一理想的“深度”。在一些示例性实施例中，可以执行外延生长工艺，使得区域411,431的重掺杂半导体材料的最终获得表面高于介电区域423与区域403的材料之间的介面的一水平。这样的一配置被称为具有上升源漏区域的一架构，通常在相应的晶体管元件中也可获得这种上升的配置。
在一些实例性实施例中，可以在这些区域形成重掺杂半导体材料以在基板水平(即，由介电区域423以及区域403的半导体材料所形成的介面的水平)的上方延伸10-30nm。外延生长的生产环境可进行调整，以在重掺杂半导体区域中获得在5×1019至5×1021cm-3之间的一掺杂水平，也就是5×1019至5×1021每立方厘米掺杂原子。为此，当形成外延生长的重掺杂半导体区域时，掺杂种类例如硼和磷可分别用于N型和P型区域。
而后，可通过形成一适当的接触水平，例如沉积一个或多个介电材料，来继续执行该工艺，在其中形成接触孔并使用任何适当的导电材料填充这些开口。而后，可形成一金属化系统以符合设备400的整体布线要求。在形成接触水平以及金属化系统的期间，也可以建立符号线424,434，以及414的布线。
因此，可根据已知的工艺策略形成电容结构450，在一些示例性实施例中，无需任何额外的工艺步骤以及工艺配方没有实质性的变化，除了修改一个或多个光掩模，而在其他情况下，只有一小数量的额外工艺步骤被使用，从而确保在整个复杂工艺中，基本上没有增长或只有非常温和的增长。
在操作电容结构450时，一个或多个电极结构420可以作为一电容器电极，而半导体区域405(即接触结构430)及/或基板401(即接触结构435)可以作为其他电容器电极。如果在电容电压的一特定范围内需要减少变化的一电容/电压特性，可对通过接触结构410对半导体区域403施加一偏置电压以适当的移位电容结构450的工作点，正如上述图3所讨论的。然而，由于对区域403的有效隔离，可以获得一显着的不同的特性，如下所述。
图5显示了一示意图500，其中，曲线502B说明一电容器对于电容电压的依赖度，即当基本没有偏置电压被施加于接触结构410时，施加于电极结构420的电位。应了解的是，至少基板材料401是处于接地电位401A。从图5可以很明显的看出，当施加至电极结构420的一电压处于大约0.5-5.0V或更高的范围时，可以获得电容结构450的电容的一相应减少变化。在另一方面，当例如-5V的一个负偏置电压被施加于接触结构410，并从而施加于区域403时，图5中的工作点被移位至左侧。因此，可以在一个相对较宽的电容电压范围内获得一减少变化的电容/电压特性。例如，在一示例性实施例中，可以调整电容结构以便在±4.0V的交替极性范围内进行操作，其中，电容的变化接近5％或更小。正如所讨论的，对于具有一给定的结构配置的电容结构450而言，可通过适当地调整负偏置电压来完成此工作。在另一示例性实施例中，对于施加在±3.3V的范围内的电压而言，可以调整偏置电压，以获得3％或更少的变化的电容。
因此，本发明提供了一种电容结构及其操作方法，其中，可以有效的操作基于一N阱配置的一电容器，以在一规定的电压范围内展现出一减小的电容/电压特性。为此，与电容介电材料接触的半导体区域可通过结合例如伴随该偏置电位的一浮动的或非接触式的半导体区域，以与基板材料进行有效隔离，从而通过位于该浮动半导体区域下方的一另一半导体区域的设置方式，基本上防止任何渗漏进入到半导体设备的深度中。同时，在隔离的半导体区域(即电容器通道)的附近，电位保持在一高值。
上述所发明的实施例仅为说明性，本领域技术人员在得益于本文的教导下，可以不同但等同的方式对本发明进行修改和实践。例如，上面所述的处理步骤可以以不同的顺序执行。此外，除权利要求书所述之外，对本文所示的架构及设计的细节没有任何限制。因此，显而易见的是，上述公开的特定实施例可以被替换或修改，并且所有这些变化都被考虑在本发明的范围和精神中。因注意的是，所使用的术语，如用于描述本说明书及所述权利要求书中的不同步骤和结构的“第一”、“第二”、“第三”、“第四”，仅用作此类步骤/结构的简写引用，并不一定意味着以有序的序列执行/形成这样的步骤/结构。当然，取决于精确的权利要求语言，可能需要或需不要这类步骤的一有序序列。因此本申请的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电容结构，包括：
一介电区域，其形成于具有一第一导电类型的一第一掺杂半导体区域的一部分上；
一电极结构，其形成于该介电区域上；
一第二掺杂半导体区域，其形成于该第一掺杂半导体区域的下方并具有该第一导电类型；
一第三掺杂半导体区域，其在一深度方向上设置于该第一掺杂半导体区域以及该第二掺杂半导体区域之间，以于该深度方向勾画该第一掺杂半导体区域，该第三掺杂半导体区域具有与该第一导电类型相反的一第二导电类型；以及
一掺杂基板，其具有该第二导电类型，并通过该第二半导体区域与该第一半导体区域以及该第三半导体区域隔开。
2.根据权利要求1所述的电容结构，还包括连接至该第一掺杂半导体区域的一第一接触结构。
3.根据权利要求2所述的电容结构，还包括连接至该第二掺杂半导体区域的一第二接触结构。
4.根据权利要求3所述的电容结构，其中，该电极结构以及该第一接触结构与该第二接触结构形成于该掺杂基板的一相同侧面的上方。
5.根据权利要求4所述的电容结构，还包括连接至该掺杂基板的一基板接触结构，其中，该基板接触结构以及该第一接触结构与该第二接触结构形成于该掺杂基板的该相同侧面的上方。
6.根据权利要求1所述的电容结构，其中，该第三掺杂半导体区域为一非接触式半导体区域。
7.根据权利要求1所述的电容结构，其中，至少一另外的介电区域形成于该第一掺杂半导体区域的一第二部分上，以与该介电区域横向隔离。
8.根据权利要求3所述的电容结构，其中，该第一接触结构与该第二接触结构包括外延生长原位掺杂上升半导体材料形式的重掺杂半导体区域。
9.根据权利要求1所述的电容结构，其中，该外延生长原位掺杂上升半导体材料以大约5×1019至5×1021cm-3的一掺杂浓度在由该介电区域以及该第一掺杂半导体区域所形成的一接口的上方延伸大约10-30nm。
10.根据权利要求1所述的电容结构，其中，该第一导电类型为一N型导电类型。
11.一种电容结构，包括：
一P型导电的浮动半导体区域，其形成于一N型导电的第一半导体区域的下方，该浮动半导体区域将该N型导电的第一半导体区域与一N型导电的第二半导体区域隔离；
一P型导电的基板材料，其接触该第二半导体区域；
一介电层，其形成于该第一半导体区域的一部分上；以及
一电极结构，其形成于该介电层上。
12.根据权利要求11所述的电容结构，还包括连接至该第一半导体区域的一第一接触结构。
13.根据权利要求11所述的电容结构，还包括连接至该第二半导体区域的一第二接触结构。
14.根据权利要求11所述的电容结构，还包括连接至该基板材料的一基板接触结构。
15.根据权利要求13所述的电容结构，其中，该第一接触结构与该第二接触结构包括外延生长原位掺杂上升半导体材料形式的重掺杂半导体区域。
16.根据权利要求15所述的电容结构，其中，该外延生长原位掺杂上升半导体材料以大约5×1019至5×1021cm-3的一掺杂浓度在由该介电区域以及该第一掺杂半导体区域所形成的一接口的上方延伸大约10-30nm。
17.根据权利要求11所述的电容结构，其中，至少一另外的介电区域形成于该第一半导体区域的一第二部分上，以与该介电区域横向隔离，且其中，一另外的电极结构形成于该另外的介电层上。
18.一种操作一半导体设备的一电容结构的方法，该电容结构包括：
一P型导电的浮动半导体区域，其形成于一N型导电的一第一半导体区域的下方，该浮动半导体区域将该第一半导体区域与一N型导电的第二半导体区域隔离；
一P型导电的基板材料，其接触该第二半导体区域；
一介电层，其形成于该第一半导体区域上；以及
一电极结构，其形成于该介电层上；
该方法包括：
施加一负偏置电压至该第一半导体区域；以及
使用该电极结构作为一第一电容电极以及使用至少一该第二半导体区域以及该基板作为一第二电容电极。
19.根据权利要求18所述的方法，还包括调整该偏置电压，以获得施加至变化范围在±4伏特之间的该第一电容电极与该第二电容电极的一电容变化在5％或更少的一电容电压。
20.根据权利要求19所述的方法，其中，调整该偏置电压，以使变化范围在±3.3伏特之间的一电容电压的该电容变化维持在3％或更少。
CN201710890322.1A 2016-09-27 2017-09-27 具有降低电容可变性的半导体设备中的电容结构 Active CN107871730B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/277,583 2016-09-27
US15/277,583 US10283584B2 (en) 2016-09-27 2016-09-27 Capacitive structure in a semiconductor device having reduced capacitance variability

Publications (2)

Publication Number Publication Date
CN107871730A true CN107871730A (zh) 2018-04-03
CN107871730B CN107871730B (zh) 2020-09-18

Family

ID=61685705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710890322.1A Active CN107871730B (zh) 2016-09-27 2017-09-27 具有降低电容可变性的半导体设备中的电容结构

Country Status (3)

Country Link
US (1) US10283584B2 (zh)
CN (1) CN107871730B (zh)
TW (1) TWI648860B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201205B2 (en) 2019-07-31 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect layout for semiconductor device
CN112530933B (zh) * 2019-09-18 2024-03-22 铠侠股份有限公司 半导体装置
DE102021128601A1 (de) * 2020-12-04 2022-06-09 Globalfoundries U.S. Inc. Integrierte Schaltungsstruktur (IC-Struktur) mit einem Halbleitermaterial mit hoher Impedanz zwischen Substrat und Transistor
US11658177B2 (en) 2020-12-07 2023-05-23 Globalfoundries U.S. Inc. Semiconductor device structures with a substrate biasing scheme

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032756A1 (en) * 2008-08-07 2010-02-11 Texas Instruments Incorporated Buried floating layer structure for improved breakdown
CN102037558A (zh) * 2008-02-14 2011-04-27 先进模拟科技公司 隔离的互补金属氧化物半导体晶体管和双极晶体管、用于隔离的隔离结构及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1316871B1 (it) * 2000-03-31 2003-05-12 St Microelectronics Srl Dispositivo elettronico integrato monoliticamente e relativo processodi fabbricazione
US7005708B2 (en) * 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
US7956391B2 (en) * 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US7741661B2 (en) * 2002-08-14 2010-06-22 Advanced Analogic Technologies, Inc. Isolation and termination structures for semiconductor die
US6855985B2 (en) 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US20100003275A1 (en) * 2006-09-08 2010-01-07 The University Of Mississippi Immunostimulatory Composition comprising Lipoprotein in Microalgae Extract
US7541247B2 (en) * 2007-07-16 2009-06-02 International Business Machines Corporation Guard ring structures for high voltage CMOS/low voltage CMOS technology using LDMOS (lateral double-diffused metal oxide semiconductor) device fabrication
DE102007041210B4 (de) * 2007-08-31 2012-02-02 Advanced Micro Devices, Inc. Verfahren zur Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Vorsehen einer verspannten dielektrischen Schicht über einem verspannungsneutralen dielektrischen Material in einem Halbleiterbauelement und entsprechendes Halbleiterbauelement
JP2010022931A (ja) * 2008-07-18 2010-02-04 Fujifilm Corp 接着剤はみ出し防止構造を有する超音波探触子
JP2010129893A (ja) * 2008-11-28 2010-06-10 Sony Corp 半導体集積回路
US8030151B2 (en) 2009-03-27 2011-10-04 National Semiconductor Corporation Configuration and fabrication of semiconductor structure having bipolar junction transistor in which non-monocrystalline semiconductor spacing portion controls base-link length
US20110298435A1 (en) 2010-06-07 2011-12-08 Skyworks Solutions, Inc. Apparatus and method for voltage distribution
US8987825B2 (en) * 2013-06-10 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a double deep well
US9087708B2 (en) 2013-08-06 2015-07-21 Texas Instruments Incorporated IC with floating buried layer ring for isolation of embedded islands
US9800204B2 (en) * 2014-03-19 2017-10-24 Stmicroelectronics International N.V. Integrated circuit capacitor including dual gate silicon-on-insulator transistor
US9368487B1 (en) * 2015-01-28 2016-06-14 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with dynamic low voltage triggering mechanism
US9748330B2 (en) * 2016-01-11 2017-08-29 Semiconductor Component Industries, Llc Semiconductor device having self-isolating bulk substrate and method therefor
US10498326B2 (en) * 2016-03-01 2019-12-03 Texas Instruments Incorporated Output driver with power down protection
US9905707B1 (en) * 2016-10-28 2018-02-27 Globalfoundries Inc. MOS capacitive structure of reduced capacitance variability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102037558A (zh) * 2008-02-14 2011-04-27 先进模拟科技公司 隔离的互补金属氧化物半导体晶体管和双极晶体管、用于隔离的隔离结构及其制造方法
US20100032756A1 (en) * 2008-08-07 2010-02-11 Texas Instruments Incorporated Buried floating layer structure for improved breakdown

Also Published As

Publication number Publication date
US10283584B2 (en) 2019-05-07
CN107871730B (zh) 2020-09-18
TW201814912A (zh) 2018-04-16
TWI648860B (zh) 2019-01-21
US20180090558A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107871730A (zh) 具有降低电容可变性的半导体设备中的电容结构
US7709313B2 (en) High performance capacitors in planar back gates CMOS
CN104272452B (zh) 互补金属氧化物半导体(cmos)器件和方法
CN108987462B (zh) 具有深沟槽耗尽和隔离结构的开关
US7345334B2 (en) Integrated circuit (IC) with high-Q on-chip discrete capacitors
US10103223B2 (en) High voltage resistor with pin diode isolation
CN103782387A (zh) 单片集成有源缓冲器
US8786050B2 (en) High voltage resistor with biased-well
TWI654769B (zh) 半導體裝置中之電容結構及其形成之方法
US20160315159A1 (en) Low resistance sinker contact
CN106328652A (zh) 集成电路结构及其电性连接方法
CN109643727A (zh) 基于掩埋氧化物工艺的可变电容器
CN108461495A (zh) 包括掩埋电容结构的半导体器件及其形成方法
JP5743831B2 (ja) 半導体装置
CN108172577A (zh) 存储器及其制备方法、半导体器件
CN103515385A (zh) 半导体装置
US8963281B1 (en) Simultaneous isolation trench and handle wafer contact formation
CN108231737A (zh) 用于减少硅通孔电容变异性的具有改良衬底接触的硅通孔
KR20130074747A (ko) 반도체 장치
US11855071B2 (en) BCD device layout area defined by a deep trench isolation structure and methods for forming the same
CN109830527A (zh) 半导体结构及其制造方法与半导体器件
US20230343785A1 (en) Guard ring capacitor method and structure
US11695007B2 (en) Guard ring capacitor method and structure
US20160351710A1 (en) Three Dimensional Monolithic LDMOS Transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210301

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GF

TR01 Transfer of patent right