CN112530933B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112530933B
CN112530933B CN202010894778.7A CN202010894778A CN112530933B CN 112530933 B CN112530933 B CN 112530933B CN 202010894778 A CN202010894778 A CN 202010894778A CN 112530933 B CN112530933 B CN 112530933B
Authority
CN
China
Prior art keywords
capacitor
semiconductor device
circuit
capacitance
capacitor bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010894778.7A
Other languages
English (en)
Other versions
CN112530933A (zh
Inventor
冈野王俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020029110A external-priority patent/JP2021052160A/ja
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN112530933A publication Critical patent/CN112530933A/zh
Application granted granted Critical
Publication of CN112530933B publication Critical patent/CN112530933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

实施方式提供一种抑制半导体基板的面积增加的半导体装置。有关实施方式的半导体装置1具有半导体基板(10)、第一半导体层(12)、第一导电体(13)、第一电源线(PW)、第二电源线(GW)和电路(3)。半导体基板(10)具有第一面、与第一面对置的第二面、以及设置于第一面和第二面之间的第三面。第一半导体层(12)从第三面沿着第一面进行设置。第一导电体(13)设置于第一半导体层(12)上。第一电源线(PW)与第一导电体(13)电连接。第二电源线(GW)与半导体基板(10)电连接。电路(3)设置于半导体基板(10)，并与第一电源线(PW)及第二电源线(GW)连接。

Description

半导体装置
本申请以第2019－169564号日本专利申请(申请日：2019年9月18日)及第2020－029110号日本专利申请(申请日：2020年2月25日)为基础并对其主张优先权。本申请通过引用该基础申请而包含其全部内容。
技术领域
本发明的实施方式涉及包含旁路电容的半导体装置。
背景技术
已知为了抑制电源电压的变动，在半导体基板上设置旁路电容。
发明内容
本发明要解决的课题是，提供一种抑制半导体基板的面积增加的半导体装置。
有关实施方式的半导体装置具有半导体基板、第一半导体层、第一导电体、第一电源线、第二电源线和电路。半导体基板具有第一面、与第一面对置的第二面、以及设置于第一面和第二面之间的第三面。第一半导体层从第三面沿着第一面设置。第一导电体设置于第一半导体层上。第一电源线与第一导电体电连接。第二电源线与半导体基板电连接。电路设置于半导体基板，并与第一电源线及第二电源线连接。
附图说明
图1是表示有关第一实施方式的半导体装置的结构例的框图。
图2是表示有关第一实施方式的半导体装置具有的电容部2的结构例的电路图。
图3是表示有关第一实施方式的半导体装置的电容器区域中的平面布局的一例的俯视图。
图4是表示沿着图3中的IV-IV线的电容器区域的截面构造的一例的剖面图。
图5是表示有关第一实施方式的半导体装置的晶体管区域的截面构造的一例的剖面图。
图6是表示有关第一实施方式的半导体装置的制造工序的一例的流程图。
图7是表示有关第一实施方式的半导体装置的制造工序的一例的剖面图。
图8是表示有关第一实施方式的半导体装置的制造工序的一例的剖面图。
图9是表示有关第一实施方式的半导体装置的制造工序的一例的剖面图。
图10是表示有关第一实施方式的半导体装置的制造工序的一例的剖面图。
图11是表示有关第一实施方式的半导体装置的制造工序的一例的剖面图。
图12是表示有关第一实施方式的半导体装置的制造工序的一例的剖面图。
图13是表示有关第一实施方式的半导体装置的制造工序的一例的剖面图。
图14是表示有关第一实施方式的半导体装置的制造工序的一例的剖面图。
图15是表示有关第一实施方式的半导体装置的制造工序的一例的剖面图。
图16是表示有关第一实施方式的比较例的半导体装置的电容器区域的平面布局的一例的俯视图。
图17是表示沿着图16中的XVII-XVII线的电容器区域的截面构造的一例的剖面图。
图18是表示有关第二实施方式的半导体装置的结构例的框图。
图19是表示有关第二实施方式的半导体装置的平面布局的一例的俯视图。
图20是表示有关第二实施方式的比较例的半导体装置的结构例的框图。
图21是表示有关第二实施方式的比较例的半导体装置的平面布局的一例的俯视图。
图22是表示有关第二实施方式的半导体装置及其比较例的电压和电流的时间变化的曲线图。
图23是表示有关第三实施方式的半导体装置的结构例的框图。
图24是表示有关第三实施方式的半导体装置的平面布局的一例的俯视图。
图25是表示有关第一至第三实施方式的第一变形例的电容器区域的截面构造的一例的剖面图。
图26是表示有关第一至第三实施方式的第二变形例的电容器区域的截面构造的一例的剖面图。
图27是表示有关第一至第三实施方式的第三变形例的半导体装置的结构例的框图。
图28是表示有关第四实施方式的半导体装置的结构例的框图。
图29是表示有关第四实施方式的半导体装置的平面布局的一例的俯视图。
图30是表示有关第四实施方式的第一变形例的半导体装置的平面布局的一例的俯视图。
图31是表示有关第四实施方式的第二变形例的半导体装置的平面布局的一例的俯视图。
图32是表示有关第四实施方式的第三变形例的半导体装置的结构例的框图。
图33是表示有关第四实施方式的第三变形例的半导体装置的平面布局的一例的俯视图。
图34是表示有关第四实施方式的第四变形例的半导体装置的平面布局的一例的俯视图。
图35是表示有关第四实施方式的第五变形例的半导体装置包含的电容器组的平面布局的一例的俯视图。
标号说明
1…半导体装置；2…电容部；3…电路部；P1、P2…焊盘；PW、GW…电源线；CP…电容器；10…半导体基板；11…绝缘体层；12…半导体层；13…导电体；14…绝缘体；15…阱区域；16、19…扩散区域；17、18…导电体；30…导电体；CC…凹部；CT…触点；TR…晶体管；CA…电容器区域；TA…晶体管区域。
具体实施方式
下面，参照附图对实施方式进行说明。各实施方式示例了用于具体实现发明的技术思想的装置和方法。附图是示意性或者概念性的图，各附图的尺寸及比例等不一定与实际状况相同。本发明的技术思想不受构成要素的形状、构造、配置等限定。
另外，在下面的说明中，对于具有大致相同的功能及结构的构成要素标注相同的标号。构成参照标号的文字的后面的数字用于对通过包含相同文字的参照标号进行参照而且具有相同结构的要素彼此进行区分。在不需要相互区分通过包含相同文字的参照标号示出的要素的情况下，这些要素分别通过仅包含文字的参照标号进行参照。
[1]第一实施方式
下面，对有关第一实施方式的半导体装置1进行说明。
[1-1]半导体装置1的结构
[1-1-1]半导体装置1的整体结构
图1示出了有关第一实施方式的半导体装置1的结构例。半导体装置1例如集成在一个半导体基板。如图1所示，半导体装置1具有电源线PW及GW、焊盘P1及P2、电容部2和电路部3。
电源线PW及GW分别用于向半导体装置1所包含的各电路的电源电压的供给。焊盘P1及P2分别构成为可以与半导体装置1的外部的设备连接。焊盘P1是半导体装置1的正侧的电源焊盘，与电源线PW连接。例如在焊盘P1施加电源电压VDD。焊盘P2是半导体装置1的负侧的电源焊盘，与电源线GW连接。焊盘P2例如与接地节点GND连接。
电容部2连接于电源线PW和电源线GW之间。电容部2抑制电源线PW的电压变动。电路部3分别与电源线PW及GW连接。电路部3包括基于经由电源线PW供给的电压进行动作的电路。电路部3所包含的电路例如可以是NAND型闪存的周边电路。
图2示出了有关第一实施方式的半导体装置1具有的电容部2的结构的一例。如图2所示，电容部2例如包括多个电容器CP。多个电容器CP的各个的一个电极与电源线PW连接，另一个电极与电源线GW连接。即，多个电容器CP并联连接于电源线PW及GW之间。多个电容器CP的各个例如还称为旁路电容。
[1-1-2]半导体装置1的构造
下面，对第一实施方式中的电容部2的构造的一例进行说明。
另外，在下面所参照的附图中，由X方向和Y方向确定的平面与形成半导体装置1的半导体基板10的表面对应，Z方向与相对于形成半导体装置1的半导体基板10的表面的铅直方向对应。在俯视图中，为了容易读图，适当附加了阴影线。在俯视图中附加的阴影线不一定与附加了阴影线的结构要素的素材和特性相关。在剖面图中，为了容易读图，适当省略绝缘层(层间绝缘膜)、配线、触点等结构要素。
在下面的说明中，把半导体基板10中的包括电容部2所包含的电容器CP的区域称为电容器区域CA。另外，把半导体基板10中的包括电路部3所包含的晶体管的区域称为晶体管区域TA。
图3示出了有关第一实施方式的半导体装置1的电容器区域CA的平面布局的一例。如图3所示，电容部2包括多个导电体13、导电体17及18、扩散区域19以及多个触点CT。
各个导电体13与一个电容器CP的一个电极对应。多个导电体13例如配置成4行3列的矩阵状。在各个导电体13重叠配置导电体17。导电体17作为电源线PW发挥作用。各个导电体13经由触点CT与导电体17电连接。
扩散区域19设置于半导体基板10的表面。扩散区域19例如是P型的扩散区域，与半导体基板10电连接。在扩散区域19重叠配置导电体18。导电体18作为电源线GW发挥作用。扩散区域19经由触点CT与导电体18电连接。
另外，电容器CP的个数及配置不限于图3所示的例子。并且，扩散区域19的面积和其与导电体13的位置关系不限于图3所示的例子。
图4是沿着图3中的IV-IV线的剖面图，示出了有关第一实施方式的半导体装置1的电容器区域CA处的截面构造的一例。如图4所示，半导体装置1还包括绝缘体层11和半导体层12。半导体基板10包括多个凹部CC。
绝缘体层11分别设置于半导体基板10的表面和凹部CC的侧面及底部。在半导体基板10的表面设置的绝缘体层11和在凹部CC设置的绝缘体层11是连续地设置的。半导体层12在与各电容器CP对应的区域中设置于绝缘体层11上。半导体层12具有沿着凹部CC设置的部分，例如在相邻的凹部CC之间分离。导电体13设置于半导体层12上。凹部CC由导电体13填埋。在与各电容器CP对应的区域中，半导体层12和导电体13的侧面对齐。
通过这样构成，在各凹部CC处，半导体层12及导电体13作为电容器CP的一个电极发挥作用，绝缘体层11作为电容器CP的电极之间的绝缘体发挥作用，半导体基板10作为电容器CP的另一个电极发挥作用。电容器CP的一个电极经由触点CT与作为电源线PW发挥作用的导电体17连接。作为电容器CP的另一个电极发挥作用的半导体基板10，经由扩散区域19和触点CT与作为电源线GW发挥作用的导电体18连接。
图5示出了有关第一实施方式的半导体装置1的晶体管区域TA处的截面构造的一例。另外，图5所示的区域包括电容器区域CA的一部分。如图5所示，晶体管区域TA例如包括晶体管TR。在晶体管区域TA中，半导体装置1还具有绝缘体14、阱区域15、扩散区域16及导电体30。
绝缘体14形成于半导体基板10的内部，上端与半导体基板10的上表面接触。将绝缘体14用作相邻的阱区域之间的绝缘区域STI(Shallow Trench Isolation，浅沟隔离)，在晶体管区域TA中将半导体基板10的一部分分隔。阱区域15形成于半导体基板10的内部的由绝缘体14隔开的区域中，上端与半导体基板10的上表面接触。两个扩散区域16形成于阱区域15的内部，上端与半导体基板10的上表面接触。
在阱区域15的上方设置有多个导电体30。多个导电体30分别是与晶体管TR的漏极、源极及栅极对应的配线。两个扩散区域16分别作为晶体管TR的漏极或者源极发挥作用。两个扩散区域16分别经由触点CT与对应的导电体30电连接。半导体层12设置于阱区域15的上方，而且设置于绝缘体层11上。导电体13设置于半导体层12上。半导体层12和导电体13作为晶体管TR的栅极电极发挥作用。半导体层12及导电体13的组经由触点CT与导电体30电连接。
[1-2]制造方法
下面，适当参照图6对第一实施方式中的直到形成电容器CP及晶体管TR为止的一系列的制造工序的一例进行说明。图6是表示有关第一实施方式的半导体装置1的制造工序的一例的流程图。图7～图15分别表示有关第一实施方式的半导体装置1的制造工序中的包括与电容器CP及晶体管TR对应的构造体的截面构造的一例。
首先，如图7所示，在半导体基板10上形成绝缘体层21(步骤S101)。绝缘体层21例如包含氮化硅(SiN)。
然后，如图8所示，加工蚀刻部EP(步骤S102)。具体地说，首先通过光刻等形成与蚀刻部EP对应的区域开口的掩膜。然后，通过使用了所形成的掩膜的各向异性蚀刻形成蚀刻部EP。在本工序中形成的蚀刻部EP贯通绝缘体层21，并在半导体基板10内停止。在晶体管区域TA形成的蚀刻部EP具有沿Y轴方向延伸的槽状的形状。在电容器区域CA形成的蚀刻部EP与在晶体管区域设置的蚀刻部EP相比Y轴方向的长度短，例如呈孔状。本工序中的各向异性蚀刻例如是RIE(Reactive Ion Etching，反应离子蚀刻)。
然后，如图9所示，形成绝缘体14(步骤S103)。具体地说，首先以填埋蚀刻部EP的方式形成绝缘体14。然后，例如通过CMP(Chemical Mechanical Polishing，化学机械抛光)去除在蚀刻部EP以外形成的绝缘体14。绝缘体14例如包含氧化硅(SiO2)。
然后，如图10所示，形成阱区域15(步骤S104)。具体地说，在晶体管区域TA中，在由绝缘体14隔开的区域中例如掺杂磷，形成阱区域15。
然后，以覆盖晶体管区域TA的绝缘体14的方式形成绝缘体层22(步骤S105)。具体地说，首先在绝缘体层21及绝缘体14之上形成绝缘体层22。绝缘体层22例如包含氮化硅。然后，通过光刻等形成与电容器区域CA对应的区域开口的掩膜。然后，通过使用了所形成的掩膜的各向异性蚀刻，去除在电容器区域CA形成的绝缘体层22。本工序中的各向异性蚀刻例如是RIE。
然后，如图11所示，去除电容器区域CA的绝缘体14(步骤S106)。具体地说，例如通过湿式蚀刻，去除在电容器区域CA内未被绝缘体层22覆盖的绝缘体14，电容器区域CA内的蚀刻部EP露出。
然后，如图12所示，去除绝缘体层21及22(步骤S107)。具体地说，例如通过湿式蚀刻去除绝缘体层21及22。并且，例如通过CMP去除从半导体基板10突出的绝缘体14。
然后，如图13所示，形成绝缘体层11、半导体层12及导电体13(步骤S108)。具体地说，首先在半导体基板10的表面、蚀刻部EP的侧面及底部、绝缘体14的表面和阱区域15的表面形成绝缘体层11。然后，在绝缘体层11的表面形成半导体层12。并且，在半导体层12的表面以将蚀刻部EP填埋的方式形成导电体13。绝缘体层11例如包含氧化硅。半导体层12例如包含硅(Si)。导电体13例如包含钨(W)。
然后，进行掩膜23的形成及加工(步骤S109)。具体地，在导电体13上通过光刻等来形成掩膜23。掩膜23例如覆盖与电容器CP的一个电极对应的区域和与晶体管TR的栅极电极对应的区域，在其他的区域开口。
然后，如图14所示，加工半导体层12及导电体13(步骤S110)。具体地说，通过使用了掩膜23的各向异性蚀刻，去除半导体层12及导电体13的一部分，绝缘体层11的表面的一部分露出。然后，例如通过湿式蚀刻去除掩膜23(步骤S111)。
然后，如图15所示，形成扩散区域16(步骤S112)。具体地说，在阱区域15内例如掺杂硼，形成扩散区域16。然后，在半导体基板10的上方设置包括导电体17及导电体30的各种配线。并且，导电体17和电容器CP通过触点CT连接。导电体30和晶体管TR通过触点CT连接。
通过以上说明的制造工序，分别形成电容器CP和晶体管TR。另外，以上说明的制造工序只是一个例子，也可以在各制造工序之间插入其他的处理。
[1-3]第一实施方式的效果
根据以上说明的有关第一实施方式的半导体装置1，能够抑制半导体装置1的制造成本。下面，对有关第一实施方式的半导体装置1的详细效果进行说明。
电路的消耗电流例如能够配合电路的动作而变动。为了抑制在消耗电流变化时电源线的电压变动，例如使用旁路电容。旁路电容在电路的消耗电流增加时将已充电的电荷向电路供给，由此能够抑制电源线的电压变动。
但是，在半导体基板上设置旁路电容的情况下，为了得到期望的电容，有时旁路电容需要大的面积。图16示出了有关第一实施方式的半导体装置1的比较例具备的电容部2的平面布局的一例。图17是与图16中的XVII-XVII线对应的剖面图，表示比较例具备的电容部2的截面构造。
如图16所示，比较例具备的电容部2包括平板电容器FC。如图17所示，在半导体基板10的表面，设置有半导体层12及导电体13的区域作为平板电容器FC发挥作用。平板电容器FC在半导体基板10上的占用面积和一个电极的表面积大致相等。
与此相对，有关第一实施方式的半导体装置1包括多个电容器CP，该多个电容器CP分别具有沿着凹部CC设置的部分。对于电容器CP，一个电极的表面积大于其在半导体基板10上的占用面积。即，有关第一实施方式的半导体装置1所包含的电容器CP与比较例所包含的平板电容器FC相比，相对于在半导体基板10上的占用面积的单位面积的电容大。
由此，有关第一实施方式的半导体装置1能够在保持电容器的电容的基础上，减小电容器的占用面积。因此，由于能够减小旁路电容的占用面积，所以能够减小设置有半导体装置1的半导体基板10的尺寸，能够抑制半导体装置1的制造成本。
并且，对于有关第一实施方式的半导体装置1，能够对形成晶体管TR和电容器CP的几个工序进行整合。具体地说，如在图6中的步骤S102所示，将与凹部CC和绝缘区域STI对应的形状作为多个蚀刻部EP统一进行加工。另外，将作为电容器CP的一个电极的半导体层12及导电体13与作为晶体管的栅极电极的半导体层12及导电体13同时形成及加工。
由此，有关第一实施方式的半导体装置1能够抑制伴随电容器CP的形成的工序数量的增加。因此，有关第一实施方式的半导体装置1能够抑制制造成本。
[第二实施方式]
第二实施方式是有关第一实施方式的半导体装置1具有的电容器CP的布局的具体例。下面，对有关第二实施方式的半导体装置1说明与第一实施方式不同的点。
[2-1]结构
图18示出了有关第二实施方式的半导体装置1的电路结构的一例。如图18所示，有关第二实施方式的半导体装置1作为电容部2包括电容器单元CU1～CU4，作为电路部3包括电路3a及3b，还包括信号线SW。并且，使用电阻RP1及RP2表示电源线PW的电阻成分。另外，省略与焊盘P2和电源线GW相关的记述，而用接地符号表示。
向电路3a输入信号CLK。并且，电路3a将基于信号CLK的信号经由信号线SW向电路3b输出。从电源线PW向电路3a及3b供给电源电压。以下，将电源线PW与电路3a或者3b的连接部称为电路3a的电源端及电路3b的电源端。设电路3a的电源端的电压为电压VDD1，将电路3a消耗的电流称为电流I1。
电容器单元CU1～CU4例如分别包括多个并联连接的电容器CP。电容器单元CU1及CU2设置成各自的一个电极与电路3a的电源端的距离短。电容器单元CU3及CU4设置成各自的一个电极与电路3b的电源端的距离短。另外，用电阻RP1表示从焊盘P1到电容器单元CU1及CU2以及电路3a为止的电源线PW的电阻成分。用电阻RP2表示从电容器单元CU1及CU2以及电路3a到电容器单元CU3及CU4以及电路3b为止的电源线PW的电阻成分。
图19示出了有关第二实施方式的半导体装置1的平面布局的一例。如图19所示，有关第二实施方式的半导体装置1还包括触点CT1～CT8。如图19所示，电源线PW从焊盘P1沿X方向延伸设置。
电路3a及3b沿着电源线PW配置。电路3a配置在比电路3b接近焊盘P1的位置。电路3a及3b各自的电源端与电源线PW连接。电路3a和电路3b经由信号线SW连接。电容器单元CU1及CU2配置在电路3a的电源端的附近。电容器单元CU3及CU4配置在电路3b的电源端的附近。
触点CT1连接电源线PW和电容器单元CU1的一个电极。触点CT2连接电源线PW和电容器单元CU2的一个电极。触点CT3连接电源线PW和电容器单元CU3的一个电极。触点CT4连接电源线PW和电容器单元CU4的一个电极。触点CT5连接电源线PW和电路3a的电源端。触点CT6连接电源线PW和电路3b的电源端。触点CT7连接信号线SW和电路3a的信号输出部。触点CT8连接信号线SW和电路3b的信号输入部。
在图19所示的例子中，电源线PW中的从焊盘P1到与触点CT1和CT2和CT5连接的部分为止的电阻成分与电阻RP1对应。并且，电源线PW中的从与触点CT1和CT2和CT5连接的部分到与触点CT3和CT4和CT6连接的部分为止的电阻成分，与电阻RP2对应。有关第二实施方式的半导体装置1的其他结构与第一实施方式相同。
[2-2]第二实施方式的效果
根据以上说明的有关第二实施方式的半导体装置1，能够提高半导体装置1的动作可靠性。下面，对有关第二实施方式的半导体装置1的效果进行详细说明。
在半导体装置的设计中，优选多个电路和多个电容器等结构要素致密地布局。如果要素致密地布局，则能够抑制半导体基板的尺寸增大，能够抑制半导体装置的制造成本。并且，优选在旁路电容和电路的电源端之间设置的配线的电阻成分小。如果在旁路电容和电路的电源端之间设置的配线的电阻成分小，则旁路电容能够迅速向电路供给电荷，能够进一步抑制电源电压的变动。
但是，在某个要素的尺寸大的情况下，例如在电容器的尺寸大的情况下，如果致密地配置电路和旁路电容，则有时连接旁路电容和电路的电源端的配线变长。图20示出了有关第二实施方式的比较例的半导体装置1的电路结构的一例。如图20所示，对于有关比较例的半导体装置1，与第二实施方式不同的是，作为电容部2包括平板电容器FC1～FC4，以及使用电阻RP3～RP5表示电源线PW的电阻成分。
平板电容器FC1～FC4汇总而设置。电路3a比平板电容器FC1～FC4靠近焊盘P1而设置。电路3b比平板电容器FC1～FC4远离焊盘P1而设置。并且，用电阻RP3表示从焊盘P1到电路3a的电源端为止的电源线PW的电阻成分。用电阻RP4表示从电路3a的电源端到平板电容器FC1～FC4为止的电源线PW的电阻成分。用电阻RP5表示从平板电容器FC1～FC4到电路3b的电源端为止的电源线PW的电阻成分。
图21示出了有关第二实施方式的比较例的半导体装置1的平面布局的一例。如图21所示，有关比较例的半导体装置1还包括触点CT1～CT8。比较例所包含的平板电容器FC1～FC4分别具有与有关第二实施方式的半导体装置1所包含的各个电容器单元CU1～CU4大致相同的电容。
即，比较例所包含的平板电容器FC与第二实施方式所包含的电容器单元CU相比，半导体基板10上的单位面积的电容较小。因此，平板电容器FC在半导体基板10上的占用面积大于电容器单元CU。由于致密地配置较大的平板电容器FC，所以比较例的布局与有关第二实施方式的半导体装置1的布局不同。
具体地说，在比较例中，电路3a、平板电容器FC1及FC2、平板电容器FC3及FC4以及电路3b，沿着电源线PW而且从焊盘P1起按照该顺序配置。平板电容器FC1～FC4配置在电路3a和电路3b之间。电源线PW与平板电容器FC1及FC3重叠地配置。信号线SW与平板电容器FC2及FC4重叠地配置。在比较例中，从焊盘P1到触点CT5的连接部为止的电源线PW的电阻成分，与电阻RP3对应。从触点CT5的连接部到触点CT1～CT4的连接部为止的电源线PW的电阻成分，与电阻RP4对应。从触点CT1～CT4的连接部到触点CT6的连接部为止的电阻成分，与电阻RP5对应。
这样，对于有关比较例的半导体装置1，连接电路3a的电源端和平板电容器FC1～FC4的电源线PW长，包括与电阻RP4相当的电阻成分。并且，连接电路3b和平板电容器FC1～FC4的电源线PW长，包括与电阻RP5相当的电阻成分。
与此相对，对于有关第二实施方式的半导体装置1，将半导体基板10上的占用面积比平板电容器FC小的电容器单元CU配置在电路的电源端附近。将电路3a的电源端和电容器单元CU1及CU2连接的一部分的电源线PW短，连接部分的电源线PW的电阻成分小。并且，连接电路3b的电源端和电容器单元CU3及CU4的电源线PW短，电阻成分小。
由此，有关第二实施方式的半导体装置1即使是致密地配置电路和电容器的情况，也能够减小在旁路电容和电路的电源端之间设置的配线的电阻成分。图22示出了有关第二实施方式的半导体装置及其变形例的电压及电流与时间的关系。图22所示的三个曲线图自上到下依次分别表示信号CLK和时间的关系、电流I1和时间的关系、及电压VDD1和时间的关系。在电压VDD1的曲线图中，实线表示第二实施方式，虚线表示比较例。
信号CLK在时刻t1、t2、t3及t4分别从“H”电平向“L”电平或者从“L”电平向“H”电平转变。电路3a基于信号CLK进行动作，与电路3a的消耗电流对应的电流I1在各时刻t1、t2、t3及t4增加。如果电流I1增加，则旁路电容供给电荷，抑制电压VDD1的变动。在比较例中，由于电路3a和旁路电容之间的电阻成分大，所以电压VDD1大幅变动。与此相对，对于有关第二实施方式的半导体装置1，由于电路3a和旁路电容之间的电阻成分小，所以将电压VDD1的变动抑制得小。这样，有关第二实施方式的半导体装置1与比较例相比，能够抑制电源电压的变动。因此，有关第二实施方式的半导体装置1与比较例相比，能够提高动作可靠性。
另外，电源电压的变动有可能成为抖动(jitter)的原因。为了使电路高速地进行动作，优选抑制抖动的产生。与此相对，有关第二实施方式的半导体装置1能够如上所述抑制电源电压的变动，所以能够抑制抖动的产生。
另外，优选信号配线的寄生电阻及寄生电容小。在寄生电阻及寄生电容小的情况下，信号配线能够稳定地传输高速的信号。
对于有关比较例的半导体装置1，将电路3a和电路3b分离设置，用较长的信号线SW进行连接。如果信号线SW的长度长，则有时寄生电阻变大。并且，信号线SW与平板电容器FC2及FC4重叠地设置。如果信号线SW与其他要素例如电容器重叠设置，则有时寄生电容增大。
与此相对，对于有关第二实施方式的半导体装置1，电路3a和电路3b设置得近，用较短的信号线SW连接。信号线SW未与电路3a和电路3b以外的其他要素重叠设置。
由此，有关第二实施方式的半导体装置1由于信号线SW的寄生电阻及寄生电容小，所以能够稳定地传输高速的信号，能够提高半导体装置1的动作可靠性。
[第三实施方式]
第三实施方式是有关第二实施方式的半导体装置1具有的电容器CP的布局及电容设计的变形例。下面，对有关第三实施方式的半导体装置1说明与第二实施方式不同的点。
[3-1]结构
图23示出了有关第三实施方式的半导体装置1的电路结构的一例。如图23所示，有关第三实施方式的半导体装置1作为电容部2包括电容器组CS1～CS3，作为电路部3包括电路3c。电源线PW包括节点N1～N3。并且，使用电阻RP6～RP8表示电源线PW的电阻成分。
从焊盘P1到电路3c的电源端为止设置电源线PW。与电路3c的电源端的距离按照节点N1、节点N2、节点N3的顺序变长。并且，用电阻RP6表示从焊盘P1到节点N3为止的电源线PW的电阻成分。用电阻RP7表示从节点N3到节点N2为止的电源线PW的电阻成分。用电阻RP8表示从节点N2到节点N1为止的电源线PW的电阻成分。
电容器组CS1～CS3分别包括多个电容器CP。电容器组CS1～CS3各自的电容不同。电容器组CS2的电容大于电容器组CS1的电容。电容器组CS3的电容大于电容器组CS2的电容。例如，电容器组CS2的电容是电容器组CS1的电容的10倍，电容器组CS3的电容是电容器组CS2的电容的10倍。例如，电容器组CS1～CS3的电容是根据各电容器组所包含的电容器CP的个数确定的。电容器组CS1～CS3设置于电源线PW和接地节点之间。具体地说，电容器组CS1～CS3的一个电极分别与节点N1～N3连接。
图24示出了有关第三实施方式的半导体装置1的平面布局的一例。如图24所示，有关第三实施方式的半导体装置1还包括触点CT10～CT13。并且，电容器组CS1～CS3分别包括多个电容器CP。电容器组所包含的电容器CP的个数按照电容器组CS1、电容器组CS2、电容器组CS3的顺序而增多。另外，在图24所示的例子中，将电容器CP的个数简略化表示。
电源线PW从焊盘P1向X方向延伸配置。沿着电源线PW，从靠近焊盘P1的位置按顺序配置电容器组CS3、电容器组CS2、电容器组CS1及电路3c。
触点CT10连接电源线PW和电路3c的电源端。触点CT11连接电源线PW和电容器组CS1所包含的电容器CP的一个电极。多个触点CT12分别连接电源线PW和电容器组CS2所包含的电容器CP的一个电极。触点CT13分别连接电源线PW和电容器组CS3所包含的电容器CP的一个电极。
在图24所示的例子中，电源线PW中的从焊盘P1到连接有多个触点CT13的部分为止的电阻成分，与电阻RP6对应。电源线PW中的从连接有多个触点CT13的部分到连接有多个触点CT12的部分为止的电阻成分，与电阻RP7对应。电源线PW中的从连接有多个触点CT12的部分到连接有触点CT11的部分为止的电阻成分，与电阻RP8对应。有关第三实施方式的半导体装置1的其他结构与第二实施方式相同。
[3-2]第三实施方式的效果
根据以上说明的有关第三实施方式的半导体装置1，能够提高半导体装置1的动作可靠性。下面，对有关第三实施方式的半导体装置1的详细效果进行说明。
电源电压可以在从低频到高频的广阔的频带中变动。优选的是，旁路电容可以在从低频到高频的广阔的频带中抑制电源电压的变动。为了在较低频带中抑制电源电压的变动，优选旁路电容的电容大。另一方面，较高频带中的电源电压的变动即使是与较低频带的情况相比电容较小的旁路电容也能够抑制。另外，在电路周围不能确保面积的情况下，可以考虑在从电路离开的位置设置旁路电容，但是连接电路和旁路电容的电源线有可能变长。如果连接电路和旁路电容的电源线变长，则配线的电阻值可能增大。并且，旁路电容在高频带中抑制电压变动的能力，在连接旁路电容和电路的电源线的长度越长时越受限制。
与此相对，有关第三实施方式的半导体装置1包括电容彼此不同的电容器组CS1～CS3。电容器组CS1～CS3的电容设计成与电路越近的电容器组越小，并设计成与电路越远的电容器组越大。
例如，电容器组CS1以小的电容设置在电路3c的电源端的附近。电容器组CS1经由短距离的电源线PW与电路3c连接，因而在高频带中也具有良好的抑制电压变动的能力。并且，电容器组CS1由于电容小，所以占用面积小，不妨碍电路3c周围的布局。电容器组CS1主要抑制高频带中的电源电压的变动。
电容器组CS2以比CS1大的电容设置在从电路3c的电源端将电源线PW延伸到电阻值与电阻RP8相当为止的部位。电容器组CS2由于电容大，所以占用面积也大，但由于远离电路3c，所以不妨碍其他电路的布局。并且，电容器组CS2由于电容大，所以可以期待其在比电容器组CS1低的频带中的效果。电容器组CS2经由中距离的电源线PW与电路3c连接，因而在高频带中抑制电压变动的能力会产生中等程度的限制。如果将电容的大小和配线长度的影响进行结合，则电容器组CS2抑制比电容器组CS1低的频带中的电源电压的变动。
电容器组CS3以比CS2更大的电容设置在从电路3c的电源端将电源线PW延伸到电阻值与电阻RP7和RP8的合计相当为止的部位。电容器组CS3由于电容更大，所以占用面积也更大，但由于大幅地远离电路3c，所以不妨碍其他电路的布局。并且，电容器组CS3由于电容更大，所以可以期待其在比电容器组CS2更低的频带中的效果。电容器组CS3经由长距离的电源线PW与电路3c连接，因而在高频带中抑制电压变动的能力会产生大的限制。如果将电容和配线长度的影响进行结合，则电容器组CS3抑制比电容器组CS2更低的频带中的电源电压的变动。
如上所述，有关第三实施方式的半导体装置1不需在电路周围集中设置电容器，能够在广阔的频带中抑制电源电压的变动。另外，有关第三实施方式的半导体装置1通过使用具有沿着凹部CC的部分的电容器CP，还能够抑制在电路周围电容器占有的面积增大。
[4]其他变形例等
在第一实施方式中，以在电容器区域CA中半导体层12及导电体13在相邻的凹部CC之间分离的情况为例进行了说明，但电容器区域CA的构造不限于此。例如，也可以是，在电容器区域CA中不将半导体层12及导电体13分离。图25示出了变形例的电容器区域CA的截面构造的一例。如图25所示，可以通过在电容器区域CA中连续地设置半导体层12及导电体13，将多个电容器CP并联连接。另外，在图25所示的例子中，电容器CP的一个电极经由一个触点CT与导电体17连接，但也可以经由多个触点CT进行连接。
在第一实施方式中，说明了到形成电容器CP及晶体管TR为止的一系列的制造工序的一例，但制造工序不限于此。例如，绝缘体层也可以是多层构造。例如，绝缘体层21也可以是氧化硅和氮化硅的多层构造。例如，还可以在半导体层12和导电体13之间设置屏蔽金属。例如，还可以在多晶硅和钨之间设置氮化钛TiN。另外，还可以在多晶硅和钨之间设置氮化钨。
在第一实施方式中，示出电容器CP的一种形状并进行了说明，但电容器CP的形状不限于示例的形状。图26示出了变形例的电容器CPa～CPc的截面构造的一例。如图26所示，电容器CPa～CPc的凹部CC的形状彼此不同。电容器CPa与在第一实施方式中说明的电容器CP相同。电容器CPb与电容器CPa相比设置于宽度更宽且较深地形成的凹部CC。电容器CPc与电容器CPa相比设置于宽度更窄且较浅地形成的凹部CC。即，通过变更凹部的宽度和深度，从而凹部的截面积变化。这样，例如可以通过区分制作凹部CC，从而区分制作截面形状不同的电容器。即，可以通过区分制作截面积不同的凹部CC，从而区分制作电容不同的电容器。
在第三实施方式中，关于电容器组CS，以根据包含的电容器CP的个数实现电容的大小的情况为例进行了说明，但不限于此。例如，如参照图26说明的那样，也可以使用截面形状不同的电容器构成电容不同的电容器组。例如，也可以是，使用宽度窄且较浅地形成的电容器CPc构成电容小的电容器组CS1，使用电容器CPa构成电容器组CS2，使用宽度宽且深度较深地形成的电容器CPb构成电容大的电容器组CS3。
在第一～第三实施方式中示例了电容器CP形成于凹部CC的情况，但形成电容器CP的部分的形状不限于凹部。例如，电容器CP也可以在形成于半导体基板10的狭缝内形成。在这种情况下，电容器CP内的半导体层12具有沿与半导体基板10的表面平行的方向延伸的部分。
在第三实施方式中，关于电容器组CS1～CS3分别包含的电容器CP的个数，参照图24示出了例子，但电容器组CS1～CS3分别包含的电容器CP的个数不限于此。并且，各个电容器组CS1～CS3的电容的比例也不限于参照图24进行了说明的例子。例如，作为适用于高速动作的电路的布局的例子，各个电容器组CS1～CS3的电容的比例可以考虑1:10:1000。另外，电容器组CS3的大小例如可以在电容器组CS2的10～1000倍的范围中进行变更。并且，例如电容器组CS2的电容可以比电容器组CS1的电容大出一位数，电容器组CS3的电容可以比电容器组CS2的电容大出一位数～三位数。
在第一～第三实施方式中，以电源线GW与焊盘P1连接、电容部2与电源线GW连接的情况为例进行了说明。电容部2所连接的配线不限于与焊盘P1连接的电源线GW。图27示出了有关变形例的半导体装置1的结构例。如图27所示，有关变形例的半导体装置1与有关第一实施方式的半导体装置1不同的是，还具有电压生成电路4和电源线PW2，电容部2及电路部3连接于电源线PW2和电源线GW之间。这样，电容部2例如还可以与被施加了在半导体装置内部生成的电压的配线连接。
在第一～第三实施方式中，示例了电源线PW和电容器CP经由一个触点CT连接的情况，但也可以是多个触点连接于电源线PW和电容器CP之间，还可以在中途经由不同的配线。
在第三实施方式中，以多个电容器CP经由触点CT与电源线PW连接的情况为例对电容器组进行了说明。电容器组的结构不限于在第三实施方式中进行了说明的例子。例如，在某一区域汇总设置的多个电容器CP各自的一个电极共同连接，构成电容器组。在半导体基板上设置有多个电容器组的情况下，根据各电容器组的电容的大小和各电容器组与电源线PW的连接部位，能够将多个电容器组分别作为独立的电容器组进行区分。
在本说明书中称为凹部CC的形状可以换一种说法。例如，具有凹部CC的半导体基板10可以改称为具有第一面、与第一面对置的第二面、以及设置于第一面和第二面之间的第三面的半导体基板10。第一面例如是半导体基板10的表面。第二面例如是半导体基板10的背面。第三面例如是凹部CC的底部。另外，沿着凹部CC设置的半导体层12可以改称为从第三面沿着第一面设置的半导体层12。另外，例如在第一面和第二面之间设置第四面，具有从第四面沿着第一面设置的半导体层的电容器可以与具有从第三面沿着第一面设置的半导体层的电容器电容不同。这样，通过在第一面和第二面之间设置例如第三面和第四面等多个面，可以区分制作具有不同的电容的电容器。即，通过设置第三面和第四面等多个面，可以区分制作截面积不同的凹部CC。
在本说明书中，“连接”表示电连接，不排除例如中间介入了其他元件的情况。另外，“电连接”只要可以与电连接一样地进行动作，则也可以经由绝缘体。
[5]第四实施方式
有关第四实施方式的半导体装置是有关第三实施方式的半导体装置1包括多个电路的情况下的具体例。下面，对有关第四实施方式的半导体装置1说明与第一～第三实施方式不同的点。
[5-1]结构
图28示出了有关第四实施方式的半导体装置1的电路结构的一例。如图28所示，有关第四实施方式的半导体装置1作为电容部2包括电容器组CS10d、CS10e、CS10f、CS20及CS30，作为电路部3包括电路3d、3e及3f。电源线PW包括节点N4。
从焊盘P1到电路3d、3e及3f各自的电源端为止设置电源线PW。具体地说，电源线PW的与从焊盘P1到节点N4为止对应的部分由电路3d、3e及3f共用。另一方面，电源线PW的与从节点N4到电路3d、3e及3f各自的电源端为止对应的部分，是对电路3d、3e及3f独立设置的。
电容器组CS10d、CS10e、CS10f、CS20及CS30各自的一个电极与电源线PW连接，各自的另一个电极接地。电容器组CS10d的一个电极连接于电路3d的电源端和节点N4之间。电容器组CS10e的一个电极连接于电路3e的电源端和节点N4之间。电容器组CS10f的一个电极连接于电路3f的电源端和节点N4之间。在节点N4和焊盘P1之间在从节点N4向焊盘P1的方向上按顺序连接电容器组CS20及CS30各自的一个电极。
电容器组CS10d、CS10e及CS10f各自的电容例如大致相同。电容器组CS20的电容比电容器组CS10d、CS10e及CS10f任一个的电容都大。电容器组CS20的电容例如是电容器组CS10d的电容的10倍。电容器组CS30的电容比电容器组CS20的电容大。电容器组CS30的电容例如是电容器组CS20的电容的10倍。
即，电容器组CS10d、CS20及CS30从电路3d朝向焊盘P1按照电容由小到大的顺序进行配置。电容器组CS10e、CS20及CS30从电路3e朝向焊盘P1按照电容由小到大的顺序进行配置。电容器组CS10f、CS20及CS30从电路3f朝向焊盘P1按照电容由小到大的顺序进行配置。
图29示出了有关第四实施方式的半导体装置1的平面布局的一例。如图29所示，有关第四实施方式的半导体装置1还包括触点CT20d、CT20e、CT20f、CT21d、CT21e、CT21f、CT22及CT23。并且，电容器组CS10d、CS10e、CS10f、CS20及CS30分别包括多个电容器CP。电容器组所包含的电容器CP的个数，例如按照电容器组CS10d、电容器组CS20、电容器组CS30的顺序增多。另外，在图29所示的例子中，将电容器CP的个数简略表示。
电源线PW从焊盘P1向X方向延伸配置。沿着电源线PW，从靠近焊盘P1的位置按顺序配置电容器组CS30、电容器组CS20、电容器组CS10d及电路3d。电路3e与电容器组CS20沿Y方向排列配置。电路3f与电容器组CS20沿Y方向排列，配置在与电路3e相反侧。电容器组CS10e与电路3e沿X方向排列，配置在Y方向上的电容器组CS10d和电容器组CS20之间。电容器组CS10f与电路3f沿X方向排列，配置在Y方向上的电容器组CS10d和电容器组CS20之间。并且，电源线PW在电容器组CS10d和电容器组CS20之间具有分支部F1，并从分支部F1沿Y方向延伸。分支部F1对应于节点N4。
触点CT20d、CT20e及CT20f分别连接电路3d、3e及3f各自的电源端和电源线PW。触点CT21d、CT21e、CT21f、CT22及CT23分别连接电容器组CS10d、CS10e、CS10f、CS20及CS30各自的一个电极和电源线PW。有关第四实施方式的半导体装置1的其他结构与第三实施方式相同。
[5-2]第四实施方式的效果
如以上说明的那样，对于有关第四实施方式的半导体装置1，针对多个电路的电源线PW具有在多个电路之间共用的部分和与多个电路中的各个电路对应地独立设置的部分。并且，与第三实施方式一样地，在与电路3d、3e及3f分别连接的电源线PW，距电路越近则连接电容越小的电容器组，距电路越远则连接电容越大的电容器组。有关第四实施方式的半导体装置1通过这样配置电容器组，即使是多个电路的情况，也能够与第三实施方式一样地抑制电源电压的变动。
[5-3]第四实施方式的变形例
有关第四实施方式的半导体装置1可以进行各种变形。下面，按顺序对第四实施方式的第一～第五变形例进行说明。
[5-3-1]第一变形例
图30示出了有关第四实施方式的第一变形例的半导体装置1的平面布局的一例。如图30所示，有关第一变形例的半导体装置1具有以下结构，即，对于有关第四实施方式的半导体装置1，将各个电容器组CS10d、CS10e及CS10f替换为各个电容器组CS11d、CS11e及CS11f。
电容器组CS11d、CS11e及CS11f分别包括平板电容器FC。即，对于有关第一变形例的半导体装置1，电容不同的多个电容器组中电容较小的电容器组由平板电容器FC构成。并且，与第四实施方式一样地，多个电容器组CS中的与电路较近的电容器组设置小的电容，与电路较远的电容器组设置大的电容。第四实施方式的第一变形例的其他结构与第四实施方式相同。
如上所述，对于有关第四实施方式的第一变形例的半导体装置1，电容器组CS中的几个使用平板电容器FC构成。对于半导体装置1，根据电路的消耗电流和允许的电压变动的量等设计各电容器组的电容。因此，在与电路较近的电容器组的电容达到极小的值的情况下，即使通过平板电容器FC构成与电路较近的电容器组，也可以得到充分的性能。因此，有关第四实施方式的第一变形例的半导体装置1能够得到与第四实施方式相同的效果。
[5-3-2]第二变形例
图31示出了有关第四实施方式的第二变形例的半导体装置1的平面布局的一例。如图31所示，有关第二变形例的半导体装置1具有以下结构，即，对于有关第四实施方式的半导体装置1，将电容器组CS30替换为电容器组CS31。
电容器组CS31包括平板电容器FC。即，对于有关第二变形例的半导体装置1，电容不同的多个电容器组中的电容大的电容器组由平板电容器FC构成。并且，与第四实施方式一样地，多个电容器组CS中的与电路较近的电容器组设置小的电容，与电路较远的电容器组设置大的电容。第四实施方式的第二变形例的其他结构与第四实施方式相同。
如上所述，对于有关第四实施方式的第二变形例的半导体装置1，电容器组CS中的几个使用平板电容器FC构成。对于半导体装置1，设置电容器组CS的区域的面积根据设计而不同。因此，在电路不密集、基板的面积具有富余的情况下，即使是电容大的电容器组，也可以由平板电容器FC构成。因此，有关第四实施方式的第二变形例的半导体装置1能够得到与第四实施方式相同的效果。
[5-3-3]第三变形例
图32示出了有关第四实施方式的第三变形例的半导体装置1的电路结构的一例。如图32所示，有关第三变形例的半导体装置1相对于有关第四实施方式的半导体装置1，作为电容部2还包括电容器组CS12e及CS21。电源线PW还包括节点N5。电路3e还包括第二电源端。另外，以后将在第四实施方式中说明的电路3e的电源端称为电路3e的第一电源端，以区分电路3e的第二电源端。
电源线PW的节点N5与电容器组CS30的一个电极所连接的点和电容器组CS20的一个电极所连接的点之间对应。节点N5和电路3e的第二电源端通过电源线PW连接。在电源线PW，在节点N5到电路3e的第二电源端之间，在从节点N5朝向电路3e的第二电源端的方向上按顺序分别连接电容器组CS21的一个电极和电容器组CS12e的一个电极。
电容器组CS12e的电容例如与电容器组CS10e的电容大致相同。电容器组CS21的电容比电容器组CS12e的电容大，比电容器组CS30的电容小。电容器组CS21的电容例如与电容器组CS20大致相同。
图33示出了有关第三变形例的半导体装置1的平面布局的一例。如图33所示，有关第三变形例的半导体装置1还包括触点CT20e2、CT21e2及CT24。电容器组CS12e所包含的电容器CP的个数例如与电容器组CS10e所包含的电容器CP的个数相同。电容器组CS21所包含的电容器CP的个数例如与电容器组CS20所包含的电容器CP的个数相同。
电源线PW在电容器组CS20和电容器组CS30之间具有分支部F2，并从分支部F2沿Y方向延伸。分支部F2对应于节点N5。顺着电源线PW从分支部F2沿Y方向延伸，从分支部F2起按顺序配置电容器组CS21、电容器组CS12e。
触点CT20e2连接电路3e的第二电源端和电源线PW。触点CT21e2连接电容器组CS12e的一个电极和电源线PW。触点CT24连接电容器组CS21的一个电极和电源线PW。有关第三变形例的半导体装置1的其他结构与第四实施方式相同。
即，对于有关第三变形例的半导体装置1，在与电路3e的第一电源端及第二电源端分别连接的电源线PW，与电路越近则连接电容越小的电容器组，与电路越远则配置电容越大的电容器组。具体地说，在连接电路3e的第一电源端和焊盘P1的电源线PW，从电路3e的第一电源端朝向焊盘P1按顺序配置电容器组CS10e、电容器组CS20、电容器组CS30。在连接电路3e的第二电源端和焊盘P1的电源线PW，从电路3e的第二电源端朝向焊盘P1按顺序配置电容器组CS12e、电容器组CS21、电容器组CS30。
如上所述，对于有关第四实施方式的第三变形例的半导体装置1，在相同的电路区块连接有不同的多个电源线的情况下，对多个电源线分别配置电容器组。由此，能够极其细致地抑制同一电路区块内的电源电压的波动，促进抖动降低效果。这样，有关第四实施方式的第三变形例的半导体装置1能够得到与第四实施方式相同的效果。
另外，电容器组CS12e的电容与电容器组CS10e的电容的关系、和电容器组CS21的电容与电容器组CS20的电容的关系，都不限定于在第三变形例中示例的大致相同的情况。电容器组CS12e及CS21各自的电容可以在如下范围中进行变更，即，电容器组CS21的电容比电容器组CS30的电容小、电容器组CS12e的电容比电容器组CS21的电容小。
[5-3-4]第四变形例
图34示出了有关第四实施方式的第四变形例的半导体装置1的平面布局的一例。如图34所示，有关第四变形例的半导体装置1具有以下结构，即，对于有关第四实施方式的半导体装置1，将各个电容器组CS10d、CS10e及CS10f替换为各个电容器组CS13d、CS13e及CS13f。
电路3d、3e及3f分别由构成电路的多个要素例如晶体管、电阻及电容器构成。电路3d所包含的多个要素配置在基板上的电路区域A1。电容器组CS13d配置在电路区域A1内。例如，电容器组CS13d的周围被电路3d所包含的要素包围。
电路3e所包含的多个要素配置在基板上的电路区域A2。电容器组CS13e配置在电路区域A2内。例如，电容器组CS13e的周围被电路3e所包含的要素包围。
电路3f所包含的多个要素配置在基板上的电路区域A3。电容器组CS13f配置在电路区域A3内。例如，电容器组CS13f的周围被电路3f所包含的要素包围。换言之，电容器组CS13d、CS13e及CS13f分别配置在设置有电路3d、3e及3f的区域内。
对于以上说明的有关第四变形例的半导体装置1，电容不同的多个电容器组中的电容小的电容器组在设置有电路的区域内设置。由此，能够缩短电路的电源端和电容小的电容器组的距离，能够进一步抑制电源电压的变动，能够进一步降低抖动。因此，有关第四实施方式的第四变形例的半导体装置1能够得到与第四实施方式相同的效果。
[5-3-5]第五变形例
图35表示有关第四实施方式的第五变形例的半导体装置1所包含的电容器组CS30的平面布局的一例。如图35所示，有关第五变形例的半导体装置1相对于有关第四实施方式的半导体装置1，还包括配线W1、W2及W3。电容器组CS30包括电容器CPa、CPb及CPc。电容器CPa、CPb及CPc如参照图26说明的那样，是尺寸彼此不同的电容器。在图35中，为了便于观察结构，省略了电容器组CS30的一个电极所连接的电源线PW的记载。电容器组CS30所包含的多个电容器各自的一个电极通过触点CT与电源线PW连接。
如图35所示，以与设置有电容器组CS30的区域重叠的方式配置有配线W1、W2及W3。以不与配线W1、W2及W3重叠的方式配置有多个电容器CPa、CPb及CPc。具体地说，在配线W1的附近及配线W1和配线W2之间的区域中，为了能够配置在配线W1和配线W2之间，配置多个尺寸小的电容器CPc。在配线W2和配线W3之间的区域中配置多个电容器CPa。在通过配线W3隔开的区域且不存在其他配线的区域中，配置多个尺寸大的电容器CPb。
对于以上说明的有关第五变形例的半导体装置1，一个电容器组CS由尺寸不同的多种电容器CP构成。设置电容器组CS的区域例如可以与设置配线的区域重叠。配线和电容器CP有时不能重叠设置。在避开配线来配置电容器CP的情况下，通过使用多个尺寸的电容器，能够抑制电容器组的面积因避开配线而增加。因此，有关第四实施方式的第五变形例的半导体装置1能够得到与第四实施方式相同的效果。
另外，不能与电容器CP重叠设置的要素不限于配线。例如，在避开与半导体基板连接的触点和虚设图案等而配置电容器CP时，第五变形例所示的结构也是有效的。
以上说明的第四实施方式的第一～第五变形例可以进行组合。例如，可以将第一变形例和第五变形例进行组合。并且，还可以将电容器CP和平板电容器FC进行组合，构成一个电容器组CS。
在以上说明的实施方式及变形例中，对沿着凹部CC设置的半导体层12及导电体13作为一个电极发挥作用的电容器CP和在半导体基板上设置的半导体层12及导电体13作为一个电极发挥作用的平板电容器FC，列举几个例子进行了说明。并且，说明了半导体基板10作为电容器CP的另一个电极及平板电容器FC的另一个电极发挥作用的例子。另外，电容器CP还可以改称为例如沟道型电容器。平板电容器FC还可以改称为例如平面型电容器。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并非意图限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形被包含在发明的范围或主旨中，并且被包含在权利要求书所记载的发明和其等价的范围中。

Claims (19)

1.一种半导体装置，其具有：半导体基板，具有表面、与所述表面对置的背面、以及设置于所述表面和所述背面之间的第一凹部的底面；第一半导体层，从所述第一凹部的底面沿着所述表面设置；第一导电体，设置于所述第一半导体层上；第一电源线，与所述第一导电体电连接；第二电源线，与所述半导体基板电连接；以及电路，设置于所述半导体基板，并与所述第一电源线及所述第二电源线连接，所述半导体基板还包括设置于所述表面和所述背面之间的第二凹部的底面，所述半导体基板还具有：第三半导体层，从所述第二凹部的底面沿着所述表面进行设置；第三导电体，设置于所述第三半导体层上，且与所述第一电源线电连接，所述第一导电体作为第一电容器的一个电极发挥作用，所述半导体基板作为所述第一电容器的另一个电极发挥作用，所述第三导电体作为第二电容器的一个电极发挥作用，所述半导体基板还作为所述第二电容器的另一个电极发挥作用，所述第二电容器的电容比所述第一电容器的电容大，所述半导体装置还包括：第一电容器组，包括多个所述第一电容器；第二电容器组，包括多个所述第二电容器，而且所述第二电容器组的电容比所述第一电容器组大，所述第一电容器组及所述第二电容器组从所述电路沿着所述第一电源线按照所述第一电容器组、所述第二电容器组的顺序进行配置。
2.根据权利要求1所述的半导体装置，其中，所述第一电容器的一个电极包含所述第一半导体层。
3.根据权利要求1所述的半导体装置，其中，所述电路还具有包括栅极电极的晶体管，所述栅极电极包括与所述第一半导体层设置于同一层的第二半导体层和与所述第一导电体设置于同一层的第二导电体。
4.根据权利要求1所述的半导体装置，其中，所述电路包括晶体管，所述晶体管包括作为栅极电极发挥作用的第二半导体层及第二导电体，所述第一半导体层和所述第二半导体层由相同的材料构成，所述第一导电体和所述第二导电体由相同的材料构成。
5.根据权利要求1所述的半导体装置，其中，所述第一电容器组包括第一个数的所述第一电容器，所述第二电容器组包括比所述第一个数多的第二个数的所述第二电容器。
6.根据权利要求1所述的半导体装置，其中，所述半导体装置还包括电容比所述第二电容器组大的第三电容器组，所述第三电容器组从所述电路沿着所述第一电源线按照所述第一电容器组、所述第二电容器组、所述第三电容器组的顺序进行配置。
7.根据权利要求6所述的半导体装置，其中，所述第二电容器组的电容是所述第一电容器组的电容的10倍以上，所述第三电容器组的电容是所述第二电容器组的电容的10倍以上。
8.根据权利要求1所述的半导体装置，其中，所述第一电容器的一个电极包含所述第一半导体层，所述第二电容器的一个电极包含所述第三半导体层。
9.根据权利要求1所述的半导体装置，其中，所述半导体装置还具有：第一焊盘，与所述第一电源线连接，被施加电源电压；第二焊盘，与所述第二电源线连接，接地。
10.根据权利要求1所述的半导体装置，其中，所述电路是NAND型闪存的周边电路。
11.根据权利要求1所述的半导体装置，其中，所述半导体装置还具有：第二半导体层，设置于所述表面上且远离所述第一半导体层；第二导电体，设置于所述第二半导体层上，所述第二导电体与所述第一电源线电连接。
12.根据权利要求11所述的半导体装置，其中，所述第一导电体作为沟道型电容器的一个电极发挥作用，所述第二导电体作为平面型电容器的一个电极发挥作用，所述半导体基板作为所述沟道型电容器的另一个电极及所述平面型电容器的另一个电极发挥作用。
13.根据权利要求12所述的半导体装置，其中，所述沟道型电容器的一个电极包含所述第一半导体层，所述平面型电容器的一个电极包含所述第二半导体层。
14.根据权利要求12所述的半导体装置，其中，所述半导体装置还包括多个电容器组，该多个电容器组分别包括多个所述沟道型电容器及/或所述平面型电容器，所述多个电容器组中电容最小的电容器组最靠近所述电路进行配置。
15.根据权利要求14所述的半导体装置，其中，所述电容最小的电容器组包括所述平面型电容器，不包括所述沟道型电容器。
16.根据权利要求1所述的半导体装置，其中，所述半导体装置还包括电容比所述第二电容器组大的第三电容器组，所述第三电容器组从所述电路沿着所述第一电源线按照所述第一电容器组、所述第二电容器组、所述第三电容器组的顺序进行配置。
17.根据权利要求16所述的半导体装置，其中，所述第二电容器组的电容是所述第一电容器组的电容的10倍以上，所述第三电容器组的电容是所述第二电容器组的电容的10倍以上。
18.根据权利要求12所述的半导体装置，其中，所述半导体装置还包括：焊盘，与所述第一电源线连接；第三电容器组、第四电容器组、第五电容器组，分别包括多个所述沟道型电容器及/或所述平面型电容器，所述电路包括与所述第一电源线电连接的第一电源端及第二电源端，所述第一电源线包括从所述焊盘到分支部为止的第一部分、从所述分支部到所述第一电源端为止的第二部分和从所述分支部到所述第二电源端为止的第三部分，所述第一电容器组及所述第二电容器组配置在所述第二部分，所述第三电容器组及所述第四电容器组配置在所述第三部分，所述第三电容器组比所述第四电容器组靠近所述第二电源端进行配置，所述第五电容器组配置在所述第一部分，所述第四电容器组的电容比所述第三电容器组的电容大，所述第五电容器组的电容比所述第二电容器组及所述第四电容器组任一个的电容都大。
19.根据权利要求12所述的半导体装置，其中，所述半导体装置还包括多个电容器组，该多个电容器组分别包括多个所述沟道型电容器及/或所述平面型电容器，所述电路设置在所述半导体基板上的第一区域，所述多个电容器组中电容最小的电容器组配置在所述第一区域内。
CN202010894778.7A 2019-09-18 2020-08-31 半导体装置 Active CN112530933B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-169564 2019-09-18
JP2019169564 2019-09-18
JP2020-029110 2020-02-25
JP2020029110A JP2021052160A (ja) 2019-09-18 2020-02-25 半導体装置

Publications (2)

Publication Number Publication Date
CN112530933A CN112530933A (zh) 2021-03-19
CN112530933B true CN112530933B (zh) 2024-03-22

Family

ID=74868682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010894778.7A Active CN112530933B (zh) 2019-09-18 2020-08-31 半导体装置

Country Status (2)

Country Link
US (1) US11476263B2 (zh)
CN (1) CN112530933B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210005A (ja) * 2004-01-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232154B1 (en) 1999-11-18 2001-05-15 Infineon Technologies North America Corp. Optimized decoupling capacitor using lithographic dummy filler
JP2003007856A (ja) * 2001-06-26 2003-01-10 Toshiba Corp 半導体装置及びその製造方法
JP4156827B2 (ja) * 2001-11-21 2008-09-24 松下電器産業株式会社 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
US6888399B2 (en) * 2002-02-08 2005-05-03 Rohm Co., Ltd. Semiconductor device equipped with a voltage step-up circuit
JP3646098B2 (ja) 2002-03-27 2005-05-11 コニカミノルタビジネステクノロジーズ株式会社 回路基板
JP2005183696A (ja) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置
JP2006295048A (ja) * 2005-04-14 2006-10-26 Toshiba Corp 半導体装置
JP2007012694A (ja) 2005-06-28 2007-01-18 Toshiba Corp スタンダードセル方式の半導体集積回路装置
DE102005030585B4 (de) 2005-06-30 2011-07-28 Globalfoundries Inc. Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
US8617949B2 (en) * 2009-11-13 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor and method for making same
JP2011204927A (ja) * 2010-03-25 2011-10-13 Seiko Instruments Inc 半導体装置およびその製造方法
US9048142B2 (en) * 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8767404B2 (en) * 2011-07-01 2014-07-01 Altera Corporation Decoupling capacitor circuitry
JP2014187136A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
KR102114340B1 (ko) 2013-07-25 2020-05-22 삼성전자주식회사 Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법
JPWO2015083281A1 (ja) * 2013-12-06 2017-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP6466211B2 (ja) * 2015-03-11 2019-02-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10283584B2 (en) * 2016-09-27 2019-05-07 Globalfoundries Inc. Capacitive structure in a semiconductor device having reduced capacitance variability
JP6885779B2 (ja) * 2017-04-28 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210005A (ja) * 2004-01-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20210082930A1 (en) 2021-03-18
CN112530933A (zh) 2021-03-19
US11476263B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
US11038012B2 (en) Capacitor device and manufacturing method therefor
US8872303B2 (en) Chip pad resistant to antenna effect and method
JP7415176B2 (ja) 半導体集積回路装置
KR100873892B1 (ko) 멀티 핑거 트랜지스터
US20040140527A1 (en) Semiconductor device having poly-poly capacitor
US8050066B2 (en) MISFET with capacitors
KR20050067003A (ko) 반도체 기억장치
JP2018157106A (ja) 記憶装置および容量素子
TWI808338B (zh) 半導體裝置
US11967593B2 (en) Semiconductor device
CN112530916B (zh) 半导体装置及其制造方法
US7095072B2 (en) Semiconductor device with wiring layers forming a capacitor
US6396123B1 (en) Semiconductor device provided with on-chip decoupling condenser utilizing CMP dummy patterns
JP2010118563A (ja) 半導体装置
JP2012222065A (ja) 半導体集積回路装置
US8525269B2 (en) Semiconductor device
US20210028165A1 (en) Capacitor Structure
CN112530933B (zh) 半导体装置
KR100649067B1 (ko) Ｍｉｓ 커패시터 및 ｍｉｓ 커패시터 제조 방법
JP2005072233A (ja) 半導体装置
US20210305368A1 (en) Semiconductor device
US11521967B2 (en) Multi-finger devices with reduced parasitic capacitance
JP2008108799A (ja) 半導体装置
US20100025816A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant