JP2000332629A - 受信機 - Google Patents
受信機Info
- Publication number
- JP2000332629A JP2000332629A JP11175861A JP17586199A JP2000332629A JP 2000332629 A JP2000332629 A JP 2000332629A JP 11175861 A JP11175861 A JP 11175861A JP 17586199 A JP17586199 A JP 17586199A JP 2000332629 A JP2000332629 A JP 2000332629A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- receiver
- processing unit
- analog signal
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Structure Of Receivers (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【課題】 小型軽量且つ製造組立てが容易であり、携帯
型ラジオ受信機又は携帯電話機等に好適な受信機を提供
すること。 【解決手段】 アナログ信号処理部２とデジタル信号処
理部３とを夫々サブストレート１の反対側に配置すると
共に中央部にオーディオプロセッサ部５を配置してＭＯ
Ｓトランジスタ等により単一チップに集積する。各部分
はガードリングにより包囲することによりノイズ等の干
渉を阻止又は低減する。
型ラジオ受信機又は携帯電話機等に好適な受信機を提供
すること。 【解決手段】 アナログ信号処理部２とデジタル信号処
理部３とを夫々サブストレート１の反対側に配置すると
共に中央部にオーディオプロセッサ部５を配置してＭＯ
Ｓトランジスタ等により単一チップに集積する。各部分
はガードリングにより包囲することによりノイズ等の干
渉を阻止又は低減する。
Description
【０００１】
【発明の属する技術分野】本発明は受信機、特にＡＭ／
ＦＭラジオ受信機及び携帯電話機等の小型軽量且つ低消
費電力化に好適である受信機に関する。
ＦＭラジオ受信機及び携帯電話機等の小型軽量且つ低消
費電力化に好適である受信機に関する。
【０００２】
【従来の技術】ＡＭ／ＦＭラジオ受信機及び携帯電話機
等の受信機は一般的に音声信号を変調して無線周波数
（ＲＦ）の電波で発射され、斯る電波をアンテナで受信
して所定の信号処理を行った後、スピーカ又はイヤホー
ン（或はヘッドホーン）で再生して聴くアナログ電子機
器の代表例である。
等の受信機は一般的に音声信号を変調して無線周波数
（ＲＦ）の電波で発射され、斯る電波をアンテナで受信
して所定の信号処理を行った後、スピーカ又はイヤホー
ン（或はヘッドホーン）で再生して聴くアナログ電子機
器の代表例である。
【０００３】しかし、最近の半導体集積回路（ＩＣ）技
術及びデジタル技術の進歩は顕著であり、斯るアナログ
電子機器分野にもマイクロプロセッサを含む多くのＩＣ
及びデジタル技術が採用されている。例えば、最近の受
信機の選局回路、音量調節回路等にはデジタル回路が多
用され、最早受信機はアナログ及びデジタル混在の電子
機器となっている。
術及びデジタル技術の進歩は顕著であり、斯るアナログ
電子機器分野にもマイクロプロセッサを含む多くのＩＣ
及びデジタル技術が採用されている。例えば、最近の受
信機の選局回路、音量調節回路等にはデジタル回路が多
用され、最早受信機はアナログ及びデジタル混在の電子
機器となっている。
【０００４】受信機の代表例として、典型的なスーパー
ヘテロダイン方式のＡＭ及びＦＭ両用（２バンド）ラジ
オ受信機の構成を示すブロック図は図２に示すとおりで
ある。
ヘテロダイン方式のＡＭ及びＦＭ両用（２バンド）ラジ
オ受信機の構成を示すブロック図は図２に示すとおりで
ある。
【０００５】図２に示す如く、典型的なＡＭ／ＦＭラジ
オ受信機１０は、放送局から発射されたＲＦ信号を受信
するアンテナ２０と、ＦＭ受信部３０、ＡＭ受信部４０
（両受信部３０、４０を総称してアナログ信号処理部と
いう）、選局用ＰＬＬ（フェーズロックループ）周波数
シンセサイザ部（デジタル信号処理部）５０、音量や音
質等を調節するオーディオプロセッサ部６０、出力増幅
部７０及びスピーカ（又はイヤホーン）８０より構成さ
れる。
オ受信機１０は、放送局から発射されたＲＦ信号を受信
するアンテナ２０と、ＦＭ受信部３０、ＡＭ受信部４０
（両受信部３０、４０を総称してアナログ信号処理部と
いう）、選局用ＰＬＬ（フェーズロックループ）周波数
シンセサイザ部（デジタル信号処理部）５０、音量や音
質等を調節するオーディオプロセッサ部６０、出力増幅
部７０及びスピーカ（又はイヤホーン）８０より構成さ
れる。
【０００６】ＦＭ受信部３０は、ＲＦ増幅器３１、ＦＭ
ミキサ３２、ＩＦ（中間周波数）フィルタ３３、ＩＦ増
幅器３４、ＩＦフィルタ３５、ＩＦリミタ増幅器３６、
ＲＭ検波器３７及びＦＭ復調器３８を有する。ＲＦ増幅
器３１は、アンテナ２０で受信したＦＭ信号を所定利得
で増幅する。ＦＭミキサ３２は、ＲＦ増幅器３１により
増幅された受信ＲＦ信号とＰＬＬ周波数シンセサイザ部
５０からの局部発振信号とを混合する。ＩＦフィルタ３
３は、ＦＭミキサ３２の出力のうち希望するＩＦ信号
（例えば１０．７ＭＨｚ）を選択して通過させるフィル
タである。ＩＦ増幅器３４は、ＩＦフィルタ３３の出力
を高利得で増幅する。ＩＦフィルタ３５は、ＩＦ増幅器
３４の出力のうち希望するＩＦ信号を通過させる。ＩＦ
リミタ増幅器３６は、振幅を制限して不要なＡＭ成分の
除去として動作する。ＦＭ検波器３７は、ＩＦリミタ増
幅器３６からのＦＭ信号をＦＭ検波して、音声信号を出
力する。また、ＦＭ復調器３８は、ＦＭ検波器３７から
の出力信号からステレオ信号のＬ（左）及びＲ（右）信
号等を復調する。
ミキサ３２、ＩＦ（中間周波数）フィルタ３３、ＩＦ増
幅器３４、ＩＦフィルタ３５、ＩＦリミタ増幅器３６、
ＲＭ検波器３７及びＦＭ復調器３８を有する。ＲＦ増幅
器３１は、アンテナ２０で受信したＦＭ信号を所定利得
で増幅する。ＦＭミキサ３２は、ＲＦ増幅器３１により
増幅された受信ＲＦ信号とＰＬＬ周波数シンセサイザ部
５０からの局部発振信号とを混合する。ＩＦフィルタ３
３は、ＦＭミキサ３２の出力のうち希望するＩＦ信号
（例えば１０．７ＭＨｚ）を選択して通過させるフィル
タである。ＩＦ増幅器３４は、ＩＦフィルタ３３の出力
を高利得で増幅する。ＩＦフィルタ３５は、ＩＦ増幅器
３４の出力のうち希望するＩＦ信号を通過させる。ＩＦ
リミタ増幅器３６は、振幅を制限して不要なＡＭ成分の
除去として動作する。ＦＭ検波器３７は、ＩＦリミタ増
幅器３６からのＦＭ信号をＦＭ検波して、音声信号を出
力する。また、ＦＭ復調器３８は、ＦＭ検波器３７から
の出力信号からステレオ信号のＬ（左）及びＲ（右）信
号等を復調する。
【０００７】次に、ＡＭ受信部４０は、ＲＦ増幅器４
１、第１ミキサ４２、第１のＩＦフィルタ４３、第２ミ
キサ４４、第２のＩＦフィルタ４５、第２のＩＦ増幅器
４６及びＡＭ検波器４７を有する。ＲＦ増幅器４１は、
アンテナ２０で受信したＲＦ信号を所定利得で増幅す
る。第１ミキサ４２は、ＲＦ増幅器４１からのＲＦ信号
をＰＬＬ周波数シンセサイザ部５０からの局部発振信号
と混合する。第１のＩＦフィルタ４３は、第１ミキサ４
２の出力のうち、例えば１０．８ＭＨｚである第１のＩ
Ｆ信号成分を通過させる。第２ミキサ４４は、第１フィ
ルタ４３からの第１のＩＦ信号を、ＰＬＬ周波数シンセ
サイザ部５０からの局部発振信号と混合し、例えば４５
０ＫＨｚの第２のＩＦ信号を得る。第２のＩＦフィルタ
４５は、第２ミキサ４４からの第２のＩＦ信号を後段へ
通過させる。第２のＩＦ増幅器４６は、第２のＩＦ信号
を所定利得で増幅する。ＡＭ検波器４７は、第２のＩＦ
信号をＡＭ検波して、それに含まれる音声信号を出力す
る。
１、第１ミキサ４２、第１のＩＦフィルタ４３、第２ミ
キサ４４、第２のＩＦフィルタ４５、第２のＩＦ増幅器
４６及びＡＭ検波器４７を有する。ＲＦ増幅器４１は、
アンテナ２０で受信したＲＦ信号を所定利得で増幅す
る。第１ミキサ４２は、ＲＦ増幅器４１からのＲＦ信号
をＰＬＬ周波数シンセサイザ部５０からの局部発振信号
と混合する。第１のＩＦフィルタ４３は、第１ミキサ４
２の出力のうち、例えば１０．８ＭＨｚである第１のＩ
Ｆ信号成分を通過させる。第２ミキサ４４は、第１フィ
ルタ４３からの第１のＩＦ信号を、ＰＬＬ周波数シンセ
サイザ部５０からの局部発振信号と混合し、例えば４５
０ＫＨｚの第２のＩＦ信号を得る。第２のＩＦフィルタ
４５は、第２ミキサ４４からの第２のＩＦ信号を後段へ
通過させる。第２のＩＦ増幅器４６は、第２のＩＦ信号
を所定利得で増幅する。ＡＭ検波器４７は、第２のＩＦ
信号をＡＭ検波して、それに含まれる音声信号を出力す
る。
【０００８】尚、ＡＭ受信部４０は、ＲＦ増幅器４１の
出力を単一のミキサにより希望する例えば４５０ＫＨｚ
の最終ＩＦ信号に変換してもよい。しかし、上述の如
く、２段のＩＦミキサ及びＩＦ周波数選定により、ＡＭ
受信部４０及びＦＭ受信部３０のＰＬＬ周波数シンセサ
イザ部５０の構成が簡単になる。
出力を単一のミキサにより希望する例えば４５０ＫＨｚ
の最終ＩＦ信号に変換してもよい。しかし、上述の如
く、２段のＩＦミキサ及びＩＦ周波数選定により、ＡＭ
受信部４０及びＦＭ受信部３０のＰＬＬ周波数シンセサ
イザ部５０の構成が簡単になる。
【０００９】ＰＬＬ周波数シンセサイザ部５０は、ＦＭ
受信部３０及びＡＭ受信部４０の各ミキサ３２、４２、
４４に対して必要な局部発振信号（又は周波数）を発生
する為の回路である。このＰＬＬ周波数シンセサイザ部
５０は、ＦＭ／ＡＭ用ＶＣＯ（電圧制御発振器）５１、
１／２分周器５２、プログラマブルカウンタ５３、位相
比較器５４、ＬＰＦ（低域通過フィルタ）５５、１／１
０分周器５６、基準分周器５７及び基準発振器５８を有
する。ＦＭ／ＡＭ用ＶＣＯ５１は、増幅器、ＬＣ（イン
ダクタ、キャパシタ）共振素子及び可変容量ダイオード
等の可変キャパシタンス素子を含む従来構成の電圧制御
可変発振器であり、制御電圧により可変キャパシタンス
素子のキャパシタンスを変化させて発振周波数を一定範
囲で変化する。１／２分周器５２は、ＶＣＯ５１の発振
信号周波数を１／２分周する。プログラマブルカウンタ
５３は、１／２分周器５２からの出力パルスを任意に設
定する整数（Ｎという）計数する毎に位相比較器５４に
対してパルスをしゅつりょくする。基準発振器５８は、
例えば水晶振動子を含む高精度の基準信号を発生する。
この例では、１０．３５ＭＨｚの基準周波数を発振す
る。基準分周器５７は、基準発振器５８の出力周波数を
予め決めた分周比（例えば１／１２８）で分周する。位
相比較器５４は、プログラムカウンタ５３の計数出力
と、基準分周器５７からの分周基準信号との位相を比較
して、位相差に応じた比較出力を発生する。ＬＰＦ５５
は、位相比較器５４の出力を平滑化して、ＶＣＯ５１の
可変キャパシタンス素子に印加して、ＶＣＯ５１の発振
出力を制御する。１／１０分周器５６は、ＶＣＯ５１の
発振出力を１／１０分周してＡＭ受信部４０の第１ミキ
サ４２に出力する。また、ＶＣＯ５１の発振出力は、Ｆ
Ｍ受信部３０のＦＭミキサ３２に直接供給される。
受信部３０及びＡＭ受信部４０の各ミキサ３２、４２、
４４に対して必要な局部発振信号（又は周波数）を発生
する為の回路である。このＰＬＬ周波数シンセサイザ部
５０は、ＦＭ／ＡＭ用ＶＣＯ（電圧制御発振器）５１、
１／２分周器５２、プログラマブルカウンタ５３、位相
比較器５４、ＬＰＦ（低域通過フィルタ）５５、１／１
０分周器５６、基準分周器５７及び基準発振器５８を有
する。ＦＭ／ＡＭ用ＶＣＯ５１は、増幅器、ＬＣ（イン
ダクタ、キャパシタ）共振素子及び可変容量ダイオード
等の可変キャパシタンス素子を含む従来構成の電圧制御
可変発振器であり、制御電圧により可変キャパシタンス
素子のキャパシタンスを変化させて発振周波数を一定範
囲で変化する。１／２分周器５２は、ＶＣＯ５１の発振
信号周波数を１／２分周する。プログラマブルカウンタ
５３は、１／２分周器５２からの出力パルスを任意に設
定する整数（Ｎという）計数する毎に位相比較器５４に
対してパルスをしゅつりょくする。基準発振器５８は、
例えば水晶振動子を含む高精度の基準信号を発生する。
この例では、１０．３５ＭＨｚの基準周波数を発振す
る。基準分周器５７は、基準発振器５８の出力周波数を
予め決めた分周比（例えば１／１２８）で分周する。位
相比較器５４は、プログラムカウンタ５３の計数出力
と、基準分周器５７からの分周基準信号との位相を比較
して、位相差に応じた比較出力を発生する。ＬＰＦ５５
は、位相比較器５４の出力を平滑化して、ＶＣＯ５１の
可変キャパシタンス素子に印加して、ＶＣＯ５１の発振
出力を制御する。１／１０分周器５６は、ＶＣＯ５１の
発振出力を１／１０分周してＡＭ受信部４０の第１ミキ
サ４２に出力する。また、ＶＣＯ５１の発振出力は、Ｆ
Ｍ受信部３０のＦＭミキサ３２に直接供給される。
【００１０】斯かる構成のＰＬＬ周波数シンセサイザ部
５０によると、プログラマブルカウンタ５３の計数値設
定をＮ，基準分周器５７の分周比を１／ｎ、ＶＣＯ５１
の発振周波数をｆｏ、基準発振器５８の発振周波数をｆ
ｒとすると、ｆｏ及びｆｒ間には次の関係が成立する。 ｆｏ×１／２×１／Ｎ＝ｆｒ×１／ｎ ｆｏ＝（２Ｎ／ｎ）×ｆｒ この式から明らかな如く、ＶＣＯ５１の発振周波数ｆｏ
は、基準発振器５８の基準周波数ｆｒに対してＮに比例
する倍数となる。従って、プログラマブルカウンタ５３
の設定値Ｎを変更することにより基準周波数ｆｒの任意
倍数の局部発振振周波ｆｏがＶＣＯ５１から出力される
こととなる。
５０によると、プログラマブルカウンタ５３の計数値設
定をＮ，基準分周器５７の分周比を１／ｎ、ＶＣＯ５１
の発振周波数をｆｏ、基準発振器５８の発振周波数をｆ
ｒとすると、ｆｏ及びｆｒ間には次の関係が成立する。 ｆｏ×１／２×１／Ｎ＝ｆｒ×１／ｎ ｆｏ＝（２Ｎ／ｎ）×ｆｒ この式から明らかな如く、ＶＣＯ５１の発振周波数ｆｏ
は、基準発振器５８の基準周波数ｆｒに対してＮに比例
する倍数となる。従って、プログラマブルカウンタ５３
の設定値Ｎを変更することにより基準周波数ｆｒの任意
倍数の局部発振振周波ｆｏがＶＣＯ５１から出力される
こととなる。
【００１１】オーディオプロセッサ部６０は、入力セレ
クタ部６１、ボリューム／左右バランスコントロール６
２、ＢＡＳＳコントロール部６３、ＴＲＥＢＬＥコント
ロール部６４、ＦＡＤＥＲコントロール部６５及びミュ
ート部６６を有する。入力セレクタ部６１は、出力増幅
部７０及びスピーカ８０へ出力する信号源をＦＭ，ＡＭ
又はテーププレーヤ等の外部（ＡＵＸ）から選択する。
ボリューム／左右バランスコントロール部６２は、スピ
ーカ８０から出力される音量や左右スピーカのバランス
等を調整する。ＢＡＳＳコントロール部６３及びＴＲＥ
ＢＬＥコントロール部６４は、フィルタ回路であり、夫
々低音及び高音域の音質を調整する。ＦＡＤＥＲコント
ロール部６５は、車内の前後にスピーカがあれば夫々の
音量をコントロールする。ミュート部６６は、スピーカ
８０からの出力を遮断する。
クタ部６１、ボリューム／左右バランスコントロール６
２、ＢＡＳＳコントロール部６３、ＴＲＥＢＬＥコント
ロール部６４、ＦＡＤＥＲコントロール部６５及びミュ
ート部６６を有する。入力セレクタ部６１は、出力増幅
部７０及びスピーカ８０へ出力する信号源をＦＭ，ＡＭ
又はテーププレーヤ等の外部（ＡＵＸ）から選択する。
ボリューム／左右バランスコントロール部６２は、スピ
ーカ８０から出力される音量や左右スピーカのバランス
等を調整する。ＢＡＳＳコントロール部６３及びＴＲＥ
ＢＬＥコントロール部６４は、フィルタ回路であり、夫
々低音及び高音域の音質を調整する。ＦＡＤＥＲコント
ロール部６５は、車内の前後にスピーカがあれば夫々の
音量をコントロールする。ミュート部６６は、スピーカ
８０からの出力を遮断する。
【００１２】尚、同調ＤＡＣ（デジタル／アナログ変換
機）９０は、ＦＭ及びＡＭ用ＲＦ増幅器３１、４１に対
する、デジタル制御入力信号をアナログ直流値に変換し
て、各ＲＦ増幅器３１、４１の同調周波数を変化させ
る。これにより、アンテナ２０が受信したＲＦ信号中、
必要とする周波数の信号を高利得で増幅可能にする。
機）９０は、ＦＭ及びＡＭ用ＲＦ増幅器３１、４１に対
する、デジタル制御入力信号をアナログ直流値に変換し
て、各ＲＦ増幅器３１、４１の同調周波数を変化させ
る。これにより、アンテナ２０が受信したＲＦ信号中、
必要とする周波数の信号を高利得で増幅可能にする。
【００１３】上述の如き構成のＦＭ／ＡＭ２バンドラジ
オ受信機、特に携帯型受信機にあっては、小型軽量化及
び低価格の為にＩＣ化が進んでいる。ＩＣには、バイポ
ーラＩＣとユニポーラ（又はＭＯＳ）ＩＣの２種類があ
る。前者は一般に高周波回路に好適であるが、製造工程
が複雑であるので高価になり、消費電力も比較的大き
い。他方、後者、特にＣＭＯＳ（相補ＭＯＳ）ＩＣは、
製造工程が簡単且つ製造が安価であるが、高周波アナロ
グ回路ではなくメモリやカウンタを含むデジタル回路に
使用されるのが一般的である。
オ受信機、特に携帯型受信機にあっては、小型軽量化及
び低価格の為にＩＣ化が進んでいる。ＩＣには、バイポ
ーラＩＣとユニポーラ（又はＭＯＳ）ＩＣの２種類があ
る。前者は一般に高周波回路に好適であるが、製造工程
が複雑であるので高価になり、消費電力も比較的大き
い。他方、後者、特にＣＭＯＳ（相補ＭＯＳ）ＩＣは、
製造工程が簡単且つ製造が安価であるが、高周波アナロ
グ回路ではなくメモリやカウンタを含むデジタル回路に
使用されるのが一般的である。
【００１４】小型軽量且つ安価な受信機を得るには、全
ての回路を単一ＩＣ（１チップ）に集積化するのが好ま
しい。しかし、上述したＩＣの特性の為且つデジタル回
路はアナログ回路よりも発生するノイズが多い為に、現
在市販される最もＩＣ化の進んでいるラジオ受信機であ
っても、図３に示す如き構成である。
ての回路を単一ＩＣ（１チップ）に集積化するのが好ま
しい。しかし、上述したＩＣの特性の為且つデジタル回
路はアナログ回路よりも発生するノイズが多い為に、現
在市販される最もＩＣ化の進んでいるラジオ受信機であ
っても、図３に示す如き構成である。
【００１５】即ち、ＩＣ化ラジオ受信機１００は、アン
テナ１０１、アナログ信号処理部１０２、デジタル信号
処理部１０３、出力増幅部１０４及びスピーカ１０５よ
り構成される。アナログ信号処理部１０２は、図２中の
増幅器、ミキサ及び検波器等を含み、一般に１個以上の
パイポーラＩＣにより構成される。他方、デジタル信号
処理部１０３は、図２中のＰＬＬ周波数シンセサイザ部
等を含み、例えばＣＭＯＳ型ＩＣにより構成されてい
る。
テナ１０１、アナログ信号処理部１０２、デジタル信号
処理部１０３、出力増幅部１０４及びスピーカ１０５よ
り構成される。アナログ信号処理部１０２は、図２中の
増幅器、ミキサ及び検波器等を含み、一般に１個以上の
パイポーラＩＣにより構成される。他方、デジタル信号
処理部１０３は、図２中のＰＬＬ周波数シンセサイザ部
等を含み、例えばＣＭＯＳ型ＩＣにより構成されてい
る。
【００１６】
【発明が解決しようとする課題】しかし、図３のラジオ
受信機１００の如く、アナログ信号処理部１０２とデジ
タル信号処理部１０３とを２以上の異種のＩＣにて構成
すると、単一ＩＣに比して多くの部品（デバイス）を必
要とするので、一層の小型軽量化を困難とすると共に組
み立て製造工程数の増加等により安価とするのが困難で
あった。しかも、例えばアナログ／デジタル信号処理回
路を単一ＩＣチップに集積化しても、デジタル信号処理
部からのノイズがアナログ信号処理部に混入して、ラジ
オ受信機等の重要な特性であるＳ／Ｎ比を十分高くする
ことが不可能と考えられていた。
受信機１００の如く、アナログ信号処理部１０２とデジ
タル信号処理部１０３とを２以上の異種のＩＣにて構成
すると、単一ＩＣに比して多くの部品（デバイス）を必
要とするので、一層の小型軽量化を困難とすると共に組
み立て製造工程数の増加等により安価とするのが困難で
あった。しかも、例えばアナログ／デジタル信号処理回
路を単一ＩＣチップに集積化しても、デジタル信号処理
部からのノイズがアナログ信号処理部に混入して、ラジ
オ受信機等の重要な特性であるＳ／Ｎ比を十分高くする
ことが不可能と考えられていた。
【００１７】
【発明の目的】本発明の目的は、上述したアナログ信号
処理部及びデジタル信号処理部の両方を単一ＩＣチップ
に集積化して小型軽量化を図ると共に受信機が必要とす
る十分なＳ／Ｎ比等の電気的特性を得ることが可能な受
信機を提供することである。
処理部及びデジタル信号処理部の両方を単一ＩＣチップ
に集積化して小型軽量化を図ると共に受信機が必要とす
る十分なＳ／Ｎ比等の電気的特性を得ることが可能な受
信機を提供することである。
【００１８】
【課題を解決する為の手段】本発明の受信機によると、
アナログ信号処理部及びデジタル信号処理部を略矩形状
の同じ半導体サブストレートに集積して形成する。アナ
ログ信号処理部は、半導体サブストレートの略一辺に沿
って配置され、デジタル信号処理部は半導体サブストレ
ートの前記一辺と反対側の辺に沿って配置され、オーデ
ィオプロセッサ部を略中央部分に配置することを特徴と
する。
アナログ信号処理部及びデジタル信号処理部を略矩形状
の同じ半導体サブストレートに集積して形成する。アナ
ログ信号処理部は、半導体サブストレートの略一辺に沿
って配置され、デジタル信号処理部は半導体サブストレ
ートの前記一辺と反対側の辺に沿って配置され、オーデ
ィオプロセッサ部を略中央部分に配置することを特徴と
する。
【００１９】本発明の好適実施形態例によると、各回路
部分は、可能な限り細かく分割して各々ガードリングに
て包囲することによりノイズを低減する。
部分は、可能な限り細かく分割して各々ガードリングに
て包囲することによりノイズを低減する。
【００２０】好ましくは、アナログ信号処理部及びデジ
タル信号処理部の双方をＭＯＳトランジスタで集積化
し、製造コストの低減及び消費電力化を図る。
タル信号処理部の双方をＭＯＳトランジスタで集積化
し、製造コストの低減及び消費電力化を図る。
【００２１】製造原価よりも電気的特性を優先させる場
合には、アナログ信号処理部はバイポーラＩＣ、デジタ
ル信号処理部はＭＯＳ型ＩＣによるバイポーラＭＯＳ混
合ＩＣにより同じ半導体サブストレートに集積してもよ
い。
合には、アナログ信号処理部はバイポーラＩＣ、デジタ
ル信号処理部はＭＯＳ型ＩＣによるバイポーラＭＯＳ混
合ＩＣにより同じ半導体サブストレートに集積してもよ
い。
【００２２】また、アナログ信号処理部はＦＭ及びＡＭ
受信部の双方を含み、局部発振器をＦＭ及びＡＭ受信部
の双方のミキサ部の近傍に配置することを特徴とする。
受信部の双方を含み、局部発振器をＦＭ及びＡＭ受信部
の双方のミキサ部の近傍に配置することを特徴とする。
【００２３】
【発明の実施の形態】以下、本発明の受信機の好適実施
形態例を添付図１を参照して詳細に説明する。
形態例を添付図１を参照して詳細に説明する。
【００２４】図１は、本発明による受信機の主要構成素
子であるアナログ及びデジタル信号処理用ＩＣのレイア
ウト（回路配置図）を示す。図１（Ａ）は、本発明の受
信機用ＩＣの基本レイアウトを示し、図１（Ｂ）は図２
に示したＦＭ／ＡＭラジオ受信機のアナログ／デジタル
信号処理用ＩＣのレイアウトを示す。
子であるアナログ及びデジタル信号処理用ＩＣのレイア
ウト（回路配置図）を示す。図１（Ａ）は、本発明の受
信機用ＩＣの基本レイアウトを示し、図１（Ｂ）は図２
に示したＦＭ／ＡＭラジオ受信機のアナログ／デジタル
信号処理用ＩＣのレイアウトを示す。
【００２５】先ず図１（Ａ）を参照して説明する。この
受信機用ＩＣは、略矩形状の半導体サブストレートに例
えば周知のＭＯＳプロセスで形成される。図示せずも、
このサブストレート１の外周には、例えば基板との相互
接続用パッドが多数形成されている。この受信機用ＩＣ
には、アナログ信号処理部２とデジタル信号処理部３と
の双方を同じ半導体サブストレート１上に集積形成され
る。
受信機用ＩＣは、略矩形状の半導体サブストレートに例
えば周知のＭＯＳプロセスで形成される。図示せずも、
このサブストレート１の外周には、例えば基板との相互
接続用パッドが多数形成されている。この受信機用ＩＣ
には、アナログ信号処理部２とデジタル信号処理部３と
の双方を同じ半導体サブストレート１上に集積形成され
る。
【００２６】アナログ信号処理部２は、サブストレート
１の一辺１ａに沿って、又は一辺１ａ近傍に配置形成さ
れる。次に、デジタル信号処理部３は、サブストレート
１の一辺１ａと反対の辺１ｂに沿って配置形成される。
このデジタル信号処理部３は、受信機の例えばＰＬＬ周
波数シンセサイザ部である。更に、サブストレート１の
略中央部には、受信機のアナログ信号処理部２のミキサ
に選局用局部発振器４及びオーディオプロセッサ部５が
配置形成されるのが好ましい。
１の一辺１ａに沿って、又は一辺１ａ近傍に配置形成さ
れる。次に、デジタル信号処理部３は、サブストレート
１の一辺１ａと反対の辺１ｂに沿って配置形成される。
このデジタル信号処理部３は、受信機の例えばＰＬＬ周
波数シンセサイザ部である。更に、サブストレート１の
略中央部には、受信機のアナログ信号処理部２のミキサ
に選局用局部発振器４及びオーディオプロセッサ部５が
配置形成されるのが好ましい。
【００２７】受信機用アナログ／デジタル信号処理用Ｉ
Ｃは、好ましくは各部分を全体的又は、複数領域に分各
してガードリング６を形成し、各回路部分間を電気的に
隔離して、ノイズの混入又は発生を防止する。ガードリ
ング６は、各部分を可能な限り細分割して包囲するのが
ノイズ低減には有効である。
Ｃは、好ましくは各部分を全体的又は、複数領域に分各
してガードリング６を形成し、各回路部分間を電気的に
隔離して、ノイズの混入又は発生を防止する。ガードリ
ング６は、各部分を可能な限り細分割して包囲するのが
ノイズ低減には有効である。
【００２８】受信機用ＩＣを上述の如く構成することに
より、ノイズ発生量が最も大きいデジタル信号処理部３
をアナログ信号処理部２から離間し、ノイズを低減する
ことが可能になる。また、サブストレート１の中央部に
オーディオプロセッサ部５を配置することにより、デジ
タル信号処理部３からアナログ信号処理部２へ到達する
ノイズを一層低減することが可能である。斯る配置にす
ることにより、従来不可能と考えられていたアナログ／
デジタル信号処理部の双方を単一サブストレートに集積
可能である。特に、製造工程がバイポーラＩＣよりも簡
単、安価且つ低消費電力である周知のＭＯＳ型ＩＣによ
り形成することが可能になる。
より、ノイズ発生量が最も大きいデジタル信号処理部３
をアナログ信号処理部２から離間し、ノイズを低減する
ことが可能になる。また、サブストレート１の中央部に
オーディオプロセッサ部５を配置することにより、デジ
タル信号処理部３からアナログ信号処理部２へ到達する
ノイズを一層低減することが可能である。斯る配置にす
ることにより、従来不可能と考えられていたアナログ／
デジタル信号処理部の双方を単一サブストレートに集積
可能である。特に、製造工程がバイポーラＩＣよりも簡
単、安価且つ低消費電力である周知のＭＯＳ型ＩＣによ
り形成することが可能になる。
【００２９】次に、図１（Ｂ）は、図２のブロック図に
示したＦＭ／ＡＭラジオ受信機用アナログ信号処理部及
びデジタル信号処理部を含むＩＣのレイアウトを示す。
尚、図２中の出力増幅器７０及びスピーカ８０は、この
ＩＣから除外している。但し、十分な放熱機構を一体又
は別体に設けることにより、出力増幅器７０も同じサブ
ストレート上に形成してＩＣ化することも可能である。
示したＦＭ／ＡＭラジオ受信機用アナログ信号処理部及
びデジタル信号処理部を含むＩＣのレイアウトを示す。
尚、図２中の出力増幅器７０及びスピーカ８０は、この
ＩＣから除外している。但し、十分な放熱機構を一体又
は別体に設けることにより、出力増幅器７０も同じサブ
ストレート上に形成してＩＣ化することも可能である。
【００３０】図１（Ｂ）において、アナログ信号処理部
はサブストレート１の一辺１ａに沿って配置されるＦＭ
受信部、即ちＦＭ用ＲＦ増幅器及びミキサ部２ａ、ＦＭ
用ＩＦ部２ｂ、ＩＦリミタ増幅部２Ｃ、ＦＭ検波部２
ｄ、ＦＭステレオデコーダ部２ｅ及びＩＦ増幅器の利得
を自動調整するＡＧＣ部２ｆが配置形成される。これら
各部２ａ〜２ｆは、個別のガードリングで包囲される。
また、ＡＭ受信部、即ちＡＭ用ＲＦ増幅器及びミキサ部
２Ａが上述したＦＭ用ＲＦ増幅器及びミキサ部２ａと略
並列に配置形成されている。更に、ＡＭ用ＩＦ及び検出
器部２Ｂがサブストレート１の中央部に配置形成されて
いる。
はサブストレート１の一辺１ａに沿って配置されるＦＭ
受信部、即ちＦＭ用ＲＦ増幅器及びミキサ部２ａ、ＦＭ
用ＩＦ部２ｂ、ＩＦリミタ増幅部２Ｃ、ＦＭ検波部２
ｄ、ＦＭステレオデコーダ部２ｅ及びＩＦ増幅器の利得
を自動調整するＡＧＣ部２ｆが配置形成される。これら
各部２ａ〜２ｆは、個別のガードリングで包囲される。
また、ＡＭ受信部、即ちＡＭ用ＲＦ増幅器及びミキサ部
２Ａが上述したＦＭ用ＲＦ増幅器及びミキサ部２ａと略
並列に配置形成されている。更に、ＡＭ用ＩＦ及び検出
器部２Ｂがサブストレート１の中央部に配置形成されて
いる。
【００３１】サブストレート１の他辺１ｂに沿ってデジ
タル信号処理部のＰＬＬ周波数シンセサイザ部３ａが配
置形成され、更に必要に応じて選択された放送局の周波
数を計数表示する周波数カウンタ部３ｂが配置形成され
る。
タル信号処理部のＰＬＬ周波数シンセサイザ部３ａが配
置形成され、更に必要に応じて選択された放送局の周波
数を計数表示する周波数カウンタ部３ｂが配置形成され
る。
【００３２】次に、ＦＭ及びＡＭ受信回路３０、４０の
ミキサ３２及びＡＭ第１ミキサ４２に入力する局部発振
器部４及びオーディオプロセッサ部５がサブストレート
１の中央部に配置形成される。また、同調ＤＡＣ７及び
オーディオプロセッサ部５のＦＭ受信部側に配置形成さ
れている。また、これら各部は、ガードリング６により
包囲され、シールドされている。
ミキサ３２及びＡＭ第１ミキサ４２に入力する局部発振
器部４及びオーディオプロセッサ部５がサブストレート
１の中央部に配置形成される。また、同調ＤＡＣ７及び
オーディオプロセッサ部５のＦＭ受信部側に配置形成さ
れている。また、これら各部は、ガードリング６により
包囲され、シールドされている。
【００３３】図１（Ｂ）のＩＣにあっても、図１（Ａ）
につき上述したＩＣと実質的に同じ構成上の特徴を有
し、且つ同様の効果を有する。
につき上述したＩＣと実質的に同じ構成上の特徴を有
し、且つ同様の効果を有する。
【００３４】以上、本発明のＩＣ化された受信機の好適
実施形態例を詳述した。しかし、本発明は斯る特定例の
みに限定されるべきでなく、本発明の要旨を逸脱するこ
となく特定用途に応じて種々の変形変更が可能であるこ
とが当業者には容易に理解できよう。例えば、ＦＭ及び
ＡＭ受信部の一部の回路を必要に応じて別のＩＣ又は個
別デバイスで構成してもよい。また、ラジオ受信機以外
の他の受信機にも適用可能である。
実施形態例を詳述した。しかし、本発明は斯る特定例の
みに限定されるべきでなく、本発明の要旨を逸脱するこ
となく特定用途に応じて種々の変形変更が可能であるこ
とが当業者には容易に理解できよう。例えば、ＦＭ及び
ＡＭ受信部の一部の回路を必要に応じて別のＩＣ又は個
別デバイスで構成してもよい。また、ラジオ受信機以外
の他の受信機にも適用可能である。
【００３５】
【発明の効果】上述の説明から理解される如く、本発明
の受信機によると、アナログ信号処理部とデジタル信号
処理部とをサブストレートの相互に離れた反対位置に配
置し、中央部分にオーディオプロセッサ部を配置するこ
とにより、従来、ノイズ等問題で不可能であった受信機
のアナログ及びデジタル信号処理部を同じサブストレー
トに配置して単一チップに集積することが可能である。
従って、小型軽量化が可能であると共に安価に製造可能
である。
の受信機によると、アナログ信号処理部とデジタル信号
処理部とをサブストレートの相互に離れた反対位置に配
置し、中央部分にオーディオプロセッサ部を配置するこ
とにより、従来、ノイズ等問題で不可能であった受信機
のアナログ及びデジタル信号処理部を同じサブストレー
トに配置して単一チップに集積することが可能である。
従って、小型軽量化が可能であると共に安価に製造可能
である。
【００３６】また、斯る構成により、全ての回路を製造
工程が簡単で低消費電力のＭＯＳ型ＩＣ化が可能である
ので、一層安価に製造可能である。
工程が簡単で低消費電力のＭＯＳ型ＩＣ化が可能である
ので、一層安価に製造可能である。
【図１】 本発明の受信機用のＩＣの好適実施形態例の
レイアウトを示し、（Ａ）は基本配置図、（Ｂ）は具体
的レイアウト例を示す。
レイアウトを示し、（Ａ）は基本配置図、（Ｂ）は具体
的レイアウト例を示す。
【図２】 本発明が適用可能なＦＭ／ＡＭラジオ受信機
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】 従来のＩＣ化受信機のブロック図である。
１………半導体サブストレート １ａ… サブストレートの一辺 １ｂ… サブストレートの反対辺 ２………アナログ信号処理部 ３………デジタル信号処理部 ５………オーディオプロセッサ部 ６………ガードリング
Claims (6)
- 【請求項１】 アンテナから受信したアナログ信号を処
理するアナログ信号処理部と、該アナログ信号処理部の
動作制御等を行うデジタル信号処理部と、前記アナログ
信号処理部の出力を処理するオーディオプロセッサ部と
を有する受信機において、 前記アナログ信号処理部及び前記デジタル信号処理部を
夫々略矩形状サブストレートの反対側に配置し、前記オ
ーディオプロセッサ部を中央部に配置して同じサブスト
レート上にＩＣ化することを特徴とする受信機。 - 【請求項２】 前記アナログ信号処理部及び前記デジタ
ル信号処理部は、夫々１以上の回路ブロックに分割し、
夫々ガードリングにより包囲することを特徴とする請求
項１の受信機。 - 【請求項３】 前記アナログ信号処理部は、ミキサ及び
中間周波数増幅器を含むヘテロダイン方式であり、前記
デジタル信号処理部は、ＰＬＬ周波数シンセサイザを含
み、前記ミキサに局部発振信号を供給することを特徴と
する請求項１の受信機。 - 【請求項４】 前記アナログ信号処理部は、ＦＭ及びＡ
Ｍ信号受信回路を含むことを特徴とする請求項１の受信
機。 - 【請求項５】 前記ＩＣは、ＭＯＳプロセスにより形成
されことを特徴とする請求項１の受信機。 - 【請求項６】 前記ＩＣは、前記アナログ信号処理部及
び前記デジタル信号処理部を夫々バイポーラ及びＭＯＳ
プロセスで形成するバイポーラＭＯＳ混合ＩＣであるこ
とを特徴とする請求項１の受信機
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17586199A JP4167349B2 (ja) | 1999-05-20 | 1999-05-20 | 受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17586199A JP4167349B2 (ja) | 1999-05-20 | 1999-05-20 | 受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332629A true JP2000332629A (ja) | 2000-11-30 |
| JP4167349B2 JP4167349B2 (ja) | 2008-10-15 |
Family
ID=16003493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17586199A Expired - Fee Related JP4167349B2 (ja) | 1999-05-20 | 1999-05-20 | 受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4167349B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001691A1 (fr) * | 2001-06-25 | 2003-01-03 | Niigata Seimitsu Co., Ltd. | Recepteur et composant composite |
| WO2003003595A1 (fr) * | 2001-06-29 | 2003-01-09 | Niigata Seimitsu Co., Ltd. | Recepteur |
| WO2003010881A1 (fr) * | 2001-07-25 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Oscillateur |
| JP2006078264A (ja) * | 2004-09-08 | 2006-03-23 | Toppan Printing Co Ltd | Ｄｎａチップ装置 |
| WO2006057106A1 (ja) * | 2004-11-29 | 2006-06-01 | Kabushiki Kaisha Toyota Jidoshokki | ラジオ用半導体装置の回路ブロックへの電源供給方法及びラジオ用半導体装置 |
| JP2008515355A (ja) * | 2004-09-30 | 2008-05-08 | シリコン・ラボラトリーズ・インコーポレーテツド | 無線機分離のためにデジタルシグナルプロセッサを制御するための装置、および関連する方法 |
| JP2009049813A (ja) * | 2007-08-21 | 2009-03-05 | Sanyo Electric Co Ltd | ラジオチューナー用の半導体装置及びその製造方法 |
-
1999
- 1999-05-20 JP JP17586199A patent/JP4167349B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001691A1 (fr) * | 2001-06-25 | 2003-01-03 | Niigata Seimitsu Co., Ltd. | Recepteur et composant composite |
| US7133653B2 (en) | 2001-06-25 | 2006-11-07 | Niigata Seimitsu Co., Ltd. | Receiver and composite component having local oscillator components and mixing circuit integrally formed on semiconductor substrate |
| WO2003003595A1 (fr) * | 2001-06-29 | 2003-01-09 | Niigata Seimitsu Co., Ltd. | Recepteur |
| US7130597B2 (en) | 2001-06-29 | 2006-10-31 | Niigata Seimitsu Co., Ltd. | Receiver having high-frequency amplifier circuit portions integrally formed on a semiconductor substrate |
| WO2003010881A1 (fr) * | 2001-07-25 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Oscillateur |
| US7378709B2 (en) | 2001-07-25 | 2008-05-27 | Niigata Seimitsu Co., Ltd. | Oscillator with a guard ring formed around an N well and constituent components integrally formed on the N well, on a semiconductor substrate |
| JP2006078264A (ja) * | 2004-09-08 | 2006-03-23 | Toppan Printing Co Ltd | Ｄｎａチップ装置 |
| JP2008515355A (ja) * | 2004-09-30 | 2008-05-08 | シリコン・ラボラトリーズ・インコーポレーテツド | 無線機分離のためにデジタルシグナルプロセッサを制御するための装置、および関連する方法 |
| WO2006057106A1 (ja) * | 2004-11-29 | 2006-06-01 | Kabushiki Kaisha Toyota Jidoshokki | ラジオ用半導体装置の回路ブロックへの電源供給方法及びラジオ用半導体装置 |
| JP2009049813A (ja) * | 2007-08-21 | 2009-03-05 | Sanyo Electric Co Ltd | ラジオチューナー用の半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4167349B2 (ja) | 2008-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7505746B2 (en) | IC receiver to minimize tracking error | |
| US8060049B2 (en) | Integrated low-if terrestrial audio broadcast receiver and associated method | |
| US7272374B2 (en) | Dynamic selection of local oscillator signal injection for image rejection in integrated receivers | |
| EP1774661B1 (en) | Ratiometric clock systems for integrated receivers and associated methods | |
| US20090128240A1 (en) | Oscillator, pll circuit, receiver and transmitter | |
| US8145170B2 (en) | Low-cost receiver using tracking bandpass filter and lowpass filter | |
| JP2004534454A (ja) | 低漏洩局部発振器システム | |
| JP4167349B2 (ja) | 受信機 | |
| US20050079849A1 (en) | Receiver for down-conversion of dual band for digital multimedia broadcasting or digital audio broadcasting | |
| JP2001044872A (ja) | 受信信号処理用半導体集積回路 | |
| JP4076558B2 (ja) | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 | |
| JP2000082779A (ja) | 受信機 | |
| WO1999007091A1 (fr) | Recepteur radio | |
| US6473606B1 (en) | Common intermediate frequency broadcast radio front end | |
| JP2560732Y2 (ja) | ラジオ受信機 | |
| van Rumpt et al. | A digitally-programmable zero external components FM radio receiver with 1/spl mu/V sensitivity | |
| US7420409B2 (en) | Phase locked loop demodulator with gain control | |
| Takeuchi et al. | A single-chip RF front-end for the digital sound broadcasting | |
| JP4324282B2 (ja) | 受信機用ｉｃ | |
| Lei et al. | A 10-mA Current and 1.1-μV Sensitivity Single-Chip FM Radio Receiver | |
| JPH09307468A (ja) | Ｆｍ受信機 | |
| JP2000299646A (ja) | ダブルコンバージョンチューナ | |
| JP3208167B2 (ja) | 複合型音響機器 | |
| JPH09205383A (ja) | ラジオ受信機およびｆｍ受信機用局部発振周波数制御回路 | |
| JP4775740B2 (ja) | 受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |