JPH06291556A - 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路 - Google Patents
周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路Info
- Publication number
- JPH06291556A JPH06291556A JP5325066A JP32506693A JPH06291556A JP H06291556 A JPH06291556 A JP H06291556A JP 5325066 A JP5325066 A JP 5325066A JP 32506693 A JP32506693 A JP 32506693A JP H06291556 A JPH06291556 A JP H06291556A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- fet
- output
- frequency conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 各種無線通信機器等に使用される周波数変換
回路に関するもので、周波数の高い信号成分の漏洩を抑
圧するとともに周波数が近接している入力信号間あるい
は入出力間の分離度を十分確保した周波数変換回路なら
びに、これを用いた受信フロントエンド回路、送信アッ
プミキサ回路を提供することを目的とする。 【構成】 差信号を出力とする周波数変換回路を構成す
る混合素子として、信号を入力する第１、第３のゲ−ト
の間にゲ−トを高周波的に接地した第２ゲ−トを有する
トリプルゲ−トＦＥＴ１０１を用いることで、デュアル
ゲ−トＦＥＴを用いた周波数変換回路に比べ、高い周波
数でも良好な分離度特性が実現できるとともにＲＦ、Ｌ
ｏ間の分離度が高い周波数変換回路が実現可能である。
回路に関するもので、周波数の高い信号成分の漏洩を抑
圧するとともに周波数が近接している入力信号間あるい
は入出力間の分離度を十分確保した周波数変換回路なら
びに、これを用いた受信フロントエンド回路、送信アッ
プミキサ回路を提供することを目的とする。 【構成】 差信号を出力とする周波数変換回路を構成す
る混合素子として、信号を入力する第１、第３のゲ−ト
の間にゲ−トを高周波的に接地した第２ゲ−トを有する
トリプルゲ−トＦＥＴ１０１を用いることで、デュアル
ゲ−トＦＥＴを用いた周波数変換回路に比べ、高い周波
数でも良好な分離度特性が実現できるとともにＲＦ、Ｌ
ｏ間の分離度が高い周波数変換回路が実現可能である。
Description
【０００１】
【産業上の利用分野】本発明は各種無線通信機器に使用
される周波数変換回路ならびにこれを用いた受信フロン
トエンド回路、送信アップミキサ回路に関するものであ
る。
される周波数変換回路ならびにこれを用いた受信フロン
トエンド回路、送信アップミキサ回路に関するものであ
る。
【０００２】
【従来の技術】近年、携帯電話に代表される移動通信の
分野では機器の小形化、軽量化が急速に進展している。
このように小形、軽量を要求される移動通信機器に用い
られる周波数変換回路には、回路構成が簡単で、性能が
良好なデュアルゲ−トＦＥＴ（電界効果トランジスタ）
を用いたシングルミキサが用いられている。
分野では機器の小形化、軽量化が急速に進展している。
このように小形、軽量を要求される移動通信機器に用い
られる周波数変換回路には、回路構成が簡単で、性能が
良好なデュアルゲ−トＦＥＴ（電界効果トランジスタ）
を用いたシングルミキサが用いられている。
【０００３】以下、従来のデュアルゲ−トＦＥＴを用い
た差信号を出力とする周波数変換回路について説明す
る。図９は、従来のデュアルゲ−トＦＥＴを用いた周波
数変換回路を示したものである。図９において、１はＬ
ｏ（局部発振信号）入力端子、２はＲＦ（高周波信号）
入力端子、３はＩＦ（中間周波信号）出力端子、４は第
１ゲ−ト電圧端子、５は第２ゲ−ト電圧端子、６は電源
電圧端子、７はＬｏ整合回路、８はＲＦ整合回路、９は
ＩＦ整合回路、１０はデュアルゲ−トＦＥＴである。な
お、Ｃ１〜Ｃ７はコンデンサ、Ｒ１〜Ｒ３は抵抗、Ｌ１
はインダクタである。
た差信号を出力とする周波数変換回路について説明す
る。図９は、従来のデュアルゲ−トＦＥＴを用いた周波
数変換回路を示したものである。図９において、１はＬ
ｏ（局部発振信号）入力端子、２はＲＦ（高周波信号）
入力端子、３はＩＦ（中間周波信号）出力端子、４は第
１ゲ−ト電圧端子、５は第２ゲ−ト電圧端子、６は電源
電圧端子、７はＬｏ整合回路、８はＲＦ整合回路、９は
ＩＦ整合回路、１０はデュアルゲ−トＦＥＴである。な
お、Ｃ１〜Ｃ７はコンデンサ、Ｒ１〜Ｒ３は抵抗、Ｌ１
はインダクタである。
【０００４】以上のように構成されたデュアルゲ−トＦ
ＥＴを用いた周波数変換回路について、以下その動作に
ついて説明する。
ＥＴを用いた周波数変換回路について、以下その動作に
ついて説明する。
【０００５】従来のデュアルゲ−トＦＥＴを用いた周波
数変換回路は、電源電圧端子６に印加される電源電圧、
第１、第２のゲ−ト電圧端子４、５に印加されるゲ−ト
電圧により適切にバイアスされるとともに、Ｌｏ端子
１、ＲＦ端子２からのＬｏ、ＲＦ信号は、整合回路７、
８により所望のインピ−ダンスに整合され、デュアルゲ
−トＦＥＴ１０に入力される。デュアルゲ−トＦＥＴ１
０の混合動作により生成されたＩＦ信号は、ＩＦ整合回
路９を通してインピ−ダンス変換されＩＦ端子３に出力
される。
数変換回路は、電源電圧端子６に印加される電源電圧、
第１、第２のゲ−ト電圧端子４、５に印加されるゲ−ト
電圧により適切にバイアスされるとともに、Ｌｏ端子
１、ＲＦ端子２からのＬｏ、ＲＦ信号は、整合回路７、
８により所望のインピ−ダンスに整合され、デュアルゲ
−トＦＥＴ１０に入力される。デュアルゲ−トＦＥＴ１
０の混合動作により生成されたＩＦ信号は、ＩＦ整合回
路９を通してインピ−ダンス変換されＩＦ端子３に出力
される。
【０００６】このようにデュアルゲ−トＦＥＴ１０を混
合素子とすると、ＲＦ、ＬＯ信号の入力端子である第１
ゲ−トと第２ゲ−トの間の良好な高周波分離度特性によ
り、Ｌｏ、ＲＦ間の分離度確保のためのフィルタなどを
用いる必要がなく、簡単な回路構成でＲＦ、Ｌｏ間の分
離度が高い周波数変換回路が構成できる。
合素子とすると、ＲＦ、ＬＯ信号の入力端子である第１
ゲ−トと第２ゲ−トの間の良好な高周波分離度特性によ
り、Ｌｏ、ＲＦ間の分離度確保のためのフィルタなどを
用いる必要がなく、簡単な回路構成でＲＦ、Ｌｏ間の分
離度が高い周波数変換回路が構成できる。
【０００７】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、扱う周波数がさらに高くなると、デュア
ルゲ−トＦＥＴが、本来、有する第１ゲ−トと第２ゲ−
トの間の分離度特性だけでは不十分になり、Ｌｏ信号の
アンテナ端への漏洩、ＲＦ信号のＬｏ側への回り込みな
どが顕著になり、この抑圧のためにフィルタが必要にな
る。
来の構成では、扱う周波数がさらに高くなると、デュア
ルゲ−トＦＥＴが、本来、有する第１ゲ−トと第２ゲ−
トの間の分離度特性だけでは不十分になり、Ｌｏ信号の
アンテナ端への漏洩、ＲＦ信号のＬｏ側への回り込みな
どが顕著になり、この抑圧のためにフィルタが必要にな
る。
【０００８】また、このデュアルゲ−トを和信号成分を
出力とする周波数変換回路に適用する場合には、周波数
が近接する第２ゲ−ト、出力間の良好な分離度特性が要
求される。第２ゲ−ト、出力間の分離度特性が高い場合
には、Ｌｏ信号のＲＦ出力端への漏洩抑圧あるいはＲＦ
出力信号のＬｏ信号端への回り込みが低減でき、動作が
安定な周波数変換回路が実現できる。
出力とする周波数変換回路に適用する場合には、周波数
が近接する第２ゲ−ト、出力間の良好な分離度特性が要
求される。第２ゲ−ト、出力間の分離度特性が高い場合
には、Ｌｏ信号のＲＦ出力端への漏洩抑圧あるいはＲＦ
出力信号のＬｏ信号端への回り込みが低減でき、動作が
安定な周波数変換回路が実現できる。
【０００９】しかし、この回路構成では、扱う周波数が
高い場合には、十分な第２ゲ−ト、出力間の分離度特性
が得られず、Ｌｏ信号のＲＦ出力端への漏洩抑圧あるい
はＲＦ出力信号のＬｏ信号端への回り込み低減が十分で
なく、動作が不安定になるという課題を有していた。
高い場合には、十分な第２ゲ−ト、出力間の分離度特性
が得られず、Ｌｏ信号のＲＦ出力端への漏洩抑圧あるい
はＲＦ出力信号のＬｏ信号端への回り込み低減が十分で
なく、動作が不安定になるという課題を有していた。
【００１０】本発明は上記従来技術の課題を解決するも
ので、周波数の高い信号成分の漏洩を抑圧し、周波数が
近接する入力信号間あるいは入出力間の分離度を十分に
確保する周波数変換回路を提供するとともに、この分離
度特性が良好な周波数変換回路を用いて、少ないＬｏ信
号で周波数混合動作を行い、回路構成が簡単で小形な、
回路素子のバラツキに対して特性変動が少ない低雑音受
信フロントエンド回路、送信アップミキサ回路を実現す
ることを目的とする。
ので、周波数の高い信号成分の漏洩を抑圧し、周波数が
近接する入力信号間あるいは入出力間の分離度を十分に
確保する周波数変換回路を提供するとともに、この分離
度特性が良好な周波数変換回路を用いて、少ないＬｏ信
号で周波数混合動作を行い、回路構成が簡単で小形な、
回路素子のバラツキに対して特性変動が少ない低雑音受
信フロントエンド回路、送信アップミキサ回路を実現す
ることを目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するため
に本発明は、入力信号を印加するＦＥＴに加えて、高い
分離度特性が要求される信号間に、ゲ−トを高周波的に
接地したＦＥＴを挿入することで、所望の信号間の分離
度が高い周波数変換回路を構成している。
に本発明は、入力信号を印加するＦＥＴに加えて、高い
分離度特性が要求される信号間に、ゲ−トを高周波的に
接地したＦＥＴを挿入することで、所望の信号間の分離
度が高い周波数変換回路を構成している。
【００１２】また、この周波数変換回路を受信フロント
エンド回路に適用する場合には、この周波数変換回路の
前段に低雑音ＲＦ増幅回路、Ｌｏ増幅回路を置き、その
低雑音ＲＦ増幅回路、Ｌｏ増幅回路の出力整合回路と周
波数変換回路のＲＦ、Ｌｏ入力整合回路をインダクタと
コンデンサからなる中間周波数に対して短絡条件を満足
する接続回路に統合するとともに、低雑音ＲＦ増幅回
路、Ｌｏ増幅回路の入力整合回路に、直、並列のインダ
クタから構成される整合回路を用いるものである。
エンド回路に適用する場合には、この周波数変換回路の
前段に低雑音ＲＦ増幅回路、Ｌｏ増幅回路を置き、その
低雑音ＲＦ増幅回路、Ｌｏ増幅回路の出力整合回路と周
波数変換回路のＲＦ、Ｌｏ入力整合回路をインダクタと
コンデンサからなる中間周波数に対して短絡条件を満足
する接続回路に統合するとともに、低雑音ＲＦ増幅回
路、Ｌｏ増幅回路の入力整合回路に、直、並列のインダ
クタから構成される整合回路を用いるものである。
【００１３】また、この周波数変換回路を送信アップミ
キサ回路に適用する場合には、この周波数変換回路の前
段にＬｏ増幅回路ならびに必要に応じて変調器出力信号
増幅回路を設け、その変調器出力信号増幅回路、Ｌｏ増
幅回路の出力整合回路と周波数変換回路の変調器出力信
号、Ｌｏ入力整合回路をインダクタとコンデンサからな
る接続回路に統合するとともに、Ｌｏ増幅回路の入力整
合回路に直、並列のインダクタから構成される整合回路
を用いるものである。
キサ回路に適用する場合には、この周波数変換回路の前
段にＬｏ増幅回路ならびに必要に応じて変調器出力信号
増幅回路を設け、その変調器出力信号増幅回路、Ｌｏ増
幅回路の出力整合回路と周波数変換回路の変調器出力信
号、Ｌｏ入力整合回路をインダクタとコンデンサからな
る接続回路に統合するとともに、Ｌｏ増幅回路の入力整
合回路に直、並列のインダクタから構成される整合回路
を用いるものである。
【００１４】
【作用】本発明は上記構成によって、差信号出力を得る
周波数変換回路の場合には、周波数が近接し、高分離度
特性が得にくいＬｏ、ＲＦ入力信号間に、和信号出力を
得る周波数変換回路の場合には、Ｌｏ入力信号と混合出
力間の分離度を確保するため、Ｌｏ入力、混合出力信号
間に、また、和差いずれの周波数変換回路でも可能だ
が、２入力信号間と入出力間の両方に、ゲ−トを高周波
的に接地したＦＥＴを挿入することで、周波数間隔が近
接し、分離度確保が難しい信号間の分離度を確保すると
ともに、周波数が高く漏洩しやすい信号を抑圧すること
ができるなど、良好な分離度特性を有する周波数変換回
路が実現可能である。
周波数変換回路の場合には、周波数が近接し、高分離度
特性が得にくいＬｏ、ＲＦ入力信号間に、和信号出力を
得る周波数変換回路の場合には、Ｌｏ入力信号と混合出
力間の分離度を確保するため、Ｌｏ入力、混合出力信号
間に、また、和差いずれの周波数変換回路でも可能だ
が、２入力信号間と入出力間の両方に、ゲ−トを高周波
的に接地したＦＥＴを挿入することで、周波数間隔が近
接し、分離度確保が難しい信号間の分離度を確保すると
ともに、周波数が高く漏洩しやすい信号を抑圧すること
ができるなど、良好な分離度特性を有する周波数変換回
路が実現可能である。
【００１５】また、この分離度の良好な周波数変換回路
の前段に、低雑音ＲＦ増幅回路、Ｌｏ増幅回路を配し、
その低雑音ＲＦ増幅回路、Ｌｏ増幅回路の出力整合回路
と周波数変換回路のＲＦ、Ｌｏ入力整合回路をインダク
タとコンデンサからなる中間周波数に対して短絡条件を
満足する接続回路に統合するとともに、低雑音ＲＦ増幅
回路、Ｌｏ増幅回路の入力整合回路に、素子バラツキに
対する特性劣化感度の低い回路形式である直、並列のイ
ンダクタから構成される整合回路を用いることで、回路
の簡単化が図れ、小形、低Ｌｏ電力で低雑音特性を有す
る、素子バラツキに対する特性劣化の少ない高い分離度
特性を有する受信フロントエンド回路を実現することが
できる。
の前段に、低雑音ＲＦ増幅回路、Ｌｏ増幅回路を配し、
その低雑音ＲＦ増幅回路、Ｌｏ増幅回路の出力整合回路
と周波数変換回路のＲＦ、Ｌｏ入力整合回路をインダク
タとコンデンサからなる中間周波数に対して短絡条件を
満足する接続回路に統合するとともに、低雑音ＲＦ増幅
回路、Ｌｏ増幅回路の入力整合回路に、素子バラツキに
対する特性劣化感度の低い回路形式である直、並列のイ
ンダクタから構成される整合回路を用いることで、回路
の簡単化が図れ、小形、低Ｌｏ電力で低雑音特性を有す
る、素子バラツキに対する特性劣化の少ない高い分離度
特性を有する受信フロントエンド回路を実現することが
できる。
【００１６】また、この分離度の良好な周波数変換回路
の前段に、Ｌｏ増幅回路ならびに必要に応じて変調器出
力信号増幅回路を設け、その変調器出力信号増幅回路、
Ｌｏ増幅回路の出力整合回路と周波数変換回路の変調器
出力信号、Ｌｏ信号用入力整合回路をインダクタとコン
デンサからなる接続回路に統合するとともに、Ｌｏ増幅
回路の入力整合回路に直、並列のインダクタから構成さ
れる整合回路を用いることで、回路の簡単化が図れ、小
形、低Ｌｏ電力で、素子バラツキに対する特性劣化の少
ない高い分離度特性を有する送信アップミキサ回路を実
現することができる。
の前段に、Ｌｏ増幅回路ならびに必要に応じて変調器出
力信号増幅回路を設け、その変調器出力信号増幅回路、
Ｌｏ増幅回路の出力整合回路と周波数変換回路の変調器
出力信号、Ｌｏ信号用入力整合回路をインダクタとコン
デンサからなる接続回路に統合するとともに、Ｌｏ増幅
回路の入力整合回路に直、並列のインダクタから構成さ
れる整合回路を用いることで、回路の簡単化が図れ、小
形、低Ｌｏ電力で、素子バラツキに対する特性劣化の少
ない高い分離度特性を有する送信アップミキサ回路を実
現することができる。
【００１７】以上のように、高い分離度特性が要求され
る信号間に、ゲ−トを高周波的に接地したＦＥＴを挿入
することで、所望の信号間の分離度を向上させ、高い分
離度を有する周波数変換回路が実現できるるとともに、
この周波数変換回路の前段に増幅回路を配し、その出力
整合回路と周波数変換回路の入力整合回路を統合化する
ことで、回路の簡略化を図りつつ、低Ｌｏで低雑音、高
分離度の受信フロントエンドならびにＬｏ入力信号とＲ
Ｆ出力信号間の分離度が高く、安定な送信アップミキサ
が実現できる。
る信号間に、ゲ−トを高周波的に接地したＦＥＴを挿入
することで、所望の信号間の分離度を向上させ、高い分
離度を有する周波数変換回路が実現できるるとともに、
この周波数変換回路の前段に増幅回路を配し、その出力
整合回路と周波数変換回路の入力整合回路を統合化する
ことで、回路の簡略化を図りつつ、低Ｌｏで低雑音、高
分離度の受信フロントエンドならびにＬｏ入力信号とＲ
Ｆ出力信号間の分離度が高く、安定な送信アップミキサ
が実現できる。
【００１８】
【実施例】（実施例１）以下、本発明の第１の実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１９】図１は本発明の第１の実施例における差信
号を出力とする周波数変換回路を示す図である。図１に
おいて、１１はＬｏ入力端子、１２はＲＦ入力端子、１
３はＩＦ出力端子、１４は第１ゲ−ト電圧端子、１５は
第２ゲ−ト電圧端子、１６は第３ゲ−ト電圧端子、１７
はＬｏ整合回路、１８はＲＦ整合回路、１９はＩＦ整合
回路、２０は電源電圧端子、Ｃ１〜Ｃ７はコンデンサ、
Ｒ１〜Ｒ３は抵抗、Ｌ１はインダクタである。
号を出力とする周波数変換回路を示す図である。図１に
おいて、１１はＬｏ入力端子、１２はＲＦ入力端子、１
３はＩＦ出力端子、１４は第１ゲ−ト電圧端子、１５は
第２ゲ−ト電圧端子、１６は第３ゲ−ト電圧端子、１７
はＬｏ整合回路、１８はＲＦ整合回路、１９はＩＦ整合
回路、２０は電源電圧端子、Ｃ１〜Ｃ７はコンデンサ、
Ｒ１〜Ｒ３は抵抗、Ｌ１はインダクタである。
【００２０】図１において、図９の構成と異なる点は、
図９におけるデュアルゲ−トＦＥＴ１０の代わりにトリ
プルゲ−トＦＥＴ１０１を用い、当該トリプルゲ−トＦ
ＥＴ１０１の第２ゲ−トを、直列抵抗１５１と並列コン
デンサ１５２からなる回路を通して、バイアスするとと
もに高周波的に接地した点である。
図９におけるデュアルゲ−トＦＥＴ１０の代わりにトリ
プルゲ−トＦＥＴ１０１を用い、当該トリプルゲ−トＦ
ＥＴ１０１の第２ゲ−トを、直列抵抗１５１と並列コン
デンサ１５２からなる回路を通して、バイアスするとと
もに高周波的に接地した点である。
【００２１】以上のように構成された差信号を出力とす
る周波数変換回路について、その動作を説明する。トリ
プルゲ−トＦＥＴ１０１を用いた周波数変換回路のバイ
アスは、ドレイン電圧を電源電圧端子２０に加える電源
電圧からインダクタＬ１を経由して印加するとともにゲ
−ト電圧は、第１、第２、第３ゲ−ト電圧端子１４、１
５、１６から各抵抗を通して印加する。また、ソ−ス電
圧は抵抗Ｒ３から構成される帰還回路で決定される。
る周波数変換回路について、その動作を説明する。トリ
プルゲ−トＦＥＴ１０１を用いた周波数変換回路のバイ
アスは、ドレイン電圧を電源電圧端子２０に加える電源
電圧からインダクタＬ１を経由して印加するとともにゲ
−ト電圧は、第１、第２、第３ゲ−ト電圧端子１４、１
５、１６から各抵抗を通して印加する。また、ソ−ス電
圧は抵抗Ｒ３から構成される帰還回路で決定される。
【００２２】Ｌｏ入力端子１１を経由して第３ゲ−トに
印加されるＬｏ信号は、整合回路１７を通して、一方、
ＲＦ入力端子１２を経由して第１ゲ−トに印加されるＲ
Ｆ信号は、整合回路１８を通して、トリプルゲ−トＦＥ
Ｔ１０１に入力される。また、ＲＦ、Ｌｏ間には、適切
なＤＣ電圧を印加するとともに高周波的に接地された第
２ゲ−ト１５を挿入してある。このような構成を有する
トリプルゲ−トＦＥＴ１０１の混合動作により生成され
たＩＦ信号は、ＩＦ整合回路１９を通してインピ−ダン
ス変換され、ＩＦ端子１３から出力される。
印加されるＬｏ信号は、整合回路１７を通して、一方、
ＲＦ入力端子１２を経由して第１ゲ−トに印加されるＲ
Ｆ信号は、整合回路１８を通して、トリプルゲ−トＦＥ
Ｔ１０１に入力される。また、ＲＦ、Ｌｏ間には、適切
なＤＣ電圧を印加するとともに高周波的に接地された第
２ゲ−ト１５を挿入してある。このような構成を有する
トリプルゲ−トＦＥＴ１０１の混合動作により生成され
たＩＦ信号は、ＩＦ整合回路１９を通してインピ−ダン
ス変換され、ＩＦ端子１３から出力される。
【００２３】このようにＲＦ、Ｌｏ信号の入力端子であ
る第１ゲ−トと第３ゲ−トの間にゲ−トを高周波的に接
地した第２ゲ−トを設けたトリプルゲ−トＦＥＴ１０１
を混合素子とすることで、デュアルゲ−トＦＥＴに比
べ、高いＲＦ、Ｌｏ間の分離度特性を得ることができ、
ＲＦ、Ｌｏ間の分離度確保のためのフィルタなどを用い
る必要がない入力信号間分離度が高い周波数変換回路が
構成できる。
る第１ゲ−トと第３ゲ−トの間にゲ−トを高周波的に接
地した第２ゲ−トを設けたトリプルゲ−トＦＥＴ１０１
を混合素子とすることで、デュアルゲ−トＦＥＴに比
べ、高いＲＦ、Ｌｏ間の分離度特性を得ることができ、
ＲＦ、Ｌｏ間の分離度確保のためのフィルタなどを用い
る必要がない入力信号間分離度が高い周波数変換回路が
構成できる。
【００２４】以上のように本実施例によれば、差信号を
出力とする周波数変換回路を構成する混合素子として、
信号を入力する第１、第３のゲ−トの間にゲ−トを高周
波的に接地した第２ゲ−トを有するトリプルゲ−トＦＥ
Ｔ１０１を用いることで、デュアルゲ−トＦＥＴを用い
た周波数変換回路に比べ、高い周波数でも良好なＲＦ、
Ｌｏ間の分離度特性を有する周波数変換回路が実現可能
である。
出力とする周波数変換回路を構成する混合素子として、
信号を入力する第１、第３のゲ−トの間にゲ−トを高周
波的に接地した第２ゲ−トを有するトリプルゲ−トＦＥ
Ｔ１０１を用いることで、デュアルゲ−トＦＥＴを用い
た周波数変換回路に比べ、高い周波数でも良好なＲＦ、
Ｌｏ間の分離度特性を有する周波数変換回路が実現可能
である。
【００２５】なお、本実施例ではトリプルゲ−トＦＥＴ
を用いるものとして説明したが、具体的にはシングルゲ
−トＦＥＴを３個縦接続、あるいはデュアルゲ−トＦＥ
Ｔとシングルゲ−トＦＥＴを縦接続すれば等価的に同等
の回路構成ができることは言うまでもない。即ち、トリ
プルゲ−トＦＥＴとは、基本的には、シングルゲ−トＦ
ＥＴを３個接続したものと考えれば良い。
を用いるものとして説明したが、具体的にはシングルゲ
−トＦＥＴを３個縦接続、あるいはデュアルゲ−トＦＥ
Ｔとシングルゲ−トＦＥＴを縦接続すれば等価的に同等
の回路構成ができることは言うまでもない。即ち、トリ
プルゲ−トＦＥＴとは、基本的には、シングルゲ−トＦ
ＥＴを３個接続したものと考えれば良い。
【００２６】（実施例２）以下、本発明の第２の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００２７】図２は本発明の第２の実施例における和信
号を出力とする周波数変換回路を示す図である。
号を出力とする周波数変換回路を示す図である。
【００２８】図２において、図１と異なるのは、差信号
ではなく和信号を出力とする周波数変換回路として構成
した点である。図２において、２１はＬｏ入力端子、２
２はＭＯＤ（変調器出力信号）入力端子、２３はＲＦ出
力端子、２４は第１ゲ−ト電圧端子、２５は第２ゲ−ト
電圧端子、２６は第３ゲ−ト電圧端子、２７はＬｏ整合
回路、２８はＭＯＤ整合回路、２９はＲＦ整合回路、３
０は電源電圧端子、１０２はトリプルゲ−トＦＥＴであ
る。また、抵抗２６１を直列に、コンデンサ２６２、２
６３を並列に設けた回路構成で、第３ゲ−トを高周波的
に接地するとともにバイアスを印加している。
ではなく和信号を出力とする周波数変換回路として構成
した点である。図２において、２１はＬｏ入力端子、２
２はＭＯＤ（変調器出力信号）入力端子、２３はＲＦ出
力端子、２４は第１ゲ−ト電圧端子、２５は第２ゲ−ト
電圧端子、２６は第３ゲ−ト電圧端子、２７はＬｏ整合
回路、２８はＭＯＤ整合回路、２９はＲＦ整合回路、３
０は電源電圧端子、１０２はトリプルゲ−トＦＥＴであ
る。また、抵抗２６１を直列に、コンデンサ２６２、２
６３を並列に設けた回路構成で、第３ゲ−トを高周波的
に接地するとともにバイアスを印加している。
【００２９】上記のように構成された和信号を出力とす
る周波数変換回路について、以下その動作を説明する。
図１に示した差信号を出力とする周波数変換回路と周波
数変換回路としての基本動作は同じであるが、図２は、
差信号ではなく和信号を出力とする周波数変換回路なの
で、高い分離度特性が要求されるのは、ＭＯＤ信号とＬ
ｏ信号の入力信号間ではなく、周波数が近接するＬｏ入
力信号とＲＦ出力信号間である。従って、Ｌｏ入力信号
とＲＦ出力信号の間に、ゲ−トを高周波的に接地した第
３のゲ−トを設け、Ｌｏ入力信号とＲＦ出力信号の分離
度を確保し、Ｌｏ信号のＲＦ出力端への漏洩抑圧あるい
はＲＦ出力信号のＬｏ信号端への回り込みによる動作の
不安定性を低減している。
る周波数変換回路について、以下その動作を説明する。
図１に示した差信号を出力とする周波数変換回路と周波
数変換回路としての基本動作は同じであるが、図２は、
差信号ではなく和信号を出力とする周波数変換回路なの
で、高い分離度特性が要求されるのは、ＭＯＤ信号とＬ
ｏ信号の入力信号間ではなく、周波数が近接するＬｏ入
力信号とＲＦ出力信号間である。従って、Ｌｏ入力信号
とＲＦ出力信号の間に、ゲ−トを高周波的に接地した第
３のゲ−トを設け、Ｌｏ入力信号とＲＦ出力信号の分離
度を確保し、Ｌｏ信号のＲＦ出力端への漏洩抑圧あるい
はＲＦ出力信号のＬｏ信号端への回り込みによる動作の
不安定性を低減している。
【００３０】以上のように、和信号を出力とする周波数
変換回路を構成する混合素子として、信号を入力する第
１、第２ゲ−トに加えて、第２ゲ−トとＲＦ出力間に、
ゲ−トを高周波的に接地した第３のゲ−トを有するトリ
プルゲ−トＦＥＴ１０２を用いることで、デュアルゲ−
トＦＥＴを用いた周波数変換回路に比べ、高い周波数で
もＬｏ入力、ＲＦ出力間の分離度が高く、安定な周波数
変換回路が実現可能である。
変換回路を構成する混合素子として、信号を入力する第
１、第２ゲ−トに加えて、第２ゲ−トとＲＦ出力間に、
ゲ−トを高周波的に接地した第３のゲ−トを有するトリ
プルゲ−トＦＥＴ１０２を用いることで、デュアルゲ−
トＦＥＴを用いた周波数変換回路に比べ、高い周波数で
もＬｏ入力、ＲＦ出力間の分離度が高く、安定な周波数
変換回路が実現可能である。
【００３１】なお、本実施例ではトリプルゲ−トＦＥＴ
を用いるものとして説明したが、具体的にはシングルゲ
−トＦＥＴを３個縦接続、あるいはデュアルゲ−トＦＥ
Ｔとシングルゲ−トＦＥＴを縦接続すれば等価的に同等
の回路構成ができることは言うまでもない。即ち、トリ
プルゲ−トＦＥＴとは、基本的には、シングルゲ−トＦ
ＥＴを３個接続したものと考えれば良い。
を用いるものとして説明したが、具体的にはシングルゲ
−トＦＥＴを３個縦接続、あるいはデュアルゲ−トＦＥ
Ｔとシングルゲ−トＦＥＴを縦接続すれば等価的に同等
の回路構成ができることは言うまでもない。即ち、トリ
プルゲ−トＦＥＴとは、基本的には、シングルゲ−トＦ
ＥＴを３個接続したものと考えれば良い。
【００３２】（実施例３）以下、本発明の第３の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００３３】図３は本発明の第３の実施例における和信
号を出力とする周波数変換回路を示す図である。図３に
おいて、図１、図２と異なるのは、ＦＥＴのゲ−ト数を
３ではなく４とした点である。図３において、３１はＬ
ｏ入力端子、３２はＭＯＤ入力端子、３３はＲＦ出力端
子、３４は第１ゲ−ト電圧端子、３５は第２ゲ−ト電圧
端子、３６は第３ゲ−ト電圧端子、３７はＬｏ整合回
路、３８はＭＯＤ整合回路、３９はＩＦ整合回路、４０
は第４ゲ−ト電圧端子、５０は電源電圧端子、１０３は
４ゲ−トＦＥＴである。また、抵抗３５１を直列に、コ
ンデンサ３５２を並列に設けて第２ゲ−トを、抵抗４０
１を直列に、コンデンサ４０２、４０３を並列に設けて
第４ゲ−トを高周波的に接地するとともにバイアスを供
給している。
号を出力とする周波数変換回路を示す図である。図３に
おいて、図１、図２と異なるのは、ＦＥＴのゲ−ト数を
３ではなく４とした点である。図３において、３１はＬ
ｏ入力端子、３２はＭＯＤ入力端子、３３はＲＦ出力端
子、３４は第１ゲ−ト電圧端子、３５は第２ゲ−ト電圧
端子、３６は第３ゲ−ト電圧端子、３７はＬｏ整合回
路、３８はＭＯＤ整合回路、３９はＩＦ整合回路、４０
は第４ゲ−ト電圧端子、５０は電源電圧端子、１０３は
４ゲ−トＦＥＴである。また、抵抗３５１を直列に、コ
ンデンサ３５２を並列に設けて第２ゲ−トを、抵抗４０
１を直列に、コンデンサ４０２、４０３を並列に設けて
第４ゲ−トを高周波的に接地するとともにバイアスを供
給している。
【００３４】上記のように構成された周波数変換回路に
ついて、以下その動作を説明する。図１、２に示したト
リプルゲ−トＦＥＴを用いた周波数変換器と異なり、図
３は２入力信号間ならびにＬｏ入力信号、混合出力信号
間に、高周波的に接地したゲ−トを挿入している。高周
波的に接地したゲ−トを２入力信号間ならびにＬｏ入力
信号、混合出力信号間に挿入することで、２入力信号間
ならびにＬｏ入力信号、混合出力信号間の分離度特性を
改善することができる。
ついて、以下その動作を説明する。図１、２に示したト
リプルゲ−トＦＥＴを用いた周波数変換器と異なり、図
３は２入力信号間ならびにＬｏ入力信号、混合出力信号
間に、高周波的に接地したゲ−トを挿入している。高周
波的に接地したゲ−トを２入力信号間ならびにＬｏ入力
信号、混合出力信号間に挿入することで、２入力信号間
ならびにＬｏ入力信号、混合出力信号間の分離度特性を
改善することができる。
【００３５】以上のように、和信号を出力とする周波数
変換回路を構成する混合素子として、信号を入力する第
１、第３のゲ−トに加えて、２入力信号間にゲ−トを高
周波的に接地した第２ゲ−トと、第３ゲ−トと混合出力
間にゲ−トを高周波的に接地した第４のゲ−トを有する
４ゲ−トＦＥＴ１０３を用いることで、２入力信号間な
らびに第３ゲ−トと混合出力間の両方とも、良好な分離
度特性が実現でき、動作が安定な周波数変換回路が実現
可能である。
変換回路を構成する混合素子として、信号を入力する第
１、第３のゲ−トに加えて、２入力信号間にゲ−トを高
周波的に接地した第２ゲ−トと、第３ゲ−トと混合出力
間にゲ−トを高周波的に接地した第４のゲ−トを有する
４ゲ−トＦＥＴ１０３を用いることで、２入力信号間な
らびに第３ゲ−トと混合出力間の両方とも、良好な分離
度特性が実現でき、動作が安定な周波数変換回路が実現
可能である。
【００３６】なお、第３の実施例では、和信号を出力と
する周波数変換回路を示したが差信号を出力とする周波
数変換回路にも適用可能であることは言うまでもない。
する周波数変換回路を示したが差信号を出力とする周波
数変換回路にも適用可能であることは言うまでもない。
【００３７】また、本実施例では４つのゲ−トを有した
ＦＥＴを用いるものとして説明したが、具体的にはシン
グルゲ−トＦＥＴを４個縦接続、あるいはデュアルゲ−
トＦＥＴを２個縦接続、あるいはシングルゲ−トＦＥＴ
２個とデュアルゲ−トＦＥＴ１個を縦接続すれば等価的
に同等の回路構成ができることは言うまでもない。即
ち、４つのゲ−トを有したＦＥＴとは、基本的には、シ
ングルゲ−トＦＥＴを４個縦接続したものと考えれば良
い。
ＦＥＴを用いるものとして説明したが、具体的にはシン
グルゲ−トＦＥＴを４個縦接続、あるいはデュアルゲ−
トＦＥＴを２個縦接続、あるいはシングルゲ−トＦＥＴ
２個とデュアルゲ−トＦＥＴ１個を縦接続すれば等価的
に同等の回路構成ができることは言うまでもない。即
ち、４つのゲ−トを有したＦＥＴとは、基本的には、シ
ングルゲ−トＦＥＴを４個縦接続したものと考えれば良
い。
【００３８】さらに、第１〜３の実施例では、バイアス
印加の方法として、ゲ−トバイアスは抵抗を、ドレイン
バイアスはインダクタを経由して印加し、ソ−スバイア
スは抵抗による帰還回路により決定する方法を示した
が、バイアス方法はこの方法に限定されないことは言う
までもない。
印加の方法として、ゲ−トバイアスは抵抗を、ドレイン
バイアスはインダクタを経由して印加し、ソ−スバイア
スは抵抗による帰還回路により決定する方法を示した
が、バイアス方法はこの方法に限定されないことは言う
までもない。
【００３９】（実施例４）以下、本発明の第４の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００４０】図４（ａ）は本発明の第４の実施例におけ
る差信号を出力とする周波数変換回路を用いた受信フロ
ントエンド回路を示す図、同図（ｂ）は周波数変換回路
とその前段に設けた増幅回路の接続回路の実施例、同図
（ｃ）は増幅回路の整合回路の第１の実施例、同図
（ｄ）は増幅回路器の整合回路の第２の実施例である。
図４（ａ）において、４１はＬｏ入力端子、４２はＲＦ
入力端子、４３はＩＦ出力端子、４４はＬｏ−ＭＩＸ接
続回路、４５はＲＦ−ＭＩＸ接続回路、４７はＬｏ整合
回路、４８はＲＦ整合回路、４９はＩＦ整合回路、５１
はデュアルゲ−トＦＥＴから構成されるＬｏ増幅回路、
５２はデュアルゲ−トＦＥＴから構成されるＲＦ増幅回
路、５３はトリプルゲ−トＦＥＴから構成される周波数
変換回路である。５４は第１ゲ−ト電圧端子、５５は図
１と同様の高周波的に接地した第２ゲ−ト電圧端子、５
６は第３ゲ−ト電圧端子、６０は電源電圧端子である。
また、第２ゲ−ト端子は、抵抗によりバイアス電圧が供
給されるとともにコンデンサにより高周波的に接地され
ている。図４（ｂ）〜（ｄ）において、Ｌ４１〜Ｌ４５
はインダクタ、Ｃ４１〜Ｃ４３はコンデンサである。
る差信号を出力とする周波数変換回路を用いた受信フロ
ントエンド回路を示す図、同図（ｂ）は周波数変換回路
とその前段に設けた増幅回路の接続回路の実施例、同図
（ｃ）は増幅回路の整合回路の第１の実施例、同図
（ｄ）は増幅回路器の整合回路の第２の実施例である。
図４（ａ）において、４１はＬｏ入力端子、４２はＲＦ
入力端子、４３はＩＦ出力端子、４４はＬｏ−ＭＩＸ接
続回路、４５はＲＦ−ＭＩＸ接続回路、４７はＬｏ整合
回路、４８はＲＦ整合回路、４９はＩＦ整合回路、５１
はデュアルゲ−トＦＥＴから構成されるＬｏ増幅回路、
５２はデュアルゲ−トＦＥＴから構成されるＲＦ増幅回
路、５３はトリプルゲ−トＦＥＴから構成される周波数
変換回路である。５４は第１ゲ−ト電圧端子、５５は図
１と同様の高周波的に接地した第２ゲ−ト電圧端子、５
６は第３ゲ−ト電圧端子、６０は電源電圧端子である。
また、第２ゲ−ト端子は、抵抗によりバイアス電圧が供
給されるとともにコンデンサにより高周波的に接地され
ている。図４（ｂ）〜（ｄ）において、Ｌ４１〜Ｌ４５
はインダクタ、Ｃ４１〜Ｃ４３はコンデンサである。
【００４１】上記のように構成されたトリプルゲ−トＦ
ＥＴから構成される差信号出力の周波数変換回路を用い
た受信フロントエンド回路について、以下その動作を説
明する。図４（ａ）に示すように局部発振器（図示せ
ず）からの出力は、Ｌｏ入力端子１１、Ｌｏ整合回路４
７、Ｌｏ増幅回路５１を経て増幅され、中間周波数に対
する短絡条件を満足するとともにＬｏ増幅回路のドレイ
ン電圧を印加できるように構成した接続回路４４を介し
て、トリプルゲ−トＦＥＴから構成される周波数変換回
路５３に入力される。
ＥＴから構成される差信号出力の周波数変換回路を用い
た受信フロントエンド回路について、以下その動作を説
明する。図４（ａ）に示すように局部発振器（図示せ
ず）からの出力は、Ｌｏ入力端子１１、Ｌｏ整合回路４
７、Ｌｏ増幅回路５１を経て増幅され、中間周波数に対
する短絡条件を満足するとともにＬｏ増幅回路のドレイ
ン電圧を印加できるように構成した接続回路４４を介し
て、トリプルゲ−トＦＥＴから構成される周波数変換回
路５３に入力される。
【００４２】一方、アンテナ（図示せず）からの受信信
号は、ＲＦ入力端子４２、ＲＦ整合回路４８、ＲＦ増幅
回路５２を経て増幅され、中間周波数に対する短絡条件
を満足するとともにＲＦ増幅回路のドレイン電圧を印加
できるように構成した接続回路４５を介して、トリプル
ゲ−トＦＥＴから構成される周波数変換回路５３に入力
される。この周波数変換回路５３で、ＲＦ信号はＬｏ信
号と混合し、中間周波数に変換されて、ＩＦ整合回路４
９を経てＩＦ出力端子４３から出力され、変換利得、雑
音指数、歪特性などの所望特性を有する受信フロントエ
ンドが実現できる。
号は、ＲＦ入力端子４２、ＲＦ整合回路４８、ＲＦ増幅
回路５２を経て増幅され、中間周波数に対する短絡条件
を満足するとともにＲＦ増幅回路のドレイン電圧を印加
できるように構成した接続回路４５を介して、トリプル
ゲ−トＦＥＴから構成される周波数変換回路５３に入力
される。この周波数変換回路５３で、ＲＦ信号はＬｏ信
号と混合し、中間周波数に変換されて、ＩＦ整合回路４
９を経てＩＦ出力端子４３から出力され、変換利得、雑
音指数、歪特性などの所望特性を有する受信フロントエ
ンドが実現できる。
【００４３】図４（ｂ）に示す接続回路は、電源からイ
ンダクタＬ４１を経て増幅回路のドレイン電圧を供給す
るとともにインダクタＬ４１、コンデンサＣ４１の値を
中間周波数に対する短絡条件を満足するように選択する
ことで、増幅回路の出力整合回路と周波数変換回路の入
力整合回路を統合化を図り、回路の小形化、簡略化を実
現している。
ンダクタＬ４１を経て増幅回路のドレイン電圧を供給す
るとともにインダクタＬ４１、コンデンサＣ４１の値を
中間周波数に対する短絡条件を満足するように選択する
ことで、増幅回路の出力整合回路と周波数変換回路の入
力整合回路を統合化を図り、回路の小形化、簡略化を実
現している。
【００４４】図４（ｃ）に示す整合回路は、増幅器を構
成するデュアルゲ−トＦＥＴの入力インピ−ダンス（Ｕ
ＨＦ帯では容量性で高いインピ−ダンスを示す。）を信
号源インピ−ダンス（通常５０Ω）に整合させるもの
で、ＤＣブロックのコンデンサＣ４２を経て、並列にイ
ンダクタＬ４３を付加し、ＦＥＴ入力インピ−ダンスの
実数部を５０Ωにした後、直列のインダクタＬ４２で容
量性を打ち消す回路構成としている。この回路形式を用
いることで、素子バラツキに対して特性変化の少ない回
路が実現できる。
成するデュアルゲ−トＦＥＴの入力インピ−ダンス（Ｕ
ＨＦ帯では容量性で高いインピ−ダンスを示す。）を信
号源インピ−ダンス（通常５０Ω）に整合させるもの
で、ＤＣブロックのコンデンサＣ４２を経て、並列にイ
ンダクタＬ４３を付加し、ＦＥＴ入力インピ−ダンスの
実数部を５０Ωにした後、直列のインダクタＬ４２で容
量性を打ち消す回路構成としている。この回路形式を用
いることで、素子バラツキに対して特性変化の少ない回
路が実現できる。
【００４５】図４（ｄ）に示す整合回路も、図４（ｃ）
に示す整合回路と同様に、素子バラツキに対して特性変
化の少ないばかりか、構成するインダクタ値を小さくす
ることができ、回路の小形化に有効な回路形式である。
ＤＣブロックのコンデンサＣ４３を経て、直列にインダ
クタＬ４５を付加することで、ＦＥＴの入力アドミッタ
ンスの実数部を２０ｍＳに合わせ、その後、容量性を打
ち消すために並列のインダクタＬ４４を付加する回路構
成としている。この回路形式を用いることで、素子バラ
ツキに対して特性変化が少ないのみならず、使用するイ
ンダクタンス値を小さくすることができるので、インダ
クタンス値の大きいインダクタを伝送線路を用いて実現
する場合に問題となる線路間の容量による影響を緩和す
ることができる。そこで、線路間容量による影響を受け
ない直線状線路を用いることが可能となり、ＨＩＣ、Ｍ
ＭＩＣなど形状が小さく、線路間影響が顕著な場合に有
用な回路形式である。
に示す整合回路と同様に、素子バラツキに対して特性変
化の少ないばかりか、構成するインダクタ値を小さくす
ることができ、回路の小形化に有効な回路形式である。
ＤＣブロックのコンデンサＣ４３を経て、直列にインダ
クタＬ４５を付加することで、ＦＥＴの入力アドミッタ
ンスの実数部を２０ｍＳに合わせ、その後、容量性を打
ち消すために並列のインダクタＬ４４を付加する回路構
成としている。この回路形式を用いることで、素子バラ
ツキに対して特性変化が少ないのみならず、使用するイ
ンダクタンス値を小さくすることができるので、インダ
クタンス値の大きいインダクタを伝送線路を用いて実現
する場合に問題となる線路間の容量による影響を緩和す
ることができる。そこで、線路間容量による影響を受け
ない直線状線路を用いることが可能となり、ＨＩＣ、Ｍ
ＭＩＣなど形状が小さく、線路間影響が顕著な場合に有
用な回路形式である。
【００４６】以上のように本実施例によれば、周波数混
合素子に歪特性が良好で、ＲＦ、Ｌｏ信号の入力端子で
ある第１ゲ−トと第３ゲ−トの間にゲ−トを高周波的に
接地した第２ゲ−トを設けたトリプルゲ−トＦＥＴを用
い、その前段にＲＦ増幅回路、Ｌｏ増幅回路を配して、
低Ｌｏ信号で低雑音、低歪、良好な分離度特性を実現し
ている。また、ＲＦ、Ｌｏ増幅回路を構成するデュアル
ゲ−トＦＥＴの第２ゲ−トを高周波的に接地することで
更に分離度特性の向上を、増幅回路の出力整合回路と周
波数変換回路の入力整合回路を一体化するとともに中間
周波数に対して短絡条件を満足するように構成すること
で、回路の小形化、簡略化を実現している。
合素子に歪特性が良好で、ＲＦ、Ｌｏ信号の入力端子で
ある第１ゲ−トと第３ゲ−トの間にゲ−トを高周波的に
接地した第２ゲ−トを設けたトリプルゲ−トＦＥＴを用
い、その前段にＲＦ増幅回路、Ｌｏ増幅回路を配して、
低Ｌｏ信号で低雑音、低歪、良好な分離度特性を実現し
ている。また、ＲＦ、Ｌｏ増幅回路を構成するデュアル
ゲ−トＦＥＴの第２ゲ−トを高周波的に接地することで
更に分離度特性の向上を、増幅回路の出力整合回路と周
波数変換回路の入力整合回路を一体化するとともに中間
周波数に対して短絡条件を満足するように構成すること
で、回路の小形化、簡略化を実現している。
【００４７】なお、増幅器用整合回路としては２種類の
実施例を示したが、ＲＦ、Ｌｏ増幅回路とも同じ回路形
式を用いても、別々の回路形式を用いてもよいことは言
うまでもない。
実施例を示したが、ＲＦ、Ｌｏ増幅回路とも同じ回路形
式を用いても、別々の回路形式を用いてもよいことは言
うまでもない。
【００４８】（実施例５）以下、本発明の第５の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００４９】図５は本発明の第５の実施例における差信
号を出力とする周波数変換回路を用いた受信フロントエ
ンド回路を示す図である。図５において、図４と異なる
のは、周波数変換回路を構成するＦＥＴのゲ−ト数を３
ではなく４とした点である。図５において、図４と同じ
番号を付したものは、図４と同じ働きをするものであ
る。６３は４ゲ−トＦＥＴから構成される周波数変換回
路、６４はＲＦ信号が入力される第１ゲ−トの電圧端
子、６５は図３と同様の高周波的に接地した第２ゲ−ト
電圧端子、６６はＬｏ信号が入力される第３ゲ−トの電
圧端子、６７は図３と同様の高周波的に接地した第４ゲ
−ト電圧端子である。
号を出力とする周波数変換回路を用いた受信フロントエ
ンド回路を示す図である。図５において、図４と異なる
のは、周波数変換回路を構成するＦＥＴのゲ−ト数を３
ではなく４とした点である。図５において、図４と同じ
番号を付したものは、図４と同じ働きをするものであ
る。６３は４ゲ−トＦＥＴから構成される周波数変換回
路、６４はＲＦ信号が入力される第１ゲ−トの電圧端
子、６５は図３と同様の高周波的に接地した第２ゲ−ト
電圧端子、６６はＬｏ信号が入力される第３ゲ−トの電
圧端子、６７は図３と同様の高周波的に接地した第４ゲ
−ト電圧端子である。
【００５０】上記のように構成された４ゲ−トＦＥＴか
ら構成される差信号出力の周波数変換回路を用いた受信
フロントエンド回路について、以下その動作を説明す
る。受信フロントエンドとしての基本動作は、第４の実
施例と同じなので、説明は省略するが、図４に示したト
リプルゲ−トＦＥＴ構成の周波数変換器を用いた受信フ
ロントエンド回路と異なり、高周波的に接地したゲ−ト
を２入力信号間ならびにＬｏ入力信号、混合出力信号間
に挿入した周波数変換回路を用いているので、２入力信
号間ならびにＬｏ入力信号、混合出力信号間の分離度特
性を同時に実現することが可能である。受信フロントエ
ンド回路としては、ＲＦ、Ｌｏ増幅器の持つ入出力間分
離度も加味することができるので、高い周波数でも更に
良好な分離度特性が実現できる。
ら構成される差信号出力の周波数変換回路を用いた受信
フロントエンド回路について、以下その動作を説明す
る。受信フロントエンドとしての基本動作は、第４の実
施例と同じなので、説明は省略するが、図４に示したト
リプルゲ−トＦＥＴ構成の周波数変換器を用いた受信フ
ロントエンド回路と異なり、高周波的に接地したゲ−ト
を２入力信号間ならびにＬｏ入力信号、混合出力信号間
に挿入した周波数変換回路を用いているので、２入力信
号間ならびにＬｏ入力信号、混合出力信号間の分離度特
性を同時に実現することが可能である。受信フロントエ
ンド回路としては、ＲＦ、Ｌｏ増幅器の持つ入出力間分
離度も加味することができるので、高い周波数でも更に
良好な分離度特性が実現できる。
【００５１】以上のように、差信号を出力とする周波数
変換回路を構成する混合素子として、信号を入力する第
１、第３のゲ−トに加えて、２入力信号間にゲ−トを高
周波的に接地した第２ゲ−トと、第３ゲ−トと混合出力
間にゲ−トを高周波的に接地した第４のゲ−トを有する
４ゲ−トＦＥＴから成る周波数変換回路６３を用いるこ
とで、２入力信号間ならびに第３ゲ−トと混合出力間の
両方とも、良好な分離度特性が実現できるとともにＲ
Ｆ、Ｌｏ増幅回路を付加し、その整合回路、周波数変換
回路との接続回路にも工夫をこらすことで、第４の実施
例で述べているように低Ｌｏ信号で低雑音、低歪の特性
を持ち、ＲＦ、Ｌｏ２入力信号間ならびにＬｏ入力、Ｉ
Ｆ出力信号間の分離度が高い小形な受信フロントエンド
回路が実現可能である。
変換回路を構成する混合素子として、信号を入力する第
１、第３のゲ−トに加えて、２入力信号間にゲ−トを高
周波的に接地した第２ゲ−トと、第３ゲ−トと混合出力
間にゲ−トを高周波的に接地した第４のゲ−トを有する
４ゲ−トＦＥＴから成る周波数変換回路６３を用いるこ
とで、２入力信号間ならびに第３ゲ−トと混合出力間の
両方とも、良好な分離度特性が実現できるとともにＲ
Ｆ、Ｌｏ増幅回路を付加し、その整合回路、周波数変換
回路との接続回路にも工夫をこらすことで、第４の実施
例で述べているように低Ｌｏ信号で低雑音、低歪の特性
を持ち、ＲＦ、Ｌｏ２入力信号間ならびにＬｏ入力、Ｉ
Ｆ出力信号間の分離度が高い小形な受信フロントエンド
回路が実現可能である。
【００５２】（実施例６）以下、本発明の第６の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００５３】図６は本発明の第６の実施例における和信
号を出力とする周波数変換回路を用いた送信アップミキ
サ回路を示す図である。図６において、７１はＬｏ入力
端子、７２はＭＯＤ入力端子、７３はＲＦ出力端子、７
４はＬｏ−ＭＩＸ接続回路、７５はＭＯＤ−ＭＩＸ接続
回路、７７はＬｏ整合回路、７８はＭＯＤ整合回路、７
９はＲＦ整合回路、８１はデュアルゲ−トＦＥＴから構
成されるＬｏ増幅回路、８２はデュアルゲ−トＦＥＴか
ら構成されるＭＯＤ増幅回路、８３はトリプルゲ−トＦ
ＥＴから構成される周波数変換回路である。８４は第１
ゲ−ト電圧端子、８５は第２ゲ−ト電圧端子、８６は第
３ゲ−ト電圧端子、９０は電源電圧端子である。また、
第３ゲ−ト端子は、抵抗によりバイアス電圧が供給され
るとともにコンデンサにより高周波的に接地されてい
る。
号を出力とする周波数変換回路を用いた送信アップミキ
サ回路を示す図である。図６において、７１はＬｏ入力
端子、７２はＭＯＤ入力端子、７３はＲＦ出力端子、７
４はＬｏ−ＭＩＸ接続回路、７５はＭＯＤ−ＭＩＸ接続
回路、７７はＬｏ整合回路、７８はＭＯＤ整合回路、７
９はＲＦ整合回路、８１はデュアルゲ−トＦＥＴから構
成されるＬｏ増幅回路、８２はデュアルゲ−トＦＥＴか
ら構成されるＭＯＤ増幅回路、８３はトリプルゲ−トＦ
ＥＴから構成される周波数変換回路である。８４は第１
ゲ−ト電圧端子、８５は第２ゲ−ト電圧端子、８６は第
３ゲ−ト電圧端子、９０は電源電圧端子である。また、
第３ゲ−ト端子は、抵抗によりバイアス電圧が供給され
るとともにコンデンサにより高周波的に接地されてい
る。
【００５４】上記のように構成されたトリプルゲ−トＦ
ＥＴから構成される和信号出力の周波数変換回路を用い
た送信アップミキサ回路について、以下その動作を説明
する。図４、５に示した差信号出力を得る受信フロント
エンド回路と異なり、送信アップミキサ回路では、和信
号を出力とするので、高い分離度が要求されるのは、Ｍ
ＯＤ信号とＬｏ信号間ではなく、周波数が近接している
Ｌｏ信号、ＲＦ出力信号間である。従って、Ｌｏ入力信
号とＲＦ出力信号の間に、ゲ−トを高周波的に接地した
第３のゲ−トを設け、Ｌｏ入力信号とＲＦ出力信号の分
離度を確保し、Ｌｏ信号のＲＦ出力端への漏洩抑圧ある
いはＲＦ出力信号のＬｏ信号端への回り込みによる動作
の不安定性を低減している。
ＥＴから構成される和信号出力の周波数変換回路を用い
た送信アップミキサ回路について、以下その動作を説明
する。図４、５に示した差信号出力を得る受信フロント
エンド回路と異なり、送信アップミキサ回路では、和信
号を出力とするので、高い分離度が要求されるのは、Ｍ
ＯＤ信号とＬｏ信号間ではなく、周波数が近接している
Ｌｏ信号、ＲＦ出力信号間である。従って、Ｌｏ入力信
号とＲＦ出力信号の間に、ゲ−トを高周波的に接地した
第３のゲ−トを設け、Ｌｏ入力信号とＲＦ出力信号の分
離度を確保し、Ｌｏ信号のＲＦ出力端への漏洩抑圧ある
いはＲＦ出力信号のＬｏ信号端への回り込みによる動作
の不安定性を低減している。
【００５５】局部発振器（図示せず）からの出力は、Ｌ
ｏ入力端子７１、Ｌｏ整合回路７７、Ｌｏ増幅回路８１
を経て増幅され、Ｌｏ増幅回路のドレイン電圧を印加で
きるように構成した接続回路７４を介して、トリプルゲ
−トＦＥＴから構成される周波数変換回路８３に入力さ
れる。
ｏ入力端子７１、Ｌｏ整合回路７７、Ｌｏ増幅回路８１
を経て増幅され、Ｌｏ増幅回路のドレイン電圧を印加で
きるように構成した接続回路７４を介して、トリプルゲ
−トＦＥＴから構成される周波数変換回路８３に入力さ
れる。
【００５６】一方、変調器（図示せず）からのＭＯＤ信
号は、ＭＯＤ入力端子７２、ＭＯＤ整合回路７８、ＭＯ
Ｄ増幅回路８２を経て増幅され、ＭＯＤ増幅回路のドレ
イン電圧を印加できるように構成した接続回路７５を介
して、トリプルゲ−トＦＥＴから構成される周波数変換
回路８３に入力される。この周波数変換回路８３で、Ｍ
ＯＤ信号はＬｏ信号と混合し、ＲＦ周波数に変換され
て、ＲＦ整合回路７９を経てＩＦ出力端子７３から出力
され、変換利得、歪特性などの所望特性を有する送信ア
ップミキサが実現できる。
号は、ＭＯＤ入力端子７２、ＭＯＤ整合回路７８、ＭＯ
Ｄ増幅回路８２を経て増幅され、ＭＯＤ増幅回路のドレ
イン電圧を印加できるように構成した接続回路７５を介
して、トリプルゲ−トＦＥＴから構成される周波数変換
回路８３に入力される。この周波数変換回路８３で、Ｍ
ＯＤ信号はＬｏ信号と混合し、ＲＦ周波数に変換され
て、ＲＦ整合回路７９を経てＩＦ出力端子７３から出力
され、変換利得、歪特性などの所望特性を有する送信ア
ップミキサが実現できる。
【００５７】接続回路７４、７５は、受信フロントエン
ド回路と同様に、電源からインダクタを経て増幅回路の
ドレイン電圧を供給するとともに増幅回路の出力整合回
路と周波数変換回路の入力整合回路を統合化を図り、回
路の小形化、簡略化を実現している。
ド回路と同様に、電源からインダクタを経て増幅回路の
ドレイン電圧を供給するとともに増幅回路の出力整合回
路と周波数変換回路の入力整合回路を統合化を図り、回
路の小形化、簡略化を実現している。
【００５８】整合回路７７、７８は、所望の周波数で増
幅器を構成するデュアルゲ−トＦＥＴの入力インピ−ダ
ンス（ＵＨＦ帯では容量性で高いインピ−ダンスを示
す。）を信号源インピ−ダンス（通常５０Ω）に整合さ
せるものであり、受信フロントエンド回路と同様に、素
子バラツキに対して特性変化の少ない回路形式が採用さ
れる。
幅器を構成するデュアルゲ−トＦＥＴの入力インピ−ダ
ンス（ＵＨＦ帯では容量性で高いインピ−ダンスを示
す。）を信号源インピ−ダンス（通常５０Ω）に整合さ
せるものであり、受信フロントエンド回路と同様に、素
子バラツキに対して特性変化の少ない回路形式が採用さ
れる。
【００５９】以上のように本実施例によれば、ＭＯＤ、
Ｌｏ信号をそれぞれ第１ゲ−ト、第２ゲ−トに入力する
とともに、周波数が近接するＬｏ信号、ＲＦ出力間にゲ
−トを高周波的に接地した第３ゲ−トを設け、分離度特
性を改善したトリプルゲ−トＦＥＴを用い、その前段に
ＭＯＤ増幅回路、Ｌｏ増幅回路を配して、低Ｌｏ信号で
高利得、低歪、良好な分離度特性を実現している。ま
た、ＭＯＤ、Ｌｏ増幅器を構成するデュアルゲ−トＦＥ
Ｔの第２ゲ−トを高周波的に接地することで更に分離度
特性の向上を、増幅回路の出力整合回路と周波数変換回
路の入力整合回路を一体化することで、回路の小形化、
簡略化を実現している。
Ｌｏ信号をそれぞれ第１ゲ−ト、第２ゲ−トに入力する
とともに、周波数が近接するＬｏ信号、ＲＦ出力間にゲ
−トを高周波的に接地した第３ゲ−トを設け、分離度特
性を改善したトリプルゲ−トＦＥＴを用い、その前段に
ＭＯＤ増幅回路、Ｌｏ増幅回路を配して、低Ｌｏ信号で
高利得、低歪、良好な分離度特性を実現している。ま
た、ＭＯＤ、Ｌｏ増幅器を構成するデュアルゲ−トＦＥ
Ｔの第２ゲ−トを高周波的に接地することで更に分離度
特性の向上を、増幅回路の出力整合回路と周波数変換回
路の入力整合回路を一体化することで、回路の小形化、
簡略化を実現している。
【００６０】なお、ＭＯＤ信号レベルが十分大きい場合
には、ＭＯＤ増幅回路、ＭＯＤ−ＭＩＸ接続回路を省略
し、回路の簡単化を図ってもよいことは言うまでもな
い。
には、ＭＯＤ増幅回路、ＭＯＤ−ＭＩＸ接続回路を省略
し、回路の簡単化を図ってもよいことは言うまでもな
い。
【００６１】（実施例７）以下、本発明の第７の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００６２】図７は本発明の第７の実施例における和信
号を出力とする周波数変換回路を用いた送信アップミキ
サ回路を示す図である。図７において、図６と異なるの
は、ＭＯＤ増幅回路の第２ゲ−トをソ−スに接続するの
ではなく、外部に取り出した点である。図７において、
図６と同じ番号を付したものは、図６と同じ働きをする
ものである。８７は利得制御用端子、９２はＭＯＤ増幅
回路である。
号を出力とする周波数変換回路を用いた送信アップミキ
サ回路を示す図である。図７において、図６と異なるの
は、ＭＯＤ増幅回路の第２ゲ−トをソ−スに接続するの
ではなく、外部に取り出した点である。図７において、
図６と同じ番号を付したものは、図６と同じ働きをする
ものである。８７は利得制御用端子、９２はＭＯＤ増幅
回路である。
【００６３】上記のように構成されたトリプルゲ−トＦ
ＥＴから構成される和信号出力の周波数変換回路を用
い、利得制御機能を有するＭＯＤ増幅回路を内蔵した送
信アップミキサ回路について、以下その動作を説明す
る。送信アップミキサ回路としての基本動作は、第６の
実施例と同じなので、説明は省略するが、図６に示した
送信アップミキサ回路と異なり、ＭＯＤ増幅回路を構成
する第２ゲ−トを高周波的に接地するとともにこのバイ
アスを制御することで、ＭＯＤ信号の出力レベルを変化
させ、和信号出力であるＲＦ信号の出力レベルを利得制
御用端子８７の電圧に対応して制御するものである。
ＥＴから構成される和信号出力の周波数変換回路を用
い、利得制御機能を有するＭＯＤ増幅回路を内蔵した送
信アップミキサ回路について、以下その動作を説明す
る。送信アップミキサ回路としての基本動作は、第６の
実施例と同じなので、説明は省略するが、図６に示した
送信アップミキサ回路と異なり、ＭＯＤ増幅回路を構成
する第２ゲ−トを高周波的に接地するとともにこのバイ
アスを制御することで、ＭＯＤ信号の出力レベルを変化
させ、和信号出力であるＲＦ信号の出力レベルを利得制
御用端子８７の電圧に対応して制御するものである。
【００６４】以上のように本実施例によれば、周波数変
換素子に歪特性、分離度特性が良好なトリプルゲ−トＦ
ＥＴを用い、その前段にＭＯＤ増幅回路、Ｌｏ増幅回路
を配して、増幅回路の出力整合回路と周波数変換回路の
入力整合回路を一体化することで、低Ｌｏ信号で高利
得、低歪、高分離度特性、回路の小形化、簡略化を実現
している。また、ＭＯＤ増幅回路を構成するデュアルゲ
−トＦＥＴの第２ゲ−トを高周波的に接地するとともに
バイアス電圧を制御することで、ＲＦ出力レベルを変化
させることが可能である。
換素子に歪特性、分離度特性が良好なトリプルゲ−トＦ
ＥＴを用い、その前段にＭＯＤ増幅回路、Ｌｏ増幅回路
を配して、増幅回路の出力整合回路と周波数変換回路の
入力整合回路を一体化することで、低Ｌｏ信号で高利
得、低歪、高分離度特性、回路の小形化、簡略化を実現
している。また、ＭＯＤ増幅回路を構成するデュアルゲ
−トＦＥＴの第２ゲ−トを高周波的に接地するとともに
バイアス電圧を制御することで、ＲＦ出力レベルを変化
させることが可能である。
【００６５】なお、第７の実施例ではＲＦ信号出力を制
御するのに、ＭＯＤ増幅回路の第２ゲ−トを制御する方
式を示したが、Ｌｏ増幅回路の第２ゲ−トを制御する方
式でも同様の効果が得られることは言うまでもない。
御するのに、ＭＯＤ増幅回路の第２ゲ−トを制御する方
式を示したが、Ｌｏ増幅回路の第２ゲ−トを制御する方
式でも同様の効果が得られることは言うまでもない。
【００６６】（実施例８）以下、本発明の第８の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００６７】図８は本発明の第８の実施例における和信
号を出力とする周波数変換回路を用いた送信アップミキ
サ回路を示す図である。図８において、図６と異なるの
は、ＦＥＴのゲ−ト数を３ではなく４とした点である。
図８において、図６と同じ番号を付したものは、図６と
同じ働きをするものである。９３は４ゲ−トＦＥＴから
構成される周波数変換回路、９４はＭＯＤ信号が入力さ
れる第１ゲ−トの電圧端子、９５は高周波的に接地した
第２ゲ−ト電圧端子、９６はＬｏ信号が入力される第３
ゲ−トの電圧端子、９７は高周波的に接地した第４ゲ−
ト電圧端子である。 上記のように構成された４ゲ−ト
ＦＥＴから構成される和信号出力の周波数変換回路を用
いた送信アップミキサ回路について、以下その動作を説
明する。送信アップミキサとしての基本動作は、第６、
７の実施例と同じなので、説明は省略するが、図６、７
に示したトリプルゲ−トＦＥＴ構成の周波数変換器を用
いた送信アップミキサ回路と異なり、高周波的に接地し
たゲ−トを２入力信号間ならびにＬｏ入力信号、混合出
力信号間に挿入した周波数変換回路を用いているので、
２入力信号間ならびにＬｏ入力信号、混合出力信号間の
分離度特性を同時に実現することが可能である。送信ア
ップミキサ回路としては、ＭＯＤ、Ｌｏ増幅器の持つ入
出力間分離度も加味することができるので、高い周波数
でも更に良好な分離度特性が実現できる。
号を出力とする周波数変換回路を用いた送信アップミキ
サ回路を示す図である。図８において、図６と異なるの
は、ＦＥＴのゲ−ト数を３ではなく４とした点である。
図８において、図６と同じ番号を付したものは、図６と
同じ働きをするものである。９３は４ゲ−トＦＥＴから
構成される周波数変換回路、９４はＭＯＤ信号が入力さ
れる第１ゲ−トの電圧端子、９５は高周波的に接地した
第２ゲ−ト電圧端子、９６はＬｏ信号が入力される第３
ゲ−トの電圧端子、９７は高周波的に接地した第４ゲ−
ト電圧端子である。 上記のように構成された４ゲ−ト
ＦＥＴから構成される和信号出力の周波数変換回路を用
いた送信アップミキサ回路について、以下その動作を説
明する。送信アップミキサとしての基本動作は、第６、
７の実施例と同じなので、説明は省略するが、図６、７
に示したトリプルゲ−トＦＥＴ構成の周波数変換器を用
いた送信アップミキサ回路と異なり、高周波的に接地し
たゲ−トを２入力信号間ならびにＬｏ入力信号、混合出
力信号間に挿入した周波数変換回路を用いているので、
２入力信号間ならびにＬｏ入力信号、混合出力信号間の
分離度特性を同時に実現することが可能である。送信ア
ップミキサ回路としては、ＭＯＤ、Ｌｏ増幅器の持つ入
出力間分離度も加味することができるので、高い周波数
でも更に良好な分離度特性が実現できる。
【００６８】以上のように、和信号を出力とする周波数
変換回路を構成する混合素子として、信号を入力する第
１、第３のゲ−トに加えて、２入力信号間にゲ−トを高
周波的に接地した第２ゲ−トと、第３ゲ−トと混合出力
間にゲ−トを高周波的に接地した第４のゲ−トを有する
４ゲ−トＦＥＴから成る周波数変換回路９３を用いるこ
とで、２入力信号間ならびに第３ゲ−トと混合出力間の
両方とも、良好な分離度特性が実現でき、安定な回路が
実現できる。また、ＭＯＤ、Ｌｏ増幅器を構成するデュ
アルゲ−トＦＥＴの第２ゲ−トを高周波的に接地するこ
とで、更に分離度特性の向上を、増幅器の出力整合回路
と周波数変換回路の入力整合回路を一体化することで、
回路の小形化、簡略化も実現している。
変換回路を構成する混合素子として、信号を入力する第
１、第３のゲ−トに加えて、２入力信号間にゲ−トを高
周波的に接地した第２ゲ−トと、第３ゲ−トと混合出力
間にゲ−トを高周波的に接地した第４のゲ−トを有する
４ゲ−トＦＥＴから成る周波数変換回路９３を用いるこ
とで、２入力信号間ならびに第３ゲ−トと混合出力間の
両方とも、良好な分離度特性が実現でき、安定な回路が
実現できる。また、ＭＯＤ、Ｌｏ増幅器を構成するデュ
アルゲ−トＦＥＴの第２ゲ−トを高周波的に接地するこ
とで、更に分離度特性の向上を、増幅器の出力整合回路
と周波数変換回路の入力整合回路を一体化することで、
回路の小形化、簡略化も実現している。
【００６９】なお、第８の実施例では、ＭＯＤ増幅回路
に利得制御機能を持たせてないが、第７の実施例で述べ
たようにＭＯＤあるいはＬｏ増幅回路に第２ゲ−ト電圧
を制御する機能を盛り込むことで、ＲＦ出力信号の出力
レベルを変化させることが可能であることは言うまでも
ない。
に利得制御機能を持たせてないが、第７の実施例で述べ
たようにＭＯＤあるいはＬｏ増幅回路に第２ゲ−ト電圧
を制御する機能を盛り込むことで、ＲＦ出力信号の出力
レベルを変化させることが可能であることは言うまでも
ない。
【００７０】
【発明の効果】以上のように本発明は、差信号出力を得
る周波数変換回路の場合には、周波数が近接し、高分離
度特性が得にくいＬｏ、ＲＦ入力信号間に、和信号出力
を得る周波数変換回路の場合には、Ｌｏ入力信号と混合
出力間の分離度を確保するために、Ｌｏ入力、混合出力
信号間に、また、和差いずれの周波数変換回路でも可能
だが、２入力信号間と入出力間の両方に、ゲ−トを高周
波的に接地したＦＥＴを挿入することで、周波数間隔が
近接し、分離度確保が難しい信号間の分離度を確保する
とともに、周波数が高く漏洩しやすい信号を抑圧するこ
とができるなど、良好な分離度特性を有する優れた周波
数変換回路を実現できるものである。
る周波数変換回路の場合には、周波数が近接し、高分離
度特性が得にくいＬｏ、ＲＦ入力信号間に、和信号出力
を得る周波数変換回路の場合には、Ｌｏ入力信号と混合
出力間の分離度を確保するために、Ｌｏ入力、混合出力
信号間に、また、和差いずれの周波数変換回路でも可能
だが、２入力信号間と入出力間の両方に、ゲ−トを高周
波的に接地したＦＥＴを挿入することで、周波数間隔が
近接し、分離度確保が難しい信号間の分離度を確保する
とともに、周波数が高く漏洩しやすい信号を抑圧するこ
とができるなど、良好な分離度特性を有する優れた周波
数変換回路を実現できるものである。
【００７１】また、この周波数変換回路の前段に増幅回
路を配し、その出力整合回路と周波数変換回路の入力整
合回路を統合化することで、回路の簡略化を図りつつ、
少ないＬｏ信号で、低雑音、高分離度を有し、回路素子
のバラツキに対して特性変動が少ない受信フロントエン
ドならびにＬｏ入力信号とＲＦ出力信号間の分離度が高
く、安定な送信アップミキサが実現可能である。
路を配し、その出力整合回路と周波数変換回路の入力整
合回路を統合化することで、回路の簡略化を図りつつ、
少ないＬｏ信号で、低雑音、高分離度を有し、回路素子
のバラツキに対して特性変動が少ない受信フロントエン
ドならびにＬｏ入力信号とＲＦ出力信号間の分離度が高
く、安定な送信アップミキサが実現可能である。
【図１】本発明の第１の実施例における周波数変換回路
の回路図
の回路図
【図２】本発明の第２の実施例における周波数変換回路
の回路図
の回路図
【図３】本発明の第３の実施例における周波数変換回路
の回路図
の回路図
【図４】（ａ）本発明の第１の実施例における周波数変
換回路を用いた受信フロントエンド回路の回路図 （ｂ）同受信フロントエンド回路を構成する周波数変換
回路とその前段に設けた増幅回路との接続回路の実施例
を示す回路図 （Ｃ）同受信フロントエンド回路を構成する増幅回路の
整合回路を示す第１の実施例を示す回路図 （ｄ）同受信フロントエンド回路を構成する増幅回路の
整合回路を示す第２の実施例を示す回路図
換回路を用いた受信フロントエンド回路の回路図 （ｂ）同受信フロントエンド回路を構成する周波数変換
回路とその前段に設けた増幅回路との接続回路の実施例
を示す回路図 （Ｃ）同受信フロントエンド回路を構成する増幅回路の
整合回路を示す第１の実施例を示す回路図 （ｄ）同受信フロントエンド回路を構成する増幅回路の
整合回路を示す第２の実施例を示す回路図
【図５】本発明の第５の実施例における周波数変換回路
を用いた受信フロントエンド回路の回路図
を用いた受信フロントエンド回路の回路図
【図６】本発明の第６の実施例における周波数変換回路
を用いた送信アップミキサ回路の回路図
を用いた送信アップミキサ回路の回路図
【図７】本発明の第７の実施例における周波数変換回路
を用いた送信アップミキサ回路の回路図
を用いた送信アップミキサ回路の回路図
【図８】本発明の第８の実施例における周波数変換回路
を用いた送信アップミキサ回路の回路図
を用いた送信アップミキサ回路の回路図
【図９】従来のデュアルゲ−トＦＥＴを用いた周波数変
換回路の回路図
換回路の回路図
１１、２１、３１、４１、７１ Ｌｏ入力端子 １２、４２ ＲＦ入力端子 ２２、３２、７２ ＭＯＤ入力端子 １３、４３ ＩＦ出力端子 ２３、３３、７３ ＲＦ出力端子 １４、２４、３４、５４、６４、８４、９４ 第１ゲ−
ト電圧端子 １５、２５、３５、５５、６５、８５、９５ 第２ゲ−
ト電圧端子 １６、２６、３６、５６、６６、８６、９６ 第３ゲ−
ト電圧端子 ４０、６７、９７ 第４ゲ−ト電圧端子 １７、２７、３７、４７、７７ Ｌｏ整合回路 １８、２９、３９、４８、７９ ＲＦ整合回路 １９、４９ ＩＦ整合回路 ２０、３０、５０、６０、９０ 電源電圧端子 ２８、３８、７８ ＭＯＤ整合回路 ４４、７４ Ｌｏ−ＭＩＸ接続回路 ４５ ＲＦ−ＭＩＸ接続回路 ７５ ＭＯＤ−ＭＩＸ接続回路 ５１、８１ Ｌｏ増幅回路 ５２ ＲＦ増幅回路 ８２、９２ ＭＯＤ増幅回路 ５３、６３、８３、９３ 周波数変換回路 ８７ 利得制御用端子 １０１、１０２ トリプルゲ−トＦＥＴ １０３ ４ゲ−トＦＥＴ
ト電圧端子 １５、２５、３５、５５、６５、８５、９５ 第２ゲ−
ト電圧端子 １６、２６、３６、５６、６６、８６、９６ 第３ゲ−
ト電圧端子 ４０、６７、９７ 第４ゲ−ト電圧端子 １７、２７、３７、４７、７７ Ｌｏ整合回路 １８、２９、３９、４８、７９ ＲＦ整合回路 １９、４９ ＩＦ整合回路 ２０、３０、５０、６０、９０ 電源電圧端子 ２８、３８、７８ ＭＯＤ整合回路 ４４、７４ Ｌｏ−ＭＩＸ接続回路 ４５ ＲＦ−ＭＩＸ接続回路 ７５ ＭＯＤ−ＭＩＸ接続回路 ５１、８１ Ｌｏ増幅回路 ５２ ＲＦ増幅回路 ８２、９２ ＭＯＤ増幅回路 ５３、６３、８３、９３ 周波数変換回路 ８７ 利得制御用端子 １０１、１０２ トリプルゲ−トＦＥＴ １０３ ４ゲ−トＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹本 誠 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (23)
- 【請求項１】 混合する高周波信号と局部発振信号との
２入力信号を、第１、第２のＦＥＴのゲ−トに印加し、
第１のＦＥＴのソ−スを高周波的に接地し、高い分離度
を必要とする信号間に、ゲ−トを高周波的に接地したＦ
ＥＴを少なくても１個以上挿入したことを特徴とする周
波数変換回路。 - 【請求項２】 第１、第２のＦＥＴの間に、ゲ−トを高
周波的に接地した第３のＦＥＴを挿入したことを特徴と
する請求項１記載の周波数変換回路。 - 【請求項３】 第２ＦＥＴの出力に、ゲ−トを高周波的
に接地した第３のＦＥＴを接続し、この第３のＦＥＴか
ら出力を得ることを特徴とする請求項１記載の周波数変
換回路。 - 【請求項４】 混合する２入力信号の差を出力する周波
数変換回路であって、混合する２入力用ＦＥＴの間に、
ゲ−トを高周波的に接地した第３のＦＥＴを挿入したこ
とを特徴とする請求項２記載の周波数変換回路。 - 【請求項５】 混合する２入力信号の和を出力する周波
数変換回路であって、局部発振信号入力用の第２ＦＥＴ
のドレインに、ゲ−トを高周波的に接地した第３のＦＥ
Ｔを接続し、この第３のＦＥＴのドレインから混合出力
を得ることを特徴とする請求項３記載の周波数変換回
路。 - 【請求項６】 混合する２入力信号の差あるいは和を出
力する周波数変換回路であって、混合する２入力用ＦＥ
Ｔの間にゲ−トを高周波的に接地した第３のＦＥＴを接
続するとともに、局部発振信号信号入力用の第２ＦＥＴ
のドレインにゲ−トを高周波的に接地した第４のＦＥＴ
を接続し、この第４のＦＥＴのドレインから混合出力を
得ることを特徴とする請求項１記載の周波数変換回路。 - 【請求項７】 受信信号を第１の整合回路を経て第１ゲ
−トに入力し、第２ゲ−トとソ−スを高周波的に接地し
た第１のデュアルゲ−トＦＥＴからなる回路と、局部発
振信号を第２の整合回路を経て第１ゲ−トに入力し、第
２ゲ−トとソ−スを高周波的に接地した第２のデュアル
ゲ−トＦＥＴからなる回路と、前記第１のデュアルゲ−
トＦＥＴ回路の出力を第１の接続回路を経て、前記第２
のデュアルゲ−トＦＥＴ回路の出力を第２の接続回路を
経て、入力する少なくても３つ以上のＦＥＴから構成さ
れる第３のＦＥＴ回路と、混合されたＩＦ出力を外部に
取り出すＩＦ整合回路を備えた受信フロントエンド回
路。 - 【請求項８】 第１および第２の接続回路は、第１およ
び第２のデュアルゲ−トＦＥＴ回路の出力整合回路と第
３のＦＥＴ回路の入力整合回路を共用化したもので、第
１および第２のデュアルゲ−トＦＥＴにドレイン電圧を
供給するインダクタと兼用のインダクタならびにコンデ
ンサからなることを特徴とする請求項７記載の受信フロ
ントエンド回路。 - 【請求項９】 第１、第２の整合回路が、少なくても２
個のインダクタから構成されることを特徴とする請求項
７記載の受信フロントエンド回路。 - 【請求項１０】 第１、第２の整合回路の一方または両
方が、デュアルゲ−トＦＥＴ回路側に並列のインダクタ
を、その出力に直列のインダクタを接続したことを特徴
とする請求項７記載の受信フロントエンド回路。 - 【請求項１１】 第１、第２の整合回路の一方または両
方が、デュアルゲ−トＦＥＴ回路側に直列のインダクタ
を、その出力に並列のインダクタを接続したことを特徴
とする請求項７記載の受信フロントエンド回路。 - 【請求項１２】 第３のＦＥＴ回路が、請求項４記載の
周波数変換回路であることを特徴とする請求項７記載の
受信フロントエンド回路。 - 【請求項１３】 第３のＦＥＴ回路が、請求項６記載の
周波数変換回路であることを特徴とする請求項７記載の
受信フロントエンド回路。 - 【請求項１４】 局部発振信号を第３の整合回路を経て
第１ゲ−トに入力し、第２ゲ−トとソ−スを高周波的に
接地した第３のデュアルゲ−トＦＥＴからなる回路と、
変調器出力信号を第４の整合回路を経て第１ゲ−トに入
力し、第２ゲ−トとソ−スを高周波的に接地した第４の
デュアルゲ−トＦＥＴからなる回路と、前記第３のデュ
アルゲ−トＦＥＴ回路の出力は第３の接続回路を経て、
前記第４のデュアルゲ−トＦＥＴ回路の出力は第４の接
続回路を経て、入力する少なくても３つ以上のＦＥＴか
ら構成される第５のＦＥＴ回路と、混合されたＲＦ出力
を外部に取り出すＲＦ整合回路を備えた送信アップミキ
サ回路。 - 【請求項１５】 局部発振信号を第３の整合回路を経て
第１ゲ−トに入力し、第２ゲ−トとソ−スを高周波的に
接地した第３のデュアルゲ−トＦＥＴからなる回路と、
変調器出力信号は第４の整合回路を経て、前記第３のデ
ュアルゲ−トＦＥＴ回路の出力は第３の接続回路を経
て、入力する少なくても３つ以上のＦＥＴから構成され
る第５のＦＥＴ回路と、混合されたＲＦ出力を外部に取
り出すＲＦ整合回路を備えた送信アップミキサ回路。 - 【請求項１６】 局部発振信号用の第３のデュアルゲ−
トＦＥＴからなる回路あるいは変調器出力信号用の第４
のデュアルゲ−トＦＥＴからなる回路の第２ゲ−ト電圧
を制御し、ＲＦ出力信号を変化させることを特徴とする
請求項１４、１５記載の送信アップミキサ回路。 - 【請求項１７】 第３、第４の接続回路は、第３、第４
のデュアルゲ−トＦＥＴ回路の出力整合回路と第５のＦ
ＥＴ回路の入力整合回路を共用化したもので、第３、第
４のデュアルゲ−トＦＥＴにドレイン電圧を供給するイ
ンダクタと兼用のインダクタならびにコンデンサからな
ることを特徴とする請求項１４記載の送信アップミキサ
回路。 - 【請求項１８】 第３の接続回路は、第３のデュアルゲ
−トＦＥＴ回路の出力整合回路と第５のＦＥＴ回路の入
力整合回路を共用化したもので、第３のデュアルゲ−ト
ＦＥＴにドレイン電圧を供給するインダクタと兼用のイ
ンダクタならびにコンデンサからなることを特徴とする
請求項１５記載の送信アップミキサ回路。 - 【請求項１９】 第３の整合回路が、少なくても２個の
インダクタから構成されることを特徴とする請求項１
４、１５記載の送信アップミキサ回路。 - 【請求項２０】 第３の整合回路が、第３のデュアルゲ
−トＦＥＴ回路側に並列のインダクタを、その出力に直
列のインダクタを接続したことを特徴とする請求項１
４、１５記載の送信アップミキサ回路。 - 【請求項２１】 第３の整合回路が、第３のデュアルゲ
−トＦＥＴ回路側に直列のインダクタを、その出力に並
列のインダクタを接続したことを特徴とする請求項１
４、１５記載の送信アップミキサ回路。 - 【請求項２２】 第５のＦＥＴ回路が、請求項５記載の
周波数変換回路であることを特徴とする請求項１４、１
５記載の送信アップミキサ回路。 - 【請求項２３】 第５のＦＥＴ回路が、請求項６記載の
周波数変換回路であることを特徴とする請求項１４、１
５記載の送信アップミキサ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325066A JPH06291556A (ja) | 1993-02-05 | 1993-12-22 | 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路 |
| US08/191,527 US5448197A (en) | 1993-02-05 | 1994-02-04 | Frequency conversion circuit and mixing circuit including the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-18376 | 1993-02-05 | ||
| JP1837693 | 1993-02-05 | ||
| JP5325066A JPH06291556A (ja) | 1993-02-05 | 1993-12-22 | 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291556A true JPH06291556A (ja) | 1994-10-18 |
Family
ID=26355060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5325066A Pending JPH06291556A (ja) | 1993-02-05 | 1993-12-22 | 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5448197A (ja) |
| JP (1) | JPH06291556A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001691A1 (fr) * | 2001-06-25 | 2003-01-03 | Niigata Seimitsu Co., Ltd. | Recepteur et composant composite |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5752182A (en) * | 1994-05-09 | 1998-05-12 | Matsushita Electric Industrial Co., Ltd. | Hybrid IC |
| US5864255A (en) * | 1994-06-20 | 1999-01-26 | Unisearch Limited | Four quadrant square law analog multiplier using floating gate MOS transitions |
| JP3141936B2 (ja) * | 1998-05-08 | 2001-03-07 | 日本電気株式会社 | 周波数コンバータ |
| US6351632B1 (en) * | 1998-10-13 | 2002-02-26 | Institute Of Microelectronics | Mixer with high order intermodulation suppression and robust conversion gain |
| US6388501B2 (en) * | 2000-04-17 | 2002-05-14 | Prominenet Communications Inc. | MOSFET mixer for low supply voltage |
| JP2003078355A (ja) * | 2001-09-05 | 2003-03-14 | Mitsubishi Electric Corp | ミキサ回路 |
| US20030141537A1 (en) * | 2001-12-28 | 2003-07-31 | Xiaoju Wu | System for multiple input floating gate structures |
| DE10245609B4 (de) * | 2002-09-30 | 2014-01-02 | Advanced Micro Devices, Inc. | Mischvorrichtung |
| US7084693B2 (en) * | 2002-11-25 | 2006-08-01 | Dragonwave, Inc. | Sub-harmonic mixer |
| US7139546B1 (en) * | 2003-04-29 | 2006-11-21 | Ami Semiconductor, Inc. | Up-conversion of a down-converted baseband signal in a direct conversion architecture without the baseband signal passing through active elements |
| US20070045658A1 (en) * | 2005-09-01 | 2007-03-01 | Lear Corporation | System and method to provide power to a motor |
| US7809349B1 (en) * | 2006-10-18 | 2010-10-05 | Rf Micro Devices, Inc. | Radio frequency filter using intermediate frequency impedance translation |
| US7567341B2 (en) * | 2006-12-29 | 2009-07-28 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Optical navigation device adapted for navigation on a transparent structure |
| US8045944B2 (en) * | 2007-09-14 | 2011-10-25 | Qualcomm Incorporated | Offset correction for passive mixers |
| KR102603803B1 (ko) * | 2020-10-12 | 2023-11-17 | 한국전자통신연구원 | 주파수 혼합 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4112373A (en) * | 1976-01-19 | 1978-09-05 | Hitachi, Ltd. | Self-excited mixer circuit using field effect transistor |
| US4090139A (en) * | 1976-05-07 | 1978-05-16 | Rca Corporation | Complementary symmetry FET mixer circuits |
| JPS6218809A (ja) * | 1985-07-18 | 1987-01-27 | Toshiba Corp | チユ−ナａｇｃ回路 |
| US4814649A (en) * | 1987-12-18 | 1989-03-21 | Rockwell International Corporation | Dual gate FET mixing apparatus with feedback means |
| JPH0748667B2 (ja) * | 1988-09-05 | 1995-05-24 | 松下電器産業株式会社 | フロントエンド回路 |
| JPH02274105A (ja) * | 1989-04-17 | 1990-11-08 | Nec Corp | ダブルバランスミキサ回路 |
| US5083050A (en) * | 1990-11-30 | 1992-01-21 | Grumman Aerospace Corporation | Modified cascode mixer circuit |
| GB2263370B (en) * | 1992-01-14 | 1995-04-26 | Nec Corp | Frequency mixer circuit using FET's |
-
1993
- 1993-12-22 JP JP5325066A patent/JPH06291556A/ja active Pending
-
1994
- 1994-02-04 US US08/191,527 patent/US5448197A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001691A1 (fr) * | 2001-06-25 | 2003-01-03 | Niigata Seimitsu Co., Ltd. | Recepteur et composant composite |
| US7133653B2 (en) | 2001-06-25 | 2006-11-07 | Niigata Seimitsu Co., Ltd. | Receiver and composite component having local oscillator components and mixing circuit integrally formed on semiconductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US5448197A (en) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0911985B1 (en) | Dual band transmitter with switchable matching circuit | |
| US7266360B2 (en) | Low noise amplifier for wireless communications | |
| JPH06291556A (ja) | 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路 | |
| US8145176B2 (en) | Front end and high frequency receiver having quadrature low noise amplifier | |
| US20060071712A1 (en) | Variable gain amplifier | |
| US6054902A (en) | High-frequency amplifier | |
| KR20010044853A (ko) | 초고주파 집적 주파수 변환 수신 회로 | |
| JP3436850B2 (ja) | 周波数の異なる複数の信号に整合する無線通信機用の高周波増幅器 | |
| JP2009207031A (ja) | 増幅回路 | |
| US20050043004A1 (en) | Communication apparatus, electronic equipment with communication functions, communication function circuit, amplifier circuit and balun circuit | |
| WO2006034021A1 (en) | Zero if down converter with even order harmonic suppression | |
| JP3853604B2 (ja) | 周波数変換回路 | |
| KR100573924B1 (ko) | 저잡음 및 이미지 억압의 헤테로다인 수신 장치 | |
| JP2523937B2 (ja) | 高周波信号分配回路 | |
| JPH0537245A (ja) | 電子回路 | |
| JP2833022B2 (ja) | 周波数変換回路 | |
| JPH04304705A (ja) | 低雑音増幅器 | |
| JP3140398B2 (ja) | チューナ回路 | |
| JP3262255B2 (ja) | チューナ回路 | |
| JPH0748667B2 (ja) | フロントエンド回路 | |
| KR100204597B1 (ko) | 주파수 혼합기 구조 | |
| JPH07106857A (ja) | 周波数変換回路 | |
| EP4338297A1 (en) | Bidirectional interface port | |
| JPH05160645A (ja) | 周波数変換回路 | |
| JP3984845B2 (ja) | 高周波受信回路 |