JPH02274105A - ダブルバランスミキサ回路 - Google Patents
ダブルバランスミキサ回路Info
- Publication number
- JPH02274105A JPH02274105A JP9797489A JP9797489A JPH02274105A JP H02274105 A JPH02274105 A JP H02274105A JP 9797489 A JP9797489 A JP 9797489A JP 9797489 A JP9797489 A JP 9797489A JP H02274105 A JPH02274105 A JP H02274105A
- Authority
- JP
- Japan
- Prior art keywords
- intermediate frequency
- gate
- source
- frequency signal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダブルバランスミキサ回路に関する。
一般にダブルバランスミキサ回路は、高周波信号のＩＦ
周波数変換などに用いられている。
周波数変換などに用いられている。
第２図は従来のダブルバランスミキサ回路の一例の回路
図である。
図である。
ダブルバランスミキサ回路１．は、高周波信号ＲＦ、Ｒ
Ｆと局部発振信号り。、−をそれぞれ下段及び上段の差
動トランジスタのゲートに入力する差動入力部２と、上
段差動トランジスタの共通ドレインＣＤに接続する負荷
部３ａとを有している。
Ｆと局部発振信号り。、−をそれぞれ下段及び上段の差
動トランジスタのゲートに入力する差動入力部２と、上
段差動トランジスタの共通ドレインＣＤに接続する負荷
部３ａとを有している。
中間周波数出力端Ｔ１Ｆは、共通ドレインＣＤに接続さ
れ、入力される信号ＲＦ 、 ＲＦ 、 Ｌｏ及びＬｏ
は差動増幅の原理によって相殺されるが、局部発振周波
数ｆＯと高周波周波数ｆＲＦの差の中間周波数ｆｌＦの
信号ＩＰは、増幅されて中間周波数出力端Ｔ１Ｆから出
力することができる。
れ、入力される信号ＲＦ 、 ＲＦ 、 Ｌｏ及びＬｏ
は差動増幅の原理によって相殺されるが、局部発振周波
数ｆＯと高周波周波数ｆＲＦの差の中間周波数ｆｌＦの
信号ＩＰは、増幅されて中間周波数出力端Ｔ１Ｆから出
力することができる。
負荷部３の負荷ＭＯＳトランジスタＪ□のゲートＧの電
位は、バイアス抵抗Ｒ１とＲ２で固定して回路電流のわ
ずかな変動でも動作電流を安定にしている。
位は、バイアス抵抗Ｒ１とＲ２で固定して回路電流のわ
ずかな変動でも動作電流を安定にしている。
上述した従来のダブルバランスミキサ回路は、回路のバ
イアス動作点は安定するが、負荷ＭＯＳトランジスタＪ
１のゲートＧとソースＳとが接続されてないため、ソー
スＳが中間周波数信号ＩＰで変化しても追従してゲート
電位は変化しない。
イアス動作点は安定するが、負荷ＭＯＳトランジスタＪ
１のゲートＧとソースＳとが接続されてないため、ソー
スＳが中間周波数信号ＩＰで変化しても追従してゲート
電位は変化しない。
どの程度追従できるかはＭＯＳトランジスタＪ１のＣ□
、Ｃ，、、バイアス抵抗Ｒ，，Ｒ２の抵抗値で決まる時
定数による。
、Ｃ，、、バイアス抵抗Ｒ，，Ｒ２の抵抗値で決まる時
定数による。
ゲートの電位変化がソースの電位変化に追従できないと
、トランジスタＪ、のゲート・ソース電圧ＶＩＩＳが中
間周波数ＩＦで変化してしまうが、もともと回路電流は
一定になろうとするので、結果的にソースＳの電位変化
が抑圧されることになる。
、トランジスタＪ、のゲート・ソース電圧ＶＩＩＳが中
間周波数ＩＦで変化してしまうが、もともと回路電流は
一定になろうとするので、結果的にソースＳの電位変化
が抑圧されることになる。
従って、ソースＳと接続している中間周波数出力端から
の中間周波数信号ＩＦの信号レベルが低下するという欠
点があった。
の中間周波数信号ＩＦの信号レベルが低下するという欠
点があった。
本発明のダブルパンスミキサ回路は、ゲートが直流バイ
アスされたＭＯＳトランジスタを負荷部とする２段型の
差動入力部の上下二対の入力端に、それぞれ高周波信号
と局部発振周波数信号とを入力し、前記ＭＯＳトランジ
スタのソースから中間周波数信号を出力するダブルバラ
ンスミキサ回路において、前記ＭＯＳトランジスタの前
記ゲート及びソースとの間に中間周波数に対して低リア
クタンスの容量を付加して構成されている。
アスされたＭＯＳトランジスタを負荷部とする２段型の
差動入力部の上下二対の入力端に、それぞれ高周波信号
と局部発振周波数信号とを入力し、前記ＭＯＳトランジ
スタのソースから中間周波数信号を出力するダブルバラ
ンスミキサ回路において、前記ＭＯＳトランジスタの前
記ゲート及びソースとの間に中間周波数に対して低リア
クタンスの容量を付加して構成されている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。
ダブルバランスミキサ回路１は、第２図の負荷部３の負
荷トランジスタＪ１のゲートＧとソースＳ間に容量Ｃを
負荷したことが異る魚具外は従来のダブルバランスミキ
サ回路と同一である。
荷トランジスタＪ１のゲートＧとソースＳ間に容量Ｃを
負荷したことが異る魚具外は従来のダブルバランスミキ
サ回路と同一である。
ここで容量Ｃのリアクタンスは、中間周波数に対して十
分に低い値を設定する。
分に低い値を設定する。
負荷Ｍ ＯＳ トランジスタＪ１のゲートＧの電位は、
中間周波数ｆｌＦに対してコンデンサＣで交流的に短絡
されソース電位と同一となる。
中間周波数ｆｌＦに対してコンデンサＣで交流的に短絡
されソース電位と同一となる。
従って、中間周波数信号ＩＦのレベル低下は第２図の従
来の場合よりも少ない。
来の場合よりも少ない。
ここで負荷ＭＯＳトランジスタＪ、のドレインＤとバイ
アス抵抗Ｒ１の電源ＶＤｏ側との間に適切な直列抵抗を
挿入して、容量Ｃの値を減少しても中間周波数信号ＩＦ
の出力レベルを大きくできる効果がある。
アス抵抗Ｒ１の電源ＶＤｏ側との間に適切な直列抵抗を
挿入して、容量Ｃの値を減少しても中間周波数信号ＩＦ
の出力レベルを大きくできる効果がある。
以上説明したように本発明は、容量を負荷ＭＯＳトラン
ジスタのゲ、−ト・ソース間に挿入する事により、変換
利得を上げることができ、かつ直流的にはゲート電位が
固定されているので、回路電流のわずかな変動による動
作点の変化も小さくすることができる。
ジスタのゲ、−ト・ソース間に挿入する事により、変換
利得を上げることができ、かつ直流的にはゲート電位が
固定されているので、回路電流のわずかな変動による動
作点の変化も小さくすることができる。
従来のダブルバランスミキサ回路の一例の回路図である
。
。
１・・・ダブルバランスミキサ回路、２・・・差動入力
部、３・・・負荷部、Ｃ・・・容量、ＣＤ・・・共通ド
レイン、Ｄ・・・トレイン、ＩＦ・・・中間周波数信号
、ＪＩ・・・負荷ＭＯ３トランジスタ、Ｇ・・・ゲート
、Ｌｏ・・・局部発振周波数信号、Ｒ，、Ｒ２・・・バ
イアス抵抗、ＲＦ・・・高周波信号、Ｓ・・・ソース、
ＴＩＦ・・・中間周波数出力端。
部、３・・・負荷部、Ｃ・・・容量、ＣＤ・・・共通ド
レイン、Ｄ・・・トレイン、ＩＦ・・・中間周波数信号
、ＪＩ・・・負荷ＭＯ３トランジスタ、Ｇ・・・ゲート
、Ｌｏ・・・局部発振周波数信号、Ｒ，、Ｒ２・・・バ
イアス抵抗、ＲＦ・・・高周波信号、Ｓ・・・ソース、
ＴＩＦ・・・中間周波数出力端。
代理人 弁理士 内 原 晋
Claims (1)
- ゲートが直流バイアスされたＭＯＳトランジスタを負荷
部とする２段型の差動入力部の上下二対の入力端に、そ
れぞれ高周波信号と局部発振周波数信号とを入力し、前
記ＭＯＳトランジスタのソースから中間周波数信号を出
力するダブルバランスミキサ回路において、前記ＭＯＳ
トランジスタの前記ゲート及びソースとの間に中間周波
数に対して低リアクタンスの容量を付加したことを特徴
とするダブルバランスミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9797489A JPH02274105A (ja) | 1989-04-17 | 1989-04-17 | ダブルバランスミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9797489A JPH02274105A (ja) | 1989-04-17 | 1989-04-17 | ダブルバランスミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02274105A true JPH02274105A (ja) | 1990-11-08 |
Family
ID=14206640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9797489A Pending JPH02274105A (ja) | 1989-04-17 | 1989-04-17 | ダブルバランスミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02274105A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448197A (en) * | 1993-02-05 | 1995-09-05 | Matsushita Electric Industrial Co., Ltd. | Frequency conversion circuit and mixing circuit including the same |
| JP2009182860A (ja) * | 2008-01-31 | 2009-08-13 | Kyocera Corp | 乗算回路及び通信装置 |
-
1989
- 1989-04-17 JP JP9797489A patent/JPH02274105A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448197A (en) * | 1993-02-05 | 1995-09-05 | Matsushita Electric Industrial Co., Ltd. | Frequency conversion circuit and mixing circuit including the same |
| JP2009182860A (ja) * | 2008-01-31 | 2009-08-13 | Kyocera Corp | 乗算回路及び通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4728900A (en) | Balanced differential amplifier | |
| JPS5855685B2 (ja) | ゾウフクカイロ | |
| KR940004925A (ko) | 트랜스포머 회로 및 이중 평형 믹서 회로 | |
| US4742308A (en) | Balanced output analog differential amplifier circuit | |
| EP0439071B1 (en) | Logarithmic amplifier | |
| US6617924B2 (en) | Operational amplifier having large output current with low supply voltage | |
| US7098736B2 (en) | Amplifier circuit | |
| JPH052037A (ja) | ゼロクロス検出回路 | |
| JPS6119134B2 (ja) | ||
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPH02274105A (ja) | ダブルバランスミキサ回路 | |
| JPH044768B2 (ja) | ||
| US4280175A (en) | Alternating to direct voltage converter | |
| US5357188A (en) | Current mirror circuit operable with a low power supply voltage | |
| US5184087A (en) | Transconductance amplifier using parasitic bipolar transistors to embody a constant voltage source | |
| JPS585594B2 (ja) | 整流回路 | |
| JP3338333B2 (ja) | 増幅回路 | |
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPH04172004A (ja) | 差動回路 | |
| JPS6334360Y2 (ja) | ||
| Kuijk | A fast integrated comparator | |
| JP2932502B2 (ja) | 差動増幅回路 | |
| JPH06232654A (ja) | 演算増幅回路 | |
| US7683719B2 (en) | Internal frequency compensation circuit for integrated circuit controllers | |
| JPH0413858Y2 (ja) |