JP2523937B2 - 高周波信号分配回路 - Google Patents
高周波信号分配回路Info
- Publication number
- JP2523937B2 JP2523937B2 JP2127270A JP12727090A JP2523937B2 JP 2523937 B2 JP2523937 B2 JP 2523937B2 JP 2127270 A JP2127270 A JP 2127270A JP 12727090 A JP12727090 A JP 12727090A JP 2523937 B2 JP2523937 B2 JP 2523937B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- high frequency
- frequency signal
- input
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、移動体通信などで多用される高周波信号分
配回路に関するものである。
配回路に関するものである。
従来の技術 最近、自動車電話、携帯電話など移動体通信の分野で
は機器の小形化が急速に進展している。このため、構成
部品の小形化が必要不可欠になっている。高周波信号を
分配する分配回路も例外でない。この高周波信号分配回
路の例としては、分配回路と増幅器を組み合わせた回路
構成が知られている。以下、第４図を参照して、従来の
高周波信号分配回路について説明する。
は機器の小形化が急速に進展している。このため、構成
部品の小形化が必要不可欠になっている。高周波信号を
分配する分配回路も例外でない。この高周波信号分配回
路の例としては、分配回路と増幅器を組み合わせた回路
構成が知られている。以下、第４図を参照して、従来の
高周波信号分配回路について説明する。
第４図において、１は入力信号端子、2,3は分配出力
信号端子、４は分配回路、５は入力整合回路、６は能動
素子部、７は出力整合回路、R1〜R3は分配回路４を構成
する抵抗である。
信号端子、４は分配回路、５は入力整合回路、６は能動
素子部、７は出力整合回路、R1〜R3は分配回路４を構成
する抵抗である。
以上のような構成において、以下その動作について説
明する。高周波信号は、入力信号端子１から分配回路４
に入力され、ここで２分配され、入力整合回路５を介し
てトランジスタなのの能動素子部６でそれぞれ増幅され
た後、出力整合回路７を通して出力信号端子２、３より
取り出される。即ち、高周波入力信号が２分配される。
明する。高周波信号は、入力信号端子１から分配回路４
に入力され、ここで２分配され、入力整合回路５を介し
てトランジスタなのの能動素子部６でそれぞれ増幅され
た後、出力整合回路７を通して出力信号端子２、３より
取り出される。即ち、高周波入力信号が２分配される。
発明が解決しようとする課題 しかし、以上のような回路構成では、入力整合回路が
２つあること、分配回路による分配損失があることなど
小形化、性能の両面で課題を有していた。
２つあること、分配回路による分配損失があることなど
小形化、性能の両面で課題を有していた。
本発明は、従来技術の以上のような課題を、解決する
もので、入力整合回路を削減するとともに、集積回路化
に適した簡単な回路構成をとることにより、小形化を、
また、直接分配することで分配損失を軽減すると同時
に、分離度の良好な回路構成を実現して、高周波信号分
配回路に要求される基本性能である入出力間、出力相互
間の分離度を改善した高周波信号分配回路を提供するこ
とを目的とするものである。
もので、入力整合回路を削減するとともに、集積回路化
に適した簡単な回路構成をとることにより、小形化を、
また、直接分配することで分配損失を軽減すると同時
に、分離度の良好な回路構成を実現して、高周波信号分
配回路に要求される基本性能である入出力間、出力相互
間の分離度を改善した高周波信号分配回路を提供するこ
とを目的とするものである。
課題を解決するための手段 本発明は、入力整合用の抵抗よりなる入力整合回路
と、第２ゲートとソースを高周波的に接地するととも
に、前記入力整合回路の出力を２分して、当該２分され
た出力をそれぞれ１入力する第１、第２のGaAsデュアル
ゲートFET回路と、前記第１、第２のGaAsデュアルゲー
トFET回路の出力にそれぞれ付加した第１、第２の出力
整合回路と、前記第１、第２のGaAsデュアルゲートFET
回路の双方に共通したソース抵抗と、前記第１、第２の
GaAsデュアルゲートFET回路の双方に共通したゲート抵
抗とを具備した高周波信号分配回路において、前記ゲー
ト抵抗の抵抗値を下げることにより当該ゲート抵抗を前
記入力整合回路として用いることにより、上記目的を達
成するものである。
と、第２ゲートとソースを高周波的に接地するととも
に、前記入力整合回路の出力を２分して、当該２分され
た出力をそれぞれ１入力する第１、第２のGaAsデュアル
ゲートFET回路と、前記第１、第２のGaAsデュアルゲー
トFET回路の出力にそれぞれ付加した第１、第２の出力
整合回路と、前記第１、第２のGaAsデュアルゲートFET
回路の双方に共通したソース抵抗と、前記第１、第２の
GaAsデュアルゲートFET回路の双方に共通したゲート抵
抗とを具備した高周波信号分配回路において、前記ゲー
ト抵抗の抵抗値を下げることにより当該ゲート抵抗を前
記入力整合回路として用いることにより、上記目的を達
成するものである。
作用 本発明は上記構成により、分配回路を省略して直接２
分配することにより、分配損失を軽減すると同時に、入
力整合回路を削減し、回路の簡略化を図り、集積回路化
に適した構成としている。また、入出力分離度が良好な
素子であるGaAsデュアルゲートFETを能動素子に用い、
更に第２ゲートを高周波的に接地することで、入出力分
離度を改善して、高周波信号分配回路に要求される基本
性能である分離度を高めている。
分配することにより、分配損失を軽減すると同時に、入
力整合回路を削減し、回路の簡略化を図り、集積回路化
に適した構成としている。また、入出力分離度が良好な
素子であるGaAsデュアルゲートFETを能動素子に用い、
更に第２ゲートを高周波的に接地することで、入出力分
離度を改善して、高周波信号分配回路に要求される基本
性能である分離度を高めている。
実 施 例 以下、図面を参照しながら本発明の第１の実施例につ
いて説明する。
いて説明する。
第１図は、本発明の第１の実施例における高周波信号
分配回路を示す構成図である。第１図において、10は入
力信号端子、11、12は分配信号出力端子、13は入力整合
回路、14はゲート抵抗、ソース抵抗により直流バイアス
を設定し、第２ゲートとソースとを接続し、ソースを容
量により高周波的に接地したGaAsデュアルゲートFET回
路、15は分配出力整合回路である。
分配回路を示す構成図である。第１図において、10は入
力信号端子、11、12は分配信号出力端子、13は入力整合
回路、14はゲート抵抗、ソース抵抗により直流バイアス
を設定し、第２ゲートとソースとを接続し、ソースを容
量により高周波的に接地したGaAsデュアルゲートFET回
路、15は分配出力整合回路である。
以上のような構成において、以下その動作について説
明する。入力信号端子10に入力された高周波信号は、入
力用整合回路13を経て、直接２分配され、それぞれ２つ
のGaAsデュアルゲートFET回路14に入力され増幅された
後、出力整合回路15を介して分配出力信号端子11、12に
出力され、高周波信号分配増幅回路としての動作をす
る。
明する。入力信号端子10に入力された高周波信号は、入
力用整合回路13を経て、直接２分配され、それぞれ２つ
のGaAsデュアルゲートFET回路14に入力され増幅された
後、出力整合回路15を介して分配出力信号端子11、12に
出力され、高周波信号分配増幅回路としての動作をす
る。
以上本実施例によれば、入出力分離度が良好な素子で
あるGaAsデュアルゲートFETの第２ゲートを高周波的に
接地することで、入出力分離度を改善して、分配回路に
要求される入力、分配出力間ならびに分配出力相互間の
分離度を改善している。また、入力整合回路を１つに削
減して回路の簡略化を図り、集積回路化に適した構成と
したもので、高周波信号分配回路の小形化を達成するこ
とが可能である。
あるGaAsデュアルゲートFETの第２ゲートを高周波的に
接地することで、入出力分離度を改善して、分配回路に
要求される入力、分配出力間ならびに分配出力相互間の
分離度を改善している。また、入力整合回路を１つに削
減して回路の簡略化を図り、集積回路化に適した構成と
したもので、高周波信号分配回路の小形化を達成するこ
とが可能である。
第２図は本発明の第２の実施例における高周波信号分
配回路を示す図である。第２図において、第１図の構成
と異る点は、２つのGaAsデュアルゲートFET回路のソー
ス抵抗ならびにゲート抵抗を共通にした点である。第１
図と同じ番号を付したものは第１図と同じ働きをするも
のである。16は第１図で示した２つのGaAsデュアルゲー
トFET回路のソース抵抗ならびにゲート抵抗を共通にし
た回路である。
配回路を示す図である。第２図において、第１図の構成
と異る点は、２つのGaAsデュアルゲートFET回路のソー
ス抵抗ならびにゲート抵抗を共通にした点である。第１
図と同じ番号を付したものは第１図と同じ働きをするも
のである。16は第１図で示した２つのGaAsデュアルゲー
トFET回路のソース抵抗ならびにゲート抵抗を共通にし
た回路である。
以上のような回路構成において、その基本動作は第１
の実施例と同じなので説明を省略するが、分配、増幅用
GaAsデュアルゲートFET回路のソース抵抗ならびにゲー
ト抵抗を共通にしたことで、回路部品点数を３つ省略で
きるとともに集積回路化を図った場合ピン数を削減でき
ると言う大きな利点がある。また、出力整合回路を抵抗
とDCカットコンデンサのみで構成することも可能で、こ
の場合には、出力が２系統あることから部品点数を大幅
に省略できる。
の実施例と同じなので説明を省略するが、分配、増幅用
GaAsデュアルゲートFET回路のソース抵抗ならびにゲー
ト抵抗を共通にしたことで、回路部品点数を３つ省略で
きるとともに集積回路化を図った場合ピン数を削減でき
ると言う大きな利点がある。また、出力整合回路を抵抗
とDCカットコンデンサのみで構成することも可能で、こ
の場合には、出力が２系統あることから部品点数を大幅
に省略できる。
第３図は本発明の第３の実施例における高周波信号分
配回路を示す図である。第３図において、第２図の構成
と異る点は、２つのGaAsデュアルゲートFET回路のソー
ス抵抗ならびにゲート抵抗を共通にし、共通にしたゲー
ト抵抗値を下げることで入力整合回路を形成した点であ
る。第２図と同じ番号を付したものは第２図と同じ働き
をするものである。17は第２図で示した２つのGaAsデュ
アルゲートFET回路のソース抵抗ならびにゲート抵抗を
共通に、共通したゲート抵抗値を下げることで入力整合
回路を形成した回路である。
配回路を示す図である。第３図において、第２図の構成
と異る点は、２つのGaAsデュアルゲートFET回路のソー
ス抵抗ならびにゲート抵抗を共通にし、共通にしたゲー
ト抵抗値を下げることで入力整合回路を形成した点であ
る。第２図と同じ番号を付したものは第２図と同じ働き
をするものである。17は第２図で示した２つのGaAsデュ
アルゲートFET回路のソース抵抗ならびにゲート抵抗を
共通に、共通したゲート抵抗値を下げることで入力整合
回路を形成した回路である。
以上のような回路構成において、その基本動作は第１
の実施例と同じなので説明を省略するが、分配、増幅用
GaAsデュアルゲートFET回路のソース抵抗ならびにゲー
ト抵抗を共通にし、共通したゲート抵抗値を下げること
で入力整合を実現したものである。入力整合回路の抵抗
のみで形成したことで、利得、雑音指数は劣化するが、
回路部品点数が、大幅に簡略化されると言う大きな利点
がある。
の実施例と同じなので説明を省略するが、分配、増幅用
GaAsデュアルゲートFET回路のソース抵抗ならびにゲー
ト抵抗を共通にし、共通したゲート抵抗値を下げること
で入力整合を実現したものである。入力整合回路の抵抗
のみで形成したことで、利得、雑音指数は劣化するが、
回路部品点数が、大幅に簡略化されると言う大きな利点
がある。
発明の効果 以上のように、本発明は、能動素子にGaAsデュアルゲ
ートFETを採用し、このGaAsデュアルゲートFETの入力イ
ンピーダンスが高いことを利用して、直接２分配するこ
とにより、分配損失を軽減すると同時に、入力整合回路
を削減し、回路の簡略化を図り、集積回路化に適した回
路構成とすることが可能である。また、このGaAsデュア
ルゲートFETの第２ゲートを高周波的に接地することに
より、入出力間の分離度を高め、高周波信号分配回路に
要求される基本特性である入力、分配出力間ならびに分
配出力相互間の分離度を改善することができる。更に、
共通にできる部品は共通にすることで、回路部品点数を
削減すると同時に、集積回路化を図った場合、ピン数の
削減が図れ、回路の小形化を大いに促進することができ
るなど、その発明の効果は大きい。
ートFETを採用し、このGaAsデュアルゲートFETの入力イ
ンピーダンスが高いことを利用して、直接２分配するこ
とにより、分配損失を軽減すると同時に、入力整合回路
を削減し、回路の簡略化を図り、集積回路化に適した回
路構成とすることが可能である。また、このGaAsデュア
ルゲートFETの第２ゲートを高周波的に接地することに
より、入出力間の分離度を高め、高周波信号分配回路に
要求される基本特性である入力、分配出力間ならびに分
配出力相互間の分離度を改善することができる。更に、
共通にできる部品は共通にすることで、回路部品点数を
削減すると同時に、集積回路化を図った場合、ピン数の
削減が図れ、回路の小形化を大いに促進することができ
るなど、その発明の効果は大きい。
第１図は本発明の第１の実施例における高周波信号分配
回路を示す回路図、第２図〜第３図は本発明の第２〜第
３の実施例における高周波信号分配回路を示す回路図、
第４図は従来の高周波信号分配回路を示す回路図であ
る。 10……入力信号端子、11,12……分配信号出力端子、13
……入力整合回路、14,16,17……GaAsデュアルゲートFE
T回路、15……分配出力整合回路。
回路を示す回路図、第２図〜第３図は本発明の第２〜第
３の実施例における高周波信号分配回路を示す回路図、
第４図は従来の高周波信号分配回路を示す回路図であ
る。 10……入力信号端子、11,12……分配信号出力端子、13
……入力整合回路、14,16,17……GaAsデュアルゲートFE
T回路、15……分配出力整合回路。
Claims (1)
- 【請求項１】入力整合用の抵抗よりなる入力整合回路
と、第２ゲートとソースを高周波的に接地するととも
に、前記入力整合回路の出力を２分して、当該２分され
た出力をそれぞれ１入力する第１、第２のGaAsデュアル
ゲートFET回路と、前記第１、第２のGaAsデュアルゲー
トFET回路の出力にそれぞれ付加した第１、第２の出力
整合回路と、前記第１、第２のGaAsデュアルゲートFET
回路の双方に共通したソース抵抗と、前記第１、第２の
GaAsデュアルゲートFET回路の双方に共通したゲート抵
抗とを具備した高周波信号分配回路において、前記ゲー
ト抵抗の抵抗値を下げることにより当該ゲート抵抗を前
記入力整合回路として用いることを特徴とする高周波信
号分配回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127270A JP2523937B2 (ja) | 1990-05-16 | 1990-05-16 | 高周波信号分配回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127270A JP2523937B2 (ja) | 1990-05-16 | 1990-05-16 | 高周波信号分配回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0422211A JPH0422211A (ja) | 1992-01-27 |
| JP2523937B2 true JP2523937B2 (ja) | 1996-08-14 |
Family
ID=14955851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127270A Expired - Fee Related JP2523937B2 (ja) | 1990-05-16 | 1990-05-16 | 高周波信号分配回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523937B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232601A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | マイクロ波スイッチ回路 |
| JPH08186411A (ja) * | 1994-12-27 | 1996-07-16 | Nec Corp | 高周波電力分配器 |
| CN102781644B (zh) | 2010-03-15 | 2014-11-12 | 松下电器产业株式会社 | 模内成形品的制造方法和模内成形品 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817311B2 (ja) * | 1989-04-10 | 1996-02-21 | 松下電器産業株式会社 | 高周波信号分配回路 |
-
1990
- 1990-05-16 JP JP2127270A patent/JP2523937B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0422211A (ja) | 1992-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69706085T2 (de) | HEMT-HBT-Transistorkombination mit kleinem Geräusch und grosser Linearität | |
| JP3537395B2 (ja) | 半導体増幅回路およびシステム | |
| US5202655A (en) | Microwave active filter circuit using pseudo gyrator | |
| JP2002141759A (ja) | 利得可変増幅器 | |
| JPH06291556A (ja) | 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路 | |
| JPH0376609B2 (ja) | ||
| US5168242A (en) | Active-type broadband power divider | |
| JP2523937B2 (ja) | 高周波信号分配回路 | |
| EP0078574B1 (en) | All-pass circuit arrangement | |
| JPH0817311B2 (ja) | 高周波信号分配回路 | |
| JP3412292B2 (ja) | 高調波抑圧回路 | |
| JP2841724B2 (ja) | 半導体装置 | |
| JP2004532549A (ja) | 進行波増幅器の改良 | |
| KR100539625B1 (ko) | 임피던스변환회로, 영상기기, 오디오기기 및 통신장치 | |
| JPH01194707A (ja) | 能動低域フィルタ装置 | |
| JP3885874B2 (ja) | 等価インダクタ回路を用いたフィルタ回路 | |
| JPH07240645A (ja) | マイクロ波集積回路 | |
| JP3114179B2 (ja) | Ｆｅｔ集積装置 | |
| JP2003069352A (ja) | Ｆｅｔ差動増幅回路およびそれを用いた電子装置 | |
| JPH0326668Y2 (ja) | ||
| JPH0748667B2 (ja) | フロントエンド回路 | |
| JPS5980974A (ja) | 高周波スイツチ | |
| JPH0380706A (ja) | 演算増幅器 | |
| JPH0125040Y2 (ja) | ||
| JPH0645849A (ja) | マイクロ波増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |