JPH0125040Y2 - - Google Patents

Description

【考案の詳細な説明】 （考案の技術分野） 本考案はステレオワイド回路の改良に関する。

（考案の技術的背景） 従来ステレオ再生時の臨場感をさらに豊かにす
る目的として、左（又は右）チヤンネルの信号Ｌ
に右（又は左）チヤンネルＲの一部を逆相で混ぜ
る事によつて音が広がりを持たせるようにしたス
テレオワイド回路がある。

第１図はかかるステレオワイド回路として従来
より知られているものを示すもので、それぞれ左
右チヤンネルの（電力）増幅器A₁，A₂に対して
内部的に帰還回路F₁，F₂が設けられた集積回路
IC₁，IC₂を用いる場合である。

すなわち、この場合各帰還回路F₁，F₂に外部
で直列接続されたコンデンサC₁（又はコンデンサ
C₂）と抵抗R₁（又は抵抗R₂）の接続点を図示しな
いステレオワイドスイツチのオン状態で図示破線
の如く抵抗R₃・コンデンサC₃によつて接続する。
以上の回路構成によつて、信号Ｌが入力端子１
N_Lに供給されるとすると、内部帰還回路F₁と外
部接続されるコンデンサC₁、抵抗R₁さらにコン
デンサC₃、抵抗R₄，R₂によつて定められた電圧
利得によつて信号Ｌは非反転増幅され出力端子
OUT_Lに現われる。この時抵抗R₁と接地間に現わ
れる信号は増幅器A₂の反転入力信号となり出力
端子OUT_Rには出力端子OUT_Lに現われる信号と
は逆相となる。ここで抵抗R₄、コンデンサC₃の
値によつて逆相の信号レベルは可変できる。また
信号Ｒが入力端子IN_Rに供給される時も同様な動
作となり、重ね合わせの原理によつて出力端子
OUT_LにはxL−jR、出力端子OUT_RにはxR−jL
が現われ、いわゆるステレオワイドの効果を生む
わけである。

（背景技術の問題点） しかしながら、このような従来のステレオワイ
ド回路にあつては、他チヤンネル成分を混合する
為に抵抗R₁，R₂を追加することによつて帰還量
を増加させなければならない。すると図示しない
ステレオワイドスイツチがオン、オフの状態によ
つて集積回路IC₁，IC₂の電圧利得が変化してしま
う。この場合、抵抗R₁，R₂の値を小さくするか
又は抵抗R₄の値を大きくすれば電圧利得の変化
分を抑えることができるが、それではステレオワ
イド回路としての効果が少なくなつてしまう。

（考案の目的） そこで本考案は以上のような点に鑑みてなされ
たもので、ステレオワイドスイツチのオン、オフ
の状態によつても電圧利得の変動を招くことなく
しかも良好なステレオワイド効果が得られるよう
に改良したステレオワイド回路を提供することを
目的としている。

（考案の概要） すなわち、本考案のステレオワイド回路は、左
右チヤンネル用の第１および第２の入力端子と、
これら第１および第２の入力端子に対応する各一
方の第１入力端が接続されると共に、それぞれの
出力端から各第２入力端間に内部的に帰還回路が
結合された各一対の増幅器を各別に有してなるス
テレオ増幅用の第１および第２の集積回路と、こ
れら第１および第２の集積回路の各一対の増幅器
の各第２入力端間を前記帰還回路の一部を介して
各別に結合する第１および第２のコンデンサと、
前記第１および第２の集積回路の各他方の増幅器
の各第１入力端と基準電位点間にそれぞれ直列に
結合される第３のコンデンサ、第１の抵抗および
第４のコンデンサ、第２の抵抗と、前記第１およ
び第２の集積回路の各一対の増幅器の各出力端に
対応して接続された左チヤンネル用の第１、第２
の出力端子および右チヤンネル用の第３、第４の
出力端子と、前記第１および第３の出力端子と前
記第４のコンデンサ、第２の抵抗および第３のコ
ンデンサ、第１の抵抗の各接続点との間をそれぞ
れ第１および第２のインピーダンス素子を介して
ステレオワイド時にオン状態に結合するステレオ
ワイドスイツチとを具備してなることを特徴とす
る。

（考案の実施例） 以下図面を参照してこの考案の一実施例につき
詳細に説明する。

すなわち、第２図に示すようにそれぞれ内部的
にF₁₁，F₁₂およびF₁₃，F₁₄なる帰還回路を有する
各２個の（電力）増幅器A₁₁，A₁₂およびA₁₃，
A₁₄を有した一対の集積回路３，４が設けられ
る。

ここで、一対の集積回路３，４はそれぞれの各
一方の増幅器A₁₁およびA₁₃の各正相入力端子
がコンデンサ１および２を介して左右チヤンネル
の入力端子１４および１５に対応して接続され、
且つ互いの帰還回路F₁₁，F₁₂およびF₁₃，F₁₄部が
コンデンサ５および６を介して結合され、さらに
各増幅器A₁₁，A₁₂およびA₁₃，A₁₄の出力端がそ
れぞれ一対の出力端子１６，１７および１８，１
９に対応して接続されている。

また、一対の集積回路３，４はそれぞれの各他
方の増幅器A₁₂およびA₁₄の各正相入力端がコ
ンデンサ７、抵抗９およびコンデンサ８、抵抗１
０をそれぞれ直列に介して接地されている。

そして、上記各一方の出力端１６および１８は
インピーダンス素子１２および１３ならびに２回
路２接点でなるステレオワイドスイツチ１１を介
して互いに相手チヤンネル側のコンデンサ８、抵
抗１０の接続点およびコンデンサ７、抵抗９の接
続点に接続されている。

以上において、集積回路３，４はいわゆる
BTL接続となつている。

次に、以上の構成において本考案の動作を説明
する。図示しないFMステレオチユーナのステレ
オ復調部やテープレコーダのイコライザアンプ出
力等から左右チヤンネルの入力端子１４，１５に
供給された信号はそれぞれBTL接続された集積
回路３，４で増幅されて各一対の出力端子１６，
１７および１８，１９にステレオ信号と導出され
ることになる。

そして、ステレオワイドスイツチ１１がオンさ
れたとすると、上記集積回路３，４における各一
方の出力端子１６，１８より入力信号の出力信号
がインピーダンス素子１２，１３を介して互いに
相手側チヤンネルの正相入力端子が接地された増
幅器A₁₄，A₁₂の入力抵抗１０，９と接地間に加
えられる結果、集積回路３，４の各他方の出力端
子１９，１７に入力信号と同相の出力信号が現わ
れる。換言すると、相手側チヤンネルの信号の一
部が互いに逆相で現われることに外ならず、取り
も直さずステレオワイドとして効果を奏すること
ができるようになる。さらに、従来のように帰還
回路を外部に追加接続して帰還量を増加する必要
がないので、ステレオワイドスイツチのオンオフ
によつて電圧利得の低下を招くことなく良好なス
テレオワイド効果が得られるという利点を有して
いる。

なお、この考案は上記し且つ図示した実施例の
みに限定されることなく、この考案の要旨を逸脱
しない範囲で種々の変形や適用が可能であるとは
言う迄もない。

（考案の効果） 従つて、以上詳述したようにこの考案によれ
ば、ステレオワイドスイツチのオンオフの状態に
よつても電圧利得の低下を招くことなく良好なス
テレオワイド効果が得られるように改良した極め
て良好なステレオワイド回路を提供することが可
能となる。

【図面の簡単な説明】

第１図は従来のステレオワイド回路を示す構成
説明図、第２図はこの考案に係るステレオワイド
回路の一実施例を示す構成説明図である。 A₁₁，A₁₂，A₁₃，A₁₄……増幅器、F₁₁，F₁₂，
F₁₃，F₁₄……帰還回路、３，４……集積回路、１
２，１３……インピーダンス素子、１１……ステ
レオワイドスイツチ、１４，１５……入力端子、
１６，１７，１８，１９……出力端子、７，８…
…（入力接地用）コンデンサ、９，１０……（入
力接地用）抵抗、５，６……（帰還回路結合用）
コンデンサ。

Claims (1)

【実用新案登録請求の範囲】
1. 左右チヤンネル用の第１および第２の入力端子
   と、これら第１および第２の入力端子に対応する
   各一方の第１入力端が接続されると共に、それぞ
   れの出力端から各第２入力端間に内部的に帰還回
   路が結合された各一対の増幅器を各別に有してな
   るステレオ増幅用の第１および第２の集積回路
   と、これら第１および第２の集積回路の各一対の
   増幅器の各第２入力端間を前記帰還回路の一部を
   介して各別に結合する第１および第２のコンデン
   サと、前記第１および第２の集積回路の各他方の
   増幅器の各第１入力端と基準電位点間にそれぞれ
   直列に結合される第３のコンデンサ、第１の抵抗
   および第４のコンデンサ、第２の抵抗と、前記第
   １および第２の集積回路の各一対の増幅器の各出
   力端に対応して接続された左チヤンネル用の第
   １、第２の出力端子および右チヤンネル用の第
   ３、第４の出力端子と、前記第１および第３の出
   力端子と前記第４のコンデンサ、第２の抵抗およ
   び第３のコンデンサ、第１の抵抗の各接続点との
   間をそれぞれ第１および第２のインピーダンス素
   子を介してステレオワイド時にオン状態に結合す
   るステレオワイドスイツチとを具備してなること
   を特徴とするステレオワイド回路。