JPH07106857A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPH07106857A JPH07106857A JP24791093A JP24791093A JPH07106857A JP H07106857 A JPH07106857 A JP H07106857A JP 24791093 A JP24791093 A JP 24791093A JP 24791093 A JP24791093 A JP 24791093A JP H07106857 A JPH07106857 A JP H07106857A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inductor
- dual gate
- gate fet
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 各種無線通信機器等に使用される周波数変換
回路に関し、ＲＦ、Ｌｏ特性変動が少ない安定性が高
く、低雑音、低歪な周波数変換回路を提供する。 【構成】 混合素子に歪特性が良好なＧａＡｓデュアル
ゲ−トＦＥＴを用い、その前段にＲＦ信号増幅用低雑音
デュアルゲ−トＦＥＴ回路１８、Ｌｏ信号増幅用デュア
ルゲ−トＦＥＴ回路１７を配して、低Ｌｏ信号で低雑
音、低歪を実現するとともにＲＦ、Ｌｏ増幅器と混合器
間の接続回路１９、２０は、インダクタとコンデンサか
ら構成される中間周波数に対して短絡条件を満す回路と
し、回路の簡略化を実現している。また、ＲＦ信号、Ｌ
ｏ信号用の整合回路１５、１６に素子のバラツキに対し
て特性変動が少ない直列、並列インダクタからなる回路
形式を用いることで、小形で特性変動が少なく安定して
いる。
回路に関し、ＲＦ、Ｌｏ特性変動が少ない安定性が高
く、低雑音、低歪な周波数変換回路を提供する。 【構成】 混合素子に歪特性が良好なＧａＡｓデュアル
ゲ−トＦＥＴを用い、その前段にＲＦ信号増幅用低雑音
デュアルゲ−トＦＥＴ回路１８、Ｌｏ信号増幅用デュア
ルゲ−トＦＥＴ回路１７を配して、低Ｌｏ信号で低雑
音、低歪を実現するとともにＲＦ、Ｌｏ増幅器と混合器
間の接続回路１９、２０は、インダクタとコンデンサか
ら構成される中間周波数に対して短絡条件を満す回路と
し、回路の簡略化を実現している。また、ＲＦ信号、Ｌ
ｏ信号用の整合回路１５、１６に素子のバラツキに対し
て特性変動が少ない直列、並列インダクタからなる回路
形式を用いることで、小形で特性変動が少なく安定して
いる。
Description
【０００１】
【産業上の利用分野】本発明は、各種無線通信機器など
で用いられる周波数変換回路に関するものである。
で用いられる周波数変換回路に関するものである。
【０００２】
【従来の技術】近年、携帯電話に代表される移動通信の
分野では機器の小形化、軽量化が急速に進展している。
このように小形、軽量を要求される移動通信機器に用い
られる周波数変換回路には、回路構成が簡単で、性能が
良好なＧａＡｓ（ガリウムー砒素）デュアルゲ−トＦＥ
Ｔ（電界効果トランジスタ）を用いたシングルミキサが
用いられている。
分野では機器の小形化、軽量化が急速に進展している。
このように小形、軽量を要求される移動通信機器に用い
られる周波数変換回路には、回路構成が簡単で、性能が
良好なＧａＡｓ（ガリウムー砒素）デュアルゲ−トＦＥ
Ｔ（電界効果トランジスタ）を用いたシングルミキサが
用いられている。
【０００３】以下、従来のＧａＡｓデュアルゲ−トＦＥ
Ｔを用いた周波数変換回路について説明する。
Ｔを用いた周波数変換回路について説明する。
【０００４】図３は、従来のＧａＡｓデュアルゲ−トＦ
ＥＴを用いた周波数変換回路を示したものである。図３
において、１はＬｏ（局部発振信号）入力端子、２はＲ
Ｆ（高周波信号）入力端子、３はＩＦ（中間周波信号）
出力端子、４は第１ゲ−ト端子、５は第２ゲ−ト端子、
６は電源電圧端子、７はＬｏ整合回路、８はＲＦ整合回
路、９はＩＦ整合回路、１０はＧａＡｓデュアルゲ−ト
ＦＥＴである。なお、Ｃ１〜Ｃ７は容量素子、Ｒ１〜Ｒ
３は抵抗素子、Ｌ１はインダクタである。
ＥＴを用いた周波数変換回路を示したものである。図３
において、１はＬｏ（局部発振信号）入力端子、２はＲ
Ｆ（高周波信号）入力端子、３はＩＦ（中間周波信号）
出力端子、４は第１ゲ−ト端子、５は第２ゲ−ト端子、
６は電源電圧端子、７はＬｏ整合回路、８はＲＦ整合回
路、９はＩＦ整合回路、１０はＧａＡｓデュアルゲ−ト
ＦＥＴである。なお、Ｃ１〜Ｃ７は容量素子、Ｒ１〜Ｒ
３は抵抗素子、Ｌ１はインダクタである。
【０００５】以上のように構成されたＧａＡｓデュアル
ゲ−トＦＥＴを用いた周波数変換回路について、以下そ
の動作について説明する。
ゲ−トＦＥＴを用いた周波数変換回路について、以下そ
の動作について説明する。
【０００６】従来のＧａＡｓデュアルゲ−トＦＥＴを用
いた周波数変換回路は、電源電圧端子６に印加される電
源電圧、第１、第２ゲ−トに印加されるゲ−ト電圧によ
り適切にバイアスされるとともに、Ｌｏ入力端子１、Ｒ
Ｆ入力端子２からのＬｏ、ＲＦ信号は、整合回路７、８
により所望のインピ−ダンスに整合され、ＧａＡｓデュ
アルゲ−トＦＥＴ１０に入力される。ＧａＡｓデュアル
ゲ−トＦＥＴ１０の混合動作により生成されたＩＦ信号
は、ＩＦ整合回路９を通してインピ−ダンス変換されＩ
Ｆ端子３に出力される。
いた周波数変換回路は、電源電圧端子６に印加される電
源電圧、第１、第２ゲ−トに印加されるゲ−ト電圧によ
り適切にバイアスされるとともに、Ｌｏ入力端子１、Ｒ
Ｆ入力端子２からのＬｏ、ＲＦ信号は、整合回路７、８
により所望のインピ−ダンスに整合され、ＧａＡｓデュ
アルゲ−トＦＥＴ１０に入力される。ＧａＡｓデュアル
ゲ−トＦＥＴ１０の混合動作により生成されたＩＦ信号
は、ＩＦ整合回路９を通してインピ−ダンス変換されＩ
Ｆ端子３に出力される。
【０００７】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ＧａＡｓデュアルゲ−トＦＥＴの電流−
電圧特性が二乗特性を示すことから、移動通信用無線機
で問題になる三次歪については良好である。しかし、低
Ｌｏ入力で低雑音特性を得るには、その前段にＲＦ信号
増幅用低雑音増幅器、Ｌｏ増幅器を付加する必要があ
る。低雑音ＲＦ増幅器、Ｌｏ増幅器に付加する入出力整
合回路のうち出力整合回路は、混合器のＲＦ、Ｌｏ整合
回路と重複し、回路規模が大きくなるという課題を有し
ていた。
来の構成では、ＧａＡｓデュアルゲ−トＦＥＴの電流−
電圧特性が二乗特性を示すことから、移動通信用無線機
で問題になる三次歪については良好である。しかし、低
Ｌｏ入力で低雑音特性を得るには、その前段にＲＦ信号
増幅用低雑音増幅器、Ｌｏ増幅器を付加する必要があ
る。低雑音ＲＦ増幅器、Ｌｏ増幅器に付加する入出力整
合回路のうち出力整合回路は、混合器のＲＦ、Ｌｏ整合
回路と重複し、回路規模が大きくなるという課題を有し
ていた。
【０００８】また、低雑音ＲＦ増幅器、Ｌｏ増幅器、混
合器とも扱う信号が比較的小信号なので、ＧａＡｓデュ
アルゲ−トＦＥＴのゲ−ト幅は小さく、入出力インピ−
ダンスは高い。そこで周波数特性は狭帯域になり、Ｇａ
Ａｓデュアルゲ−トＦＥＴや回路素子のバラツキに対し
て周波数特性の変動が大きくなるという課題を有してい
た。
合器とも扱う信号が比較的小信号なので、ＧａＡｓデュ
アルゲ−トＦＥＴのゲ−ト幅は小さく、入出力インピ−
ダンスは高い。そこで周波数特性は狭帯域になり、Ｇａ
Ａｓデュアルゲ−トＦＥＴや回路素子のバラツキに対し
て周波数特性の変動が大きくなるという課題を有してい
た。
【０００９】本発明は上記従来技術の課題を解決するも
ので、混合素子がＧａＡｓデュアルゲ−トＦＥＴである
周波数変換回路の有する低歪という特徴はそのままに、
低雑音特性を有し、少ないＬｏ信号で周波数混合動作を
行うとともに、回路が簡単で小形な、回路素子のバラツ
キに対して特性変動が少ない周波数変換回路を実現する
ことを目的とする。
ので、混合素子がＧａＡｓデュアルゲ−トＦＥＴである
周波数変換回路の有する低歪という特徴はそのままに、
低雑音特性を有し、少ないＬｏ信号で周波数混合動作を
行うとともに、回路が簡単で小形な、回路素子のバラツ
キに対して特性変動が少ない周波数変換回路を実現する
ことを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明は、ＧａＡｓデュアルゲ−トＦＥＴから構成さ
れる混合器の前段にＲＦ信号増幅用低雑音増幅器、Ｌｏ
増幅器を置き、その低雑音ＲＦ増幅器、Ｌｏ増幅器の出
力整合回路と混合器のＲＦ、Ｌｏ整合回路をインダクタ
とコンデンサからなる中間周波数に対して短絡条件を満
足する接続回路に統合することで回路の簡単、小形化を
図るとともに低雑音ＲＦ増幅器、Ｌｏ増幅器の入力整合
回路に、素子バラツキに対する特性劣化感度の低い回路
形式である直列のインダクタと並列のインダクタから構
成される整合回路を用いている。
に本発明は、ＧａＡｓデュアルゲ−トＦＥＴから構成さ
れる混合器の前段にＲＦ信号増幅用低雑音増幅器、Ｌｏ
増幅器を置き、その低雑音ＲＦ増幅器、Ｌｏ増幅器の出
力整合回路と混合器のＲＦ、Ｌｏ整合回路をインダクタ
とコンデンサからなる中間周波数に対して短絡条件を満
足する接続回路に統合することで回路の簡単、小形化を
図るとともに低雑音ＲＦ増幅器、Ｌｏ増幅器の入力整合
回路に、素子バラツキに対する特性劣化感度の低い回路
形式である直列のインダクタと並列のインダクタから構
成される整合回路を用いている。
【００１１】
【作用】本発明は上記構成によって、混合素子がＧａＡ
ｓデュアルゲ−トＦＥＴであることから低歪な混合器が
実現できるとともにその前段にＲＦ信号増幅用低雑音増
幅器、Ｌｏ増幅器を配置することで、Ｌｏ入力で低雑音
特性を実現している。また、低雑音ＲＦ増幅器、Ｌｏ増
幅器の出力整合回路と混合器のＲＦ、Ｌｏ整合回路をイ
ンダクタとコンデンサからなる中間周波数に対して短絡
条件を満足する接続回路で統合化し、回路の簡単、小形
化を図るとともに低雑音ＲＦ増幅器、Ｌｏ増幅器の整合
回路に、素子バラツキに対する特性劣化感度の低い回路
形式である直列のインダクタと並列のインダクタから構
成される整合回路を用いることで、回路素子のバラツキ
に対して特性変動が少ない周波数変換回路を実現するこ
とが可能である。
ｓデュアルゲ−トＦＥＴであることから低歪な混合器が
実現できるとともにその前段にＲＦ信号増幅用低雑音増
幅器、Ｌｏ増幅器を配置することで、Ｌｏ入力で低雑音
特性を実現している。また、低雑音ＲＦ増幅器、Ｌｏ増
幅器の出力整合回路と混合器のＲＦ、Ｌｏ整合回路をイ
ンダクタとコンデンサからなる中間周波数に対して短絡
条件を満足する接続回路で統合化し、回路の簡単、小形
化を図るとともに低雑音ＲＦ増幅器、Ｌｏ増幅器の整合
回路に、素子バラツキに対する特性劣化感度の低い回路
形式である直列のインダクタと並列のインダクタから構
成される整合回路を用いることで、回路素子のバラツキ
に対して特性変動が少ない周波数変換回路を実現するこ
とが可能である。
【００１２】以上のように、混合素子にＧａＡｓデュア
ルゲ−トＦＥＴを用い、その前段にＲＦ増幅用低雑音増
幅器、Ｌｏ増幅器を配して、低Ｌｏ信号で低雑音、低歪
を実現し、低雑音ＲＦ増幅器、Ｌｏ増幅器と混合器間の
接続回路を簡略化するとともに低雑音、Ｌｏ増幅器の入
力整合回路に素子のバラツキに対して特性変動が少ない
回路形式を用いることで、小形で特性バラツキが少なく
安定した周波数変換回路が実現できる。
ルゲ−トＦＥＴを用い、その前段にＲＦ増幅用低雑音増
幅器、Ｌｏ増幅器を配して、低Ｌｏ信号で低雑音、低歪
を実現し、低雑音ＲＦ増幅器、Ｌｏ増幅器と混合器間の
接続回路を簡略化するとともに低雑音、Ｌｏ増幅器の入
力整合回路に素子のバラツキに対して特性変動が少ない
回路形式を用いることで、小形で特性バラツキが少なく
安定した周波数変換回路が実現できる。
【００１３】
【実施例】（実施例１）以下、本発明の第１の実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１４】図１は本発明の第１の実施例におけるＧａ
Ａｓデュアルゲ−トＦＥＴを用いた周波数変換回路を示
す回路図である。
Ａｓデュアルゲ−トＦＥＴを用いた周波数変換回路を示
す回路図である。
【００１５】図１において、１１はＬｏ（局部発振信
号）入力端子、１２はＲＦ（高周波信号）入力端子、１
３はＩＦ（中間周波信号）出力端子、１４は電源電圧端
子、１５はＲＦ整合回路、１６はＬｏ整合回路、１７は
Ｌｏ信号増幅用デュアルゲ−トＦＥＴ回路、１８はＲＦ
信号増幅用低雑音デュアルゲ−トＦＥＴ回路、１９はＬ
ｏ−混合器接続回路、２０はＲＦ−混合器接続回路、２
１は混合器用デュアルゲ−トＦＥＴ回路、２２はＩＦ出
力回路である。なお、それぞれの回路において、Ｃ１〜
Ｃ８は容量素子、Ｒ１〜Ｒ７は抵抗素子、Ｌ１〜Ｌ６は
インダクタである。
号）入力端子、１２はＲＦ（高周波信号）入力端子、１
３はＩＦ（中間周波信号）出力端子、１４は電源電圧端
子、１５はＲＦ整合回路、１６はＬｏ整合回路、１７は
Ｌｏ信号増幅用デュアルゲ−トＦＥＴ回路、１８はＲＦ
信号増幅用低雑音デュアルゲ−トＦＥＴ回路、１９はＬ
ｏ−混合器接続回路、２０はＲＦ−混合器接続回路、２
１は混合器用デュアルゲ−トＦＥＴ回路、２２はＩＦ出
力回路である。なお、それぞれの回路において、Ｃ１〜
Ｃ８は容量素子、Ｒ１〜Ｒ７は抵抗素子、Ｌ１〜Ｌ６は
インダクタである。
【００１６】以上のように構成されたＧａＡｓデュアル
ゲ−トＦＥＴを用いた周波数変換回路について、その動
作を説明する。まず、アンテナ（図示せず）からの受信
信号は、ＲＦ入力端子１２、直列、並列のインダクタか
らなるＲＦ整合回路１５、ＲＦ信号増幅用低雑音デュア
ルゲ−トＦＥＴ回路１８を経て増幅され、中間周波数に
対する短絡条件を満足するように構成したインダクタと
コンデンサからなるＲＦ−混合器接続回路２０を介し
て、混合器用デュアルゲ−トＦＥＴ回路２１に入力され
る。
ゲ−トＦＥＴを用いた周波数変換回路について、その動
作を説明する。まず、アンテナ（図示せず）からの受信
信号は、ＲＦ入力端子１２、直列、並列のインダクタか
らなるＲＦ整合回路１５、ＲＦ信号増幅用低雑音デュア
ルゲ−トＦＥＴ回路１８を経て増幅され、中間周波数に
対する短絡条件を満足するように構成したインダクタと
コンデンサからなるＲＦ−混合器接続回路２０を介し
て、混合器用デュアルゲ−トＦＥＴ回路２１に入力され
る。
【００１７】一方、局部発振器からの出力は、Ｌｏ入力
端子１１、直列、並列のインダクタからなるＬｏ整合回
路１６、Ｌｏ信号増幅用デュアルゲ−トＦＥＴ回路１７
を経て増幅され、中間周波数に対する短絡条件を満足す
るように構成したインダクタとコンデンサからなるＬｏ
−混合器接続回路１９を介して同じく混合器用デュアル
ゲ−トＦＥＴ回路２１に加えられる。この混合器用デュ
アルゲ−トＦＥＴ回路２１でＲＦ信号はＬｏ信号と混合
し、中間周波に変換されてＩＦ出力回路２２を経て、Ｉ
Ｆ出力端子１３から出力され、受信用混合器としての動
作をする。
端子１１、直列、並列のインダクタからなるＬｏ整合回
路１６、Ｌｏ信号増幅用デュアルゲ−トＦＥＴ回路１７
を経て増幅され、中間周波数に対する短絡条件を満足す
るように構成したインダクタとコンデンサからなるＬｏ
−混合器接続回路１９を介して同じく混合器用デュアル
ゲ−トＦＥＴ回路２１に加えられる。この混合器用デュ
アルゲ−トＦＥＴ回路２１でＲＦ信号はＬｏ信号と混合
し、中間周波に変換されてＩＦ出力回路２２を経て、Ｉ
Ｆ出力端子１３から出力され、受信用混合器としての動
作をする。
【００１８】扱う電力が比較的小さいゲ−ト幅数１００
μｍのＧａＡｓデュアルゲ−トＦＥＴ回路のＵＨＦ帯に
おける入力インピ−ダンスは、容量性で高いインピ−ダ
ンスを示す。これを信号源のインピ−ダンス（通常は５
０Ω）に整合させるＲＦ、Ｌｏ整合回路は、デュアルゲ
−トＦＥＴ回路に並列にインダクタを付加し、入力イン
ピ−ダンスの実数部を５０Ωにした後、直列のインダク
タで容量性を打ち消す回路構成としている。この回路形
式を用いることで、素子バラツキに対して特性変化の少
ない周波数変換回路を実現している。
μｍのＧａＡｓデュアルゲ−トＦＥＴ回路のＵＨＦ帯に
おける入力インピ−ダンスは、容量性で高いインピ−ダ
ンスを示す。これを信号源のインピ−ダンス（通常は５
０Ω）に整合させるＲＦ、Ｌｏ整合回路は、デュアルゲ
−トＦＥＴ回路に並列にインダクタを付加し、入力イン
ピ−ダンスの実数部を５０Ωにした後、直列のインダク
タで容量性を打ち消す回路構成としている。この回路形
式を用いることで、素子バラツキに対して特性変化の少
ない周波数変換回路を実現している。
【００１９】以上のように本実施例によれば、混合素子
に歪特性が良好なＧａＡｓデュアルゲ−トＦＥＴを用
い、その前段にＲＦ増幅用低雑音増幅器、Ｌｏ増幅器を
配して、低Ｌｏ信号で低雑音、低歪を実現している。低
雑音ＲＦ増幅器、Ｌｏ増幅器と混合器間の接続回路はイ
ンダクタとコンデンサからなる中間周波数に対して短絡
条件を満足する回路で構成することで、回路の簡略化を
実現している。また、低雑音ＲＦ増幅器、Ｌｏ増幅器の
入力整合回路に素子のバラツキに対して特性変動が少な
い直列、並列インダクタからなる回路形式を用いること
で、小形で特性バラツキが少なく安定した周波数変換回
路を実現することができる。
に歪特性が良好なＧａＡｓデュアルゲ−トＦＥＴを用
い、その前段にＲＦ増幅用低雑音増幅器、Ｌｏ増幅器を
配して、低Ｌｏ信号で低雑音、低歪を実現している。低
雑音ＲＦ増幅器、Ｌｏ増幅器と混合器間の接続回路はイ
ンダクタとコンデンサからなる中間周波数に対して短絡
条件を満足する回路で構成することで、回路の簡略化を
実現している。また、低雑音ＲＦ増幅器、Ｌｏ増幅器の
入力整合回路に素子のバラツキに対して特性変動が少な
い直列、並列インダクタからなる回路形式を用いること
で、小形で特性バラツキが少なく安定した周波数変換回
路を実現することができる。
【００２０】（実施例２）以下、本発明の第２の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００２１】図２は本発明の第２の実施例における周波
数変換回路を示す回路図である。図２において、図１の
構成と異なる点は、ＲＦ、Ｌｏ整合回路に用いた直、並
列インダクタの位置を変え、回路形式を変えた点であ
る。図１と同じ番号を付したものは図１と同じ働きをす
るものである。新たな構成は、図２において、インダク
タＬ１１、Ｌ１２からなるＲＦ整合回路５、及びインダ
クタＬ１３、Ｌ１４からなるＬｏ整合回路２６である。
数変換回路を示す回路図である。図２において、図１の
構成と異なる点は、ＲＦ、Ｌｏ整合回路に用いた直、並
列インダクタの位置を変え、回路形式を変えた点であ
る。図１と同じ番号を付したものは図１と同じ働きをす
るものである。新たな構成は、図２において、インダク
タＬ１１、Ｌ１２からなるＲＦ整合回路５、及びインダ
クタＬ１３、Ｌ１４からなるＬｏ整合回路２６である。
【００２２】以上のように構成された周波数変換回路に
ついて、その動作を説明する。基本動作は図１と同じな
ので詳細は省略するが、ＲＦ、Ｌｏ整合回路を小さなイ
ンダクタンス値で、回路の小形化を図りつつ実現するた
めに、容量性で高入力インピ−ダンスを有するデュアル
ゲ−トＦＥＴ回路に直列にインダクタを付加し、入力ア
ドミッタンスを２０ｍＳに合わせ、その後容量性を打ち
消すために並列のインダクタを付加する回路形式を用い
ている。この回路形式では、用いるインダクタのインダ
クタンス値を小さくすることができる。そこで、インダ
クタンス値の大きいインダクタを伝送線路を用いて実現
する場合に問題となる線路間の容量による影響を緩和す
ることができ、線路間容量による影響を受けない直線状
線路を用いることができ、ハイブリッドＩＣ（ＨＩＣ）
やＭＭＩＣなど形状が小さく、線路間相互影響が顕著な
小形周波数変換回路の特性安定化に有効な整合回路方式
となる。
ついて、その動作を説明する。基本動作は図１と同じな
ので詳細は省略するが、ＲＦ、Ｌｏ整合回路を小さなイ
ンダクタンス値で、回路の小形化を図りつつ実現するた
めに、容量性で高入力インピ−ダンスを有するデュアル
ゲ−トＦＥＴ回路に直列にインダクタを付加し、入力ア
ドミッタンスを２０ｍＳに合わせ、その後容量性を打ち
消すために並列のインダクタを付加する回路形式を用い
ている。この回路形式では、用いるインダクタのインダ
クタンス値を小さくすることができる。そこで、インダ
クタンス値の大きいインダクタを伝送線路を用いて実現
する場合に問題となる線路間の容量による影響を緩和す
ることができ、線路間容量による影響を受けない直線状
線路を用いることができ、ハイブリッドＩＣ（ＨＩＣ）
やＭＭＩＣなど形状が小さく、線路間相互影響が顕著な
小形周波数変換回路の特性安定化に有効な整合回路方式
となる。
【００２３】このようにＲＦ、Ｌｏ整合回路を、デュア
ルゲ−トＦＥＴ回路に直列にインダクタを付加し、その
後容量性を打ち消すために並列のインダクタを付加する
回路形式を用いることで、用いるインダクタのインダク
タンス値は小さくすることができ、相互影響が少なく安
定で、小形の周波数変換回路が実現できる。
ルゲ−トＦＥＴ回路に直列にインダクタを付加し、その
後容量性を打ち消すために並列のインダクタを付加する
回路形式を用いることで、用いるインダクタのインダク
タンス値は小さくすることができ、相互影響が少なく安
定で、小形の周波数変換回路が実現できる。
【００２４】以上のように本実施例によれば、周波数変
換回路を構成するＲＦ、Ｌｏ増幅器用デュアルゲートＦ
ＥＴ回路の整合回路に直列のインダクタと並列のインダ
クタからなる整合回路を用いることで、小形で、素子バ
ラツキに対して特性変化が少ない周波数変換回路が実現
できる。
換回路を構成するＲＦ、Ｌｏ増幅器用デュアルゲートＦ
ＥＴ回路の整合回路に直列のインダクタと並列のインダ
クタからなる整合回路を用いることで、小形で、素子バ
ラツキに対して特性変化が少ない周波数変換回路が実現
できる。
【００２５】なお、以上、第１、２の実施例では、バイ
アス印加の方法として、ゲ−トバイアスは０ｖにし、ソ
−スバイアスは抵抗による帰還回路により決定する簡単
な方法を示したが、バイアス方法はこの方法に限定され
ないことは言うまでもない。
アス印加の方法として、ゲ−トバイアスは０ｖにし、ソ
−スバイアスは抵抗による帰還回路により決定する簡単
な方法を示したが、バイアス方法はこの方法に限定され
ないことは言うまでもない。
【００２６】また、第１、２の実施例では、ＲＦ、Ｌｏ
整合回路とも同一の回路形式の例を示したが、同一でな
くてもよい。また、第１、２の実施例で示した回路構成
は、主要回路の一部あるいはかなりの部分を集積化する
とともにインダクタは伝送線路を用いてアルミナ基板な
どに制作したＨＩＣ、あるいはすべての部分を集積化し
たＭＭＩＣなども含まれる。
整合回路とも同一の回路形式の例を示したが、同一でな
くてもよい。また、第１、２の実施例で示した回路構成
は、主要回路の一部あるいはかなりの部分を集積化する
とともにインダクタは伝送線路を用いてアルミナ基板な
どに制作したＨＩＣ、あるいはすべての部分を集積化し
たＭＭＩＣなども含まれる。
【００２７】
【発明の効果】以上のように本発明は、混合素子に歪特
性が良好なＧａＡｓデュアルゲ−トＦＥＴを用い、その
前段にＲＦ増幅用低雑音増幅器、Ｌｏ増幅器を配して、
低Ｌｏ信号で低雑音、低歪を、低雑音ＲＦ増幅器、Ｌｏ
増幅器と混合器間の接続回路はインダクタとコンデンサ
からなる中間周波数に対して短絡条件を満足する回路で
構成することで、回路の簡略化を、低雑音ＲＦ増幅器、
Ｌｏ増幅器の入力整合回路に素子のバラツキに対して特
性変動が少ない直列、並列インダクタからなる回路形式
を用いることで、小形で特性変動が少なく安定した周波
数変換回路を実現できるものである。
性が良好なＧａＡｓデュアルゲ−トＦＥＴを用い、その
前段にＲＦ増幅用低雑音増幅器、Ｌｏ増幅器を配して、
低Ｌｏ信号で低雑音、低歪を、低雑音ＲＦ増幅器、Ｌｏ
増幅器と混合器間の接続回路はインダクタとコンデンサ
からなる中間周波数に対して短絡条件を満足する回路で
構成することで、回路の簡略化を、低雑音ＲＦ増幅器、
Ｌｏ増幅器の入力整合回路に素子のバラツキに対して特
性変動が少ない直列、並列インダクタからなる回路形式
を用いることで、小形で特性変動が少なく安定した周波
数変換回路を実現できるものである。
【図１】本発明の第１の実施例における周波数変換回路
の回路図
の回路図
【図２】本発明の第２の実施例における周波数変換回路
の回路図
の回路図
【図３】従来のＧａＡｓデュアルゲ−トＦＥＴを用いた
周波数変換回路の結線図
周波数変換回路の結線図
１１ Ｌｏ入力端子 １２ ＲＦ入力端子 １３ ＩＦ出力端子 １４ 電源電圧端子 １５ ＲＦ整合回路 １６ Ｌｏ整合回路 １７ Ｌｏ信号増幅用デュアルゲ−トＦＥＴ回路 １８ ＲＦ信号増幅用低雑音デュアルゲ−トＦＥＴ回路 １９ Ｌｏ−混合器接続回路 ２０ ＲＦ−混合器接続回路 ２１ 混合器用デュアルゲ−トＦＥＴ回路 ２２ ＩＦ出力回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 美細津 公英 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項１】 受信信号を少なくても２個のインダクタ
から構成される第１の整合回路を経て第１ゲ−トに入力
し、第２ゲ−トとソ−スを高周波的に接地した第１のデ
ュアルゲ−トＦＥＴ回路と、局部発振信号を少なくても
２個のインダクタから構成される第２の整合回路を経て
第１ゲ−トに入力し、第２ゲ−トとソ−スを高周波的に
接地した第２のデュアルゲ−トＦＥＴ回路と、前記第１
のデュアルゲ−トＦＥＴ回路の出力をデュアルゲ−トＦ
ＥＴにドレイン電圧を供給するインダクタと兼用のイン
ダクタならびにコンデンサから構成される第１の接続回
路を経て第１ゲ−トに入力し、前記第２のデュアルゲ−
トＦＥＴ回路の出力をデュアルゲ−トＦＥＴにドレイン
電圧を供給するインダクタと共用したインダクタならび
にコンデンサから構成される第２の接続回路を経て第２
ゲ−トに入力した第３のデュアルゲ−トＦＥＴ回路とを
具備した周波数変換回路。 - 【請求項２】 第１および第２の整合回路は、第１およ
び第２のデュアルゲ−トＦＥＴ回路側に並列のインダク
タを、その出力に直列のインダクタを接続した請求項１
記載の周波数変換回路。 - 【請求項３】 第１および第２の整合回路は、第１およ
び第２のデュアルゲ−トＦＥＴ回路側に直列のインダク
タを、その出力に並列のインダクタを接続した請求項１
記載の周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24791093A JPH07106857A (ja) | 1993-10-04 | 1993-10-04 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24791093A JPH07106857A (ja) | 1993-10-04 | 1993-10-04 | 周波数変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106857A true JPH07106857A (ja) | 1995-04-21 |
Family
ID=17170378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24791093A Pending JPH07106857A (ja) | 1993-10-04 | 1993-10-04 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106857A (ja) |
-
1993
- 1993-10-04 JP JP24791093A patent/JPH07106857A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6977552B2 (en) | Impedance matching low noise amplifier having a bypass switch | |
| US7995972B2 (en) | Electronic component for communication device and semiconductor device for switching transmission and reception | |
| US7224228B2 (en) | Semiconductor integrated circuit for high frequency power amplifier, electronic component for high frequency power amplifier, and radio communication system | |
| US7650163B2 (en) | Impedance matching circuit for a multi-band radio frequency device | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| US5745857A (en) | Gaas power amplifier for analog/digital dual-mode cellular phones | |
| JPH08130419A (ja) | 増幅器並びにこれを有する受信機及び通信機 | |
| JPH06310954A (ja) | 半導体電力増幅集積回路 | |
| KR20030011800A (ko) | 고 주파수 수신기와 그 프론트 엔드, 통신 장치 및 저잡음 증폭기 | |
| JPH06291556A (ja) | 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路 | |
| JPH01254013A (ja) | ガリウム・ひ素・モノリシック・マイクロ波集積回路前置増幅器 | |
| US5325000A (en) | Frequency mixing circuit with impedance transforming power combiner | |
| JP3853604B2 (ja) | 周波数変換回路 | |
| JPH07106857A (ja) | 周波数変換回路 | |
| JP2894893B2 (ja) | ミキサ回路 | |
| JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
| JPH09186533A (ja) | 伝送装置 | |
| JP2001102877A (ja) | 増幅回路およびこれを用いた無線装置 | |
| JP2833022B2 (ja) | 周波数変換回路 | |
| JPH0145768B2 (ja) | ||
| JPH0537245A (ja) | 電子回路 | |
| JPH05160645A (ja) | 周波数変換回路 | |
| JP3175421B2 (ja) | アンテナスイッチ共用器 | |
| JPH06252669A (ja) | 出力整合回路およびマイクロ波増幅器 | |
| JPH10126176A (ja) | 伝送回路装置 |