JPH09186533A - 伝送装置 - Google Patents
伝送装置Info
- Publication number
- JPH09186533A JPH09186533A JP35249095A JP35249095A JPH09186533A JP H09186533 A JPH09186533 A JP H09186533A JP 35249095 A JP35249095 A JP 35249095A JP 35249095 A JP35249095 A JP 35249095A JP H09186533 A JPH09186533 A JP H09186533A
- Authority
- JP
- Japan
- Prior art keywords
- matching
- high frequency
- circuit
- section
- matching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】本発明は、伝送装置において、複数の周波数の
高周波を処理する際、高周波集積回路の数を削減し得る
ようにする。 【解決手段】高周波集積回路（２）の整合回路の整合素
子の少なくとも一部を高周波集積回路（２）の基板に外
付けし、外付けされた整合回路（３）、（４）及び
（５）の整合素子を、処理対象の周波数に応じて切り換
え、１つの高周波集積回路（２）だけで複数の高周波を
効率良く増幅する。
高周波を処理する際、高周波集積回路の数を削減し得る
ようにする。 【解決手段】高周波集積回路（２）の整合回路の整合素
子の少なくとも一部を高周波集積回路（２）の基板に外
付けし、外付けされた整合回路（３）、（４）及び
（５）の整合素子を、処理対象の周波数に応じて切り換
え、１つの高周波集積回路（２）だけで複数の高周波を
効率良く増幅する。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１） 発明の実施の形態（図１〜図３） 発明の効果
【０００２】
【発明の属する技術分野】本発明は伝送装置に関し、例
えば自動車電話や携帯電話として使用するものに適用で
きる。
えば自動車電話や携帯電話として使用するものに適用で
きる。
【０００３】
【従来の技術】従来、自動車電話、携帯電話等の移動体
用通信端末装置が使用されている。また近年ＰＨＳ（Pe
rsonal Handyphone System）方式の小型携帯電話の使用
も拡大してきている。この他にも、近年の移動体通信分
野では、ＰＤＣ（Personal Digital Cellular ）方式、
ＧＳＭ（Global System for Mobile Communication）方
式、ＤＥＣＴ（Digital European Cordless Telecommun
ications）方式等の様々な周波数及び変調方式を使用す
る通信システムが用いられている。
用通信端末装置が使用されている。また近年ＰＨＳ（Pe
rsonal Handyphone System）方式の小型携帯電話の使用
も拡大してきている。この他にも、近年の移動体通信分
野では、ＰＤＣ（Personal Digital Cellular ）方式、
ＧＳＭ（Global System for Mobile Communication）方
式、ＤＥＣＴ（Digital European Cordless Telecommun
ications）方式等の様々な周波数及び変調方式を使用す
る通信システムが用いられている。
【０００４】これらの移動体用通信端末装置の使用が拡
大するに従つて、都市部においては、通信回線の不足が
深刻になつてきており、各国で様々な新しい移動体通信
システムが立ち上がろうとしている。新しい通信システ
ムの多くは、アナログ通信方式に代えて、デイジタル通
信方式を採用している。
大するに従つて、都市部においては、通信回線の不足が
深刻になつてきており、各国で様々な新しい移動体通信
システムが立ち上がろうとしている。新しい通信システ
ムの多くは、アナログ通信方式に代えて、デイジタル通
信方式を採用している。
【０００５】デイジタル通信方式では、現在のアナログ
の移動体通信システムに比して高周波側の準マイクロ波
帯を使用している場合が多い。ユーザが携帯して使用す
る移動体用通信端末装置（以下、携帯電話という）は、
電池で駆動するため、内部で用いられるデバイスは、低
電圧駆動及び低消費電力化が必須である。これらの準マ
イクロ波帯を使用する通信システムの携帯電話は、準マ
イクロ波信号を半導体電界効果トランジスタ（以下、Ｆ
ＥＴ（Field Effect Transistor）という））で処理す
る場合が多い。
の移動体通信システムに比して高周波側の準マイクロ波
帯を使用している場合が多い。ユーザが携帯して使用す
る移動体用通信端末装置（以下、携帯電話という）は、
電池で駆動するため、内部で用いられるデバイスは、低
電圧駆動及び低消費電力化が必須である。これらの準マ
イクロ波帯を使用する通信システムの携帯電話は、準マ
イクロ波信号を半導体電界効果トランジスタ（以下、Ｆ
ＥＴ（Field Effect Transistor）という））で処理す
る場合が多い。
【０００６】このため、特に、準マイクロ波帯の使用
と、携帯性の重視とのために、携帯電話の小型化、低電
圧駆動、低消費電力化を実現することができる、GaAs
（ガリウム・ひ素）ＦＥＴを使用したモノリシツクマイ
クロ波集積回路（以下、ＭＭＩＣ（Monolithic Microwa
ve Integrated Circuit ）という）の開発が重要となつ
てきている。
と、携帯性の重視とのために、携帯電話の小型化、低電
圧駆動、低消費電力化を実現することができる、GaAs
（ガリウム・ひ素）ＦＥＴを使用したモノリシツクマイ
クロ波集積回路（以下、ＭＭＩＣ（Monolithic Microwa
ve Integrated Circuit ）という）の開発が重要となつ
てきている。
【０００７】このような準マイクロ波信号を処理するＭ
ＭＩＣのうち、携帯電話内で準マイクロ波帯の高周波信
号を増幅する高周波電力増幅器においては、一般にＦＥ
Ｔのゲートが高インピーダンスであり、小さなインピー
ダンスマツチングのロスで高周波信号をＦＥＴに入力す
るために、インピーダンスのマツチング回路いわゆる整
合回路が必要である。この整合回路は、一般にＭＭＩＣ
の基板上にＦＥＴと同時に形成されていた。
ＭＩＣのうち、携帯電話内で準マイクロ波帯の高周波信
号を増幅する高周波電力増幅器においては、一般にＦＥ
Ｔのゲートが高インピーダンスであり、小さなインピー
ダンスマツチングのロスで高周波信号をＦＥＴに入力す
るために、インピーダンスのマツチング回路いわゆる整
合回路が必要である。この整合回路は、一般にＭＭＩＣ
の基板上にＦＥＴと同時に形成されていた。
【０００８】
【発明が解決しようとする課題】ところで、上述の通信
システムにおいては、例えばＰＤＣ方式のように、互い
に異なる複数の周波数帯域が割り当てられている場合が
あり、使用環境に応じて、１台の携帯電話で複数の周波
数帯域の周波数を任意に切り換えて使用することが考え
られる。また送信周波数帯域と受信周波数帯域とが異な
る通信システムもある。さらに１台の携帯電話を周波数
帯域が互いに異なる複数の通信システムで共用すること
ができると便利であると考えられる。
システムにおいては、例えばＰＤＣ方式のように、互い
に異なる複数の周波数帯域が割り当てられている場合が
あり、使用環境に応じて、１台の携帯電話で複数の周波
数帯域の周波数を任意に切り換えて使用することが考え
られる。また送信周波数帯域と受信周波数帯域とが異な
る通信システムもある。さらに１台の携帯電話を周波数
帯域が互いに異なる複数の通信システムで共用すること
ができると便利であると考えられる。
【０００９】一方、ＭＭＩＣは、出力電力が同じであつ
てもそれぞれの通信システムの周波数や変調方式や伝送
速度に合せて設計する必要があつた。ＭＭＩＣ上の整合
回路もそれぞれの通信システムに合せて設計することが
必要であつた。このため、ＭＭＩＣの開発コストが増加
する原因の一つとなつていた。整合回路を広い周波数帯
域でインピーダンスマツチングさせるように設計するこ
と自体は可能であつた。
てもそれぞれの通信システムの周波数や変調方式や伝送
速度に合せて設計する必要があつた。ＭＭＩＣ上の整合
回路もそれぞれの通信システムに合せて設計することが
必要であつた。このため、ＭＭＩＣの開発コストが増加
する原因の一つとなつていた。整合回路を広い周波数帯
域でインピーダンスマツチングさせるように設計するこ
と自体は可能であつた。
【００１０】ところが、ＭＭＩＣでは、整合回路の整合
素子、例えばインダクタが基板上で占める割合が元々大
きく、広い周波数帯域でインピーダンスマツチングさせ
るように設計すると、回路規模が大きくなり過ぎる欠点
があつた。このため、広い周波数帯域でインピーダンス
マツチングさせる整合回路を１つのＭＭＩＣに内蔵する
ことは実用的でなかつた。
素子、例えばインダクタが基板上で占める割合が元々大
きく、広い周波数帯域でインピーダンスマツチングさせ
るように設計すると、回路規模が大きくなり過ぎる欠点
があつた。このため、広い周波数帯域でインピーダンス
マツチングさせる整合回路を１つのＭＭＩＣに内蔵する
ことは実用的でなかつた。
【００１１】またＭＭＩＣで用いられる整合回路は、一
般に周波数依存性が大きく、特定の周波数近辺でのみイ
ンピーダンスをマツチングさせるようになされている。
このような周波数特性を有するため、従来は１つのＭＭ
ＩＣで複数の周波数に対応させることが困難であつた。
従つて、複数の周波数に対応させるには、それぞれの周
波数を処理する別個のＭＭＩＣを周波数の系統毎に配設
することが必要であるという問題があつた。
般に周波数依存性が大きく、特定の周波数近辺でのみイ
ンピーダンスをマツチングさせるようになされている。
このような周波数特性を有するため、従来は１つのＭＭ
ＩＣで複数の周波数に対応させることが困難であつた。
従つて、複数の周波数に対応させるには、それぞれの周
波数を処理する別個のＭＭＩＣを周波数の系統毎に配設
することが必要であるという問題があつた。
【００１２】本発明は以上の点を考慮してなされたもの
で、複数の周波数の高周波を処理する際、高周波集積回
路の数を削減し得る伝送装置を提案しようとするもので
ある。
で、複数の周波数の高周波を処理する際、高周波集積回
路の数を削減し得る伝送装置を提案しようとするもので
ある。
【００１３】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、基板上に能動素子が形成され、能
動素子で複数の周波数の高周波を処理する高周波集積回
路と、複数の周波数にそれぞれ別個に対応し、整合素子
の少なくとも一部が基板外に配された複数の整合回路と
を設ける。また高周波を高周波集積回路で処理する際
に、処理対象の周波数に対応した整合回路に切り換える
ようにする。
め本発明においては、基板上に能動素子が形成され、能
動素子で複数の周波数の高周波を処理する高周波集積回
路と、複数の周波数にそれぞれ別個に対応し、整合素子
の少なくとも一部が基板外に配された複数の整合回路と
を設ける。また高周波を高周波集積回路で処理する際
に、処理対象の周波数に対応した整合回路に切り換える
ようにする。
【００１４】高周波集積回路の整合回路の整合素子の少
なくとも一部を高周波集積回路の基板に外付けし、外付
けされた整合回路の整合素子を、処理対象の周波数に応
じて切り換え、１つの高周波集積回路だけで複数の高周
波を効率良く増幅することにより、複数の周波数の高周
波を処理する際、高周波集積回路の数を削減することが
できる。
なくとも一部を高周波集積回路の基板に外付けし、外付
けされた整合回路の整合素子を、処理対象の周波数に応
じて切り換え、１つの高周波集積回路だけで複数の高周
波を効率良く増幅することにより、複数の周波数の高周
波を処理する際、高周波集積回路の数を削減することが
できる。
【００１５】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【００１６】図１は全体として伝送装置としてのＰＨＳ
及びＰＤＣ方式で兼用する携帯電話の高周波ブロツク１
を示す。高周波ブロツク１は、ＰＨＳ方式の 1.9〔ＧH
z〕の高周波信号と、ＰＤＣ方式の 950〔ＭHz〕の高周
波信号とを高周波集積回路としての高周波信号増幅部２
によつて増幅する。
及びＰＤＣ方式で兼用する携帯電話の高周波ブロツク１
を示す。高周波ブロツク１は、ＰＨＳ方式の 1.9〔ＧH
z〕の高周波信号と、ＰＤＣ方式の 950〔ＭHz〕の高周
波信号とを高周波集積回路としての高周波信号増幅部２
によつて増幅する。
【００１７】高周波ブロツク１は、高周波信号増幅部２
の入力端Ｐ１及び出力端Ｐ２にそれぞれ入力整合部３及
び出力整合部４が接続されている。これにより、高周波
ブロツク１は、高周波信号増幅部２の入力端Ｐ１及び出
力端Ｐ２でそれぞれインピーダンスを整合させて、 1.9
〔ＧHz〕及び 950〔ＭHz〕の高周波信号を入出力する。
の入力端Ｐ１及び出力端Ｐ２にそれぞれ入力整合部３及
び出力整合部４が接続されている。これにより、高周波
ブロツク１は、高周波信号増幅部２の入力端Ｐ１及び出
力端Ｐ２でそれぞれインピーダンスを整合させて、 1.9
〔ＧHz〕及び 950〔ＭHz〕の高周波信号を入出力する。
【００１８】また高周波ブロツク１は、高周波信号増幅
部２の電源入力端Ｐ３に外付け段間整合部５が接続され
ており、この外付け段間整合部５を介して電源電圧Ｖdd
1 が与えられている。これにより、高周波ブロツク１
は、高周波信号増幅部２内の段間のインピーダンスを整
合させて、 1.9〔ＧHz〕及び 950〔ＭHz〕の高周波信号
をそれぞれ増幅する。
部２の電源入力端Ｐ３に外付け段間整合部５が接続され
ており、この外付け段間整合部５を介して電源電圧Ｖdd
1 が与えられている。これにより、高周波ブロツク１
は、高周波信号増幅部２内の段間のインピーダンスを整
合させて、 1.9〔ＧHz〕及び 950〔ＭHz〕の高周波信号
をそれぞれ増幅する。
【００１９】因みに、高周波ブロツク１は、外付け段間
整合部５の電源電圧Ｖdd1 の入力端にバイアス回路６が
接続されており、このバイアス回路６に対するインピー
ダンス整合を外付け段間整合部５で兼用して、バイアス
電圧が与えられている。
整合部５の電源電圧Ｖdd1 の入力端にバイアス回路６が
接続されており、このバイアス回路６に対するインピー
ダンス整合を外付け段間整合部５で兼用して、バイアス
電圧が与えられている。
【００２０】高周波信号増幅部２は、GaAs半導体基板上
にＭＭＩＣに構成されて独立してパツケージされてい
る。高周波信号増幅部２は、入力整合部３を介して与え
られた1.9〔ＧHz〕及び 950〔ＭHz〕の高周波信号を前
段の能動素子としてのGaAs接合型ＦＥＴ７のゲートに与
えて増幅する。高周波信号増幅部２は、GaAs接合型ＦＥ
Ｔ７のドレインの出力を段間整合回路８を介して後段の
能動素子としてのGaAs接合型ＦＥＴ９のゲートに与えて
増幅する。高周波信号増幅部２は、GaAs接合型ＦＥＴ７
のドレインの出力を出力整合部４を介して出力する。
にＭＭＩＣに構成されて独立してパツケージされてい
る。高周波信号増幅部２は、入力整合部３を介して与え
られた1.9〔ＧHz〕及び 950〔ＭHz〕の高周波信号を前
段の能動素子としてのGaAs接合型ＦＥＴ７のゲートに与
えて増幅する。高周波信号増幅部２は、GaAs接合型ＦＥ
Ｔ７のドレインの出力を段間整合回路８を介して後段の
能動素子としてのGaAs接合型ＦＥＴ９のゲートに与えて
増幅する。高周波信号増幅部２は、GaAs接合型ＦＥＴ７
のドレインの出力を出力整合部４を介して出力する。
【００２１】入力整合部３は、ＰＨＳ方式用整合回路１
０と、ＰＤＣ方式用整合回路１１とを単極双投スイツチ
１２及び１３によつて切り換える。整合回路１０は、整
合素子としてのインダクタＬ１を単極双投スイツチ１２
の第１の出力端と、単極双投スイツチ１３の第１の入力
端との間に介挿している。また整合回路１０は、整合素
子としてのインダクタＬ２を単極双投スイツチ１３の第
１の入力端と接地ラインとの間に介挿している。
０と、ＰＤＣ方式用整合回路１１とを単極双投スイツチ
１２及び１３によつて切り換える。整合回路１０は、整
合素子としてのインダクタＬ１を単極双投スイツチ１２
の第１の出力端と、単極双投スイツチ１３の第１の入力
端との間に介挿している。また整合回路１０は、整合素
子としてのインダクタＬ２を単極双投スイツチ１３の第
１の入力端と接地ラインとの間に介挿している。
【００２２】整合回路１１は、整合素子としてのインダ
クタＬ３を単極双投スイツチ１２の第２の出力端と、単
極双投スイツチ１３の第２の入力端との間に介挿してい
る。また整合回路１１は、整合素子としてのキヤパシタ
Ｃ１及びインダクタＬ４でなる直列回路を単極双投スイ
ツチ１２の第２の出力端と接地ラインとの間に介挿して
いる。さらに整合回路１１は、整合素子としてのキヤパ
シタＣ２及び抵抗Ｒ１でなる直列回路を単極双投スイツ
チ１３の第２の入力端と接地ラインとの間に介挿してい
る。
クタＬ３を単極双投スイツチ１２の第２の出力端と、単
極双投スイツチ１３の第２の入力端との間に介挿してい
る。また整合回路１１は、整合素子としてのキヤパシタ
Ｃ１及びインダクタＬ４でなる直列回路を単極双投スイ
ツチ１２の第２の出力端と接地ラインとの間に介挿して
いる。さらに整合回路１１は、整合素子としてのキヤパ
シタＣ２及び抵抗Ｒ１でなる直列回路を単極双投スイツ
チ１３の第２の入力端と接地ラインとの間に介挿してい
る。
【００２３】高周波信号増幅部２の段間整合回路８は、
外付け段間整合部５と接続されて完全な段間整合回路と
して機能するようになされている。段間整合回路８は、
整合素子としてのキヤパシタＣ３をGaAs接合型ＦＥＴ７
のドレインとGaAs接合型ＦＥＴ９のゲートとの間に介挿
している。また段間整合回路8 は、整合素子としてのキ
ヤパシタＣ４及び抵抗Ｒ２でなる直列回路を、GaAs接合
型ＦＥＴ９のゲートと、GaAs接合型ＦＥＴ７及び９のそ
れぞれのソースの接続中点との間に介挿している。因み
に、GaAs接合型ＦＥＴ７及び９のそれぞれのソースの接
続中点は接地ラインに接続されている。
外付け段間整合部５と接続されて完全な段間整合回路と
して機能するようになされている。段間整合回路８は、
整合素子としてのキヤパシタＣ３をGaAs接合型ＦＥＴ７
のドレインとGaAs接合型ＦＥＴ９のゲートとの間に介挿
している。また段間整合回路8 は、整合素子としてのキ
ヤパシタＣ４及び抵抗Ｒ２でなる直列回路を、GaAs接合
型ＦＥＴ９のゲートと、GaAs接合型ＦＥＴ７及び９のそ
れぞれのソースの接続中点との間に介挿している。因み
に、GaAs接合型ＦＥＴ７及び９のそれぞれのソースの接
続中点は接地ラインに接続されている。
【００２４】外付け段間整合部５は、ＰＨＳ方式及びＰ
ＤＣ方式に応じて、ＰＨＳ方式用整合素子としてのイン
ダクタＬ５と、ＰＤＣ方式用整合素子としてのインダク
タＬ６とを単極双投スイツチ１４によつて切り換えて、
GaAs接合型ＦＥＴ７及び９の間のインピーダンスを整合
している。
ＤＣ方式に応じて、ＰＨＳ方式用整合素子としてのイン
ダクタＬ５と、ＰＤＣ方式用整合素子としてのインダク
タＬ６とを単極双投スイツチ１４によつて切り換えて、
GaAs接合型ＦＥＴ７及び９の間のインピーダンスを整合
している。
【００２５】出力整合部４は、キヤパシタＣ５をGaAs接
合型ＦＥＴ９のドレインと外部への出力端子との間に介
挿している。また出力整合部４は、整合素子としてのイ
ンダクダＬ７をGaAs接合型ＦＥＴ９のドレインと電源電
圧Ｖdd2 との間に介挿している。さらに出力整合部４
は、ＰＨＳ方式及びＰＤＣ方式に応じて、整合素子とし
てのキヤパシタＣ６及びインダクタＬ８を単極双投スイ
ツチ１５によつて切り換えて、外部への出力端子と接地
ラインとの間に介挿する。
合型ＦＥＴ９のドレインと外部への出力端子との間に介
挿している。また出力整合部４は、整合素子としてのイ
ンダクダＬ７をGaAs接合型ＦＥＴ９のドレインと電源電
圧Ｖdd2 との間に介挿している。さらに出力整合部４
は、ＰＨＳ方式及びＰＤＣ方式に応じて、整合素子とし
てのキヤパシタＣ６及びインダクタＬ８を単極双投スイ
ツチ１５によつて切り換えて、外部への出力端子と接地
ラインとの間に介挿する。
【００２６】ここで、一般に、整合回路が周波数依存性
をもつているため、外付け段間整合部５のインダクタの
インダクタンス値をパラメータとしてシミユレーシヨン
して図２に示す周波数に対するゲインの特性曲線を得
た。
をもつているため、外付け段間整合部５のインダクタの
インダクタンス値をパラメータとしてシミユレーシヨン
して図２に示す周波数に対するゲインの特性曲線を得
た。
【００２７】このとき段間整合回路８のキヤパシタＣ３
及びＣ４と、抵抗Ｒ２とがそれぞれ５〔pF〕、２〔pF〕
及び 300〔Ω〕であるとした。また出力整合部４でイン
ダクタＬ８に切り換え、インダクタＬ７及びＬ８とキヤ
パシタＣ５とがそれぞれ 3.4〔nH〕、 3.4〔nH〕及び３
〔pF〕であるとした。さらにGaAs接合型ＦＥＴ７及び９
のゲート幅がそれぞれ 300〔μｍ〕及び1600〔μｍ〕で
あるとした。
及びＣ４と、抵抗Ｒ２とがそれぞれ５〔pF〕、２〔pF〕
及び 300〔Ω〕であるとした。また出力整合部４でイン
ダクタＬ８に切り換え、インダクタＬ７及びＬ８とキヤ
パシタＣ５とがそれぞれ 3.4〔nH〕、 3.4〔nH〕及び３
〔pF〕であるとした。さらにGaAs接合型ＦＥＴ７及び９
のゲート幅がそれぞれ 300〔μｍ〕及び1600〔μｍ〕で
あるとした。
【００２８】図２に示すように、周波数 950〔ＭHz〕、
1.5〔ＧHz〕及び 1.9〔ＧHz〕においてそれぞれのイン
ダクタンス値Ｌを５〔nH〕、２〔nH〕、２〔nH〕に設定
することにより、いずれも約32〔dB〕のゲインが得られ
る。
1.5〔ＧHz〕及び 1.9〔ＧHz〕においてそれぞれのイン
ダクタンス値Ｌを５〔nH〕、２〔nH〕、２〔nH〕に設定
することにより、いずれも約32〔dB〕のゲインが得られ
る。
【００２９】以上の構成において、携帯電話をＰＨＳ方
式で機能させる場合、高周波ブロツク１は、入力整合部
３の整合回路１０と、外付け段間整合部５のインダクタ
Ｌ５と、出力整合部４のキヤパシタＣ６とに切り換え
る。これにより、高周波ブロツク１は、ＰＨＳ方式の
1.9〔ＧHz〕の高周波信号を増幅するときのロスを最小
限に抑えることができることになる。
式で機能させる場合、高周波ブロツク１は、入力整合部
３の整合回路１０と、外付け段間整合部５のインダクタ
Ｌ５と、出力整合部４のキヤパシタＣ６とに切り換え
る。これにより、高周波ブロツク１は、ＰＨＳ方式の
1.9〔ＧHz〕の高周波信号を増幅するときのロスを最小
限に抑えることができることになる。
【００３０】一方、携帯電話をＰＤＣ方式で機能させる
場合、高周波ブロツク１は、入力整合部３の整合回路１
１と、外付け段間整合部５のインダクタＬ６と、出力整
合部４のインダクダＬ８とに切り換える。これにより、
高周波ブロツク１は、ＰＤＣ方式の 950〔ＭHz〕の高周
波信号を増幅するときのロスを最小限に抑えることがで
きることになる。
場合、高周波ブロツク１は、入力整合部３の整合回路１
１と、外付け段間整合部５のインダクタＬ６と、出力整
合部４のインダクダＬ８とに切り換える。これにより、
高周波ブロツク１は、ＰＤＣ方式の 950〔ＭHz〕の高周
波信号を増幅するときのロスを最小限に抑えることがで
きることになる。
【００３１】このようにして、高周波ブロツク１は、Ｐ
ＨＳ方式及びＰＤＣ方式に応じて入力整合部３、出力整
合部４及び外付け段間整合部５において整合用リアクタ
ンス素子を切り換えて、ＰＨＳ方式及びＰＤＣ方式のそ
れぞれの高周波信号を１つの高周波信号増幅部２だけで
効率良く増幅することができると共に、ほぼ同じ特性を
得ることができる。
ＨＳ方式及びＰＤＣ方式に応じて入力整合部３、出力整
合部４及び外付け段間整合部５において整合用リアクタ
ンス素子を切り換えて、ＰＨＳ方式及びＰＤＣ方式のそ
れぞれの高周波信号を１つの高周波信号増幅部２だけで
効率良く増幅することができると共に、ほぼ同じ特性を
得ることができる。
【００３２】以上の構成によれば、高周波信号増幅部２
の整合部の整合素子の少なくとも一部を高周波信号増幅
部２の基板外に配し、外付けされた入力整合部３、出力
整合部４及び外付け段間整合部５の整合用リアクタンス
素子を、ＰＨＳ方式及びＰＤＣ方式のそれぞれの周波数
に応じて切り換え、１つの高周波信号増幅部２だけで効
率良く増幅することにより、ＰＨＳ方式の 1.9〔ＧHz〕
の高周波信号と、ＰＤＣ方式の 950〔ＭHz〕の高周波信
号とを増幅する際、高周波信号増幅部２を削減すること
ができる。
の整合部の整合素子の少なくとも一部を高周波信号増幅
部２の基板外に配し、外付けされた入力整合部３、出力
整合部４及び外付け段間整合部５の整合用リアクタンス
素子を、ＰＨＳ方式及びＰＤＣ方式のそれぞれの周波数
に応じて切り換え、１つの高周波信号増幅部２だけで効
率良く増幅することにより、ＰＨＳ方式の 1.9〔ＧHz〕
の高周波信号と、ＰＤＣ方式の 950〔ＭHz〕の高周波信
号とを増幅する際、高周波信号増幅部２を削減すること
ができる。
【００３３】また入力整合部３、出力整合部４及び外付
け段間整合部５を外付けしていることにより、高周波信
号増幅部２の半導体基板のチツプサイズを一段と減少さ
せることができる。
け段間整合部５を外付けしていることにより、高周波信
号増幅部２の半導体基板のチツプサイズを一段と減少さ
せることができる。
【００３４】なお、上述の実施例においては、２つの通
信方式に対応した２つの周波数に対応する整合回路を接
続する場合について述べたが、本発明はこれに限らず、
３つ以上の周波数に対応する整合回路を接続する場合に
ついても適用できる。この場合にも上述と同様の効果を
得ることができる。
信方式に対応した２つの周波数に対応する整合回路を接
続する場合について述べたが、本発明はこれに限らず、
３つ以上の周波数に対応する整合回路を接続する場合に
ついても適用できる。この場合にも上述と同様の効果を
得ることができる。
【００３５】また上述の実施例では、GaAs接合型ＦＥＴ
７及び９の間のインピーダンスを整合する際、外付け段
間整合部５のインダクタＬ５及びＬ６を切り換える場合
について述べたが、本発明はこれに限らず、キヤパシタ
を切り換えてインピーダンスを整合する場合にも適用す
ることができる。
７及び９の間のインピーダンスを整合する際、外付け段
間整合部５のインダクタＬ５及びＬ６を切り換える場合
について述べたが、本発明はこれに限らず、キヤパシタ
を切り換えてインピーダンスを整合する場合にも適用す
ることができる。
【００３６】図３に示すように、高周波ブロツク２０
は、高周波ブロツク１の構成のうち、高周波信号増幅部
２に代えて、高周波信号増幅部２１が配されている。高
周波信号増幅部２１は、ＦＥＴ２２のドレインとＦＥＴ
２３のゲートと間に段間整合回路２４が介挿され、この
段間整合回路２４と接地ラインとの間にキヤパシタＣ10
が介挿されている。高周波信号増幅部２１は、キヤパシ
タＣ10の値を切り換えて、ＦＥＴ２２及び２３の間のイ
ンピーダンスを整合する。
は、高周波ブロツク１の構成のうち、高周波信号増幅部
２に代えて、高周波信号増幅部２１が配されている。高
周波信号増幅部２１は、ＦＥＴ２２のドレインとＦＥＴ
２３のゲートと間に段間整合回路２４が介挿され、この
段間整合回路２４と接地ラインとの間にキヤパシタＣ10
が介挿されている。高周波信号増幅部２１は、キヤパシ
タＣ10の値を切り換えて、ＦＥＴ２２及び２３の間のイ
ンピーダンスを整合する。
【００３７】さらに上述の実施例については、本発明を
高周波ブロツク１に適用した場合について述べたが、本
発明はこれに限らず、ＭＭＩＣ構成のミキサやＭＭＩＣ
構成のローノイズ増幅器等、高周波を処理する任意の回
路にも適用することができる。
高周波ブロツク１に適用した場合について述べたが、本
発明はこれに限らず、ＭＭＩＣ構成のミキサやＭＭＩＣ
構成のローノイズ増幅器等、高周波を処理する任意の回
路にも適用することができる。
【００３８】さらに上述の実施例については、本発明を
GaAs接合型ＦＥＴ７及び９を形成した高周波信号増幅部
２を有する高周波ブロツク１に適用する場合ついて述べ
たが、本発明はこれに限らず、高周波信号を扱うバイポ
ーラトランジスタ回路やＭＯＳトランジスタ回路にも適
用することができる。
GaAs接合型ＦＥＴ７及び９を形成した高周波信号増幅部
２を有する高周波ブロツク１に適用する場合ついて述べ
たが、本発明はこれに限らず、高周波信号を扱うバイポ
ーラトランジスタ回路やＭＯＳトランジスタ回路にも適
用することができる。
【００３９】さらに上述の実施例については、ＦＥＴを
GaAs化合物半導体により形成した場合について述べた
が、本発明はこれに限らず、シリコン半導体等によつて
形成しても良い。
GaAs化合物半導体により形成した場合について述べた
が、本発明はこれに限らず、シリコン半導体等によつて
形成しても良い。
【００４０】さらに上述の実施例においては、入力整合
部３及び出力整合部４の全ての整合素子を高周波信号増
幅部２に外付けした場合について述べたが、本発明はこ
れに限らず、整合回路の一部の整合素子、例えば周波数
依存性が小さい抵抗やキヤパシタを集積回路内の入力整
合部又は出力整合部に配置する場合についても適用する
ことができる。
部３及び出力整合部４の全ての整合素子を高周波信号増
幅部２に外付けした場合について述べたが、本発明はこ
れに限らず、整合回路の一部の整合素子、例えば周波数
依存性が小さい抵抗やキヤパシタを集積回路内の入力整
合部又は出力整合部に配置する場合についても適用する
ことができる。
【００４１】さらに上述の実施例においては、本発明を
複数の通信方式のそれぞれの周波数の高周波信号をイン
ピーダンス整合させて増幅する高周波ブロツク１に適用
する場合について述べたが、本発明はこれに限らず、イ
ンピーダンス整合して高周波を処理することを必要とす
る通信用以外の任意の伝送装置にも適用することができ
る。
複数の通信方式のそれぞれの周波数の高周波信号をイン
ピーダンス整合させて増幅する高周波ブロツク１に適用
する場合について述べたが、本発明はこれに限らず、イ
ンピーダンス整合して高周波を処理することを必要とす
る通信用以外の任意の伝送装置にも適用することができ
る。
【００４２】さらに上述の実施例においては、高周波信
号増幅部２にそれぞれ入力整合部３、出力整合部４、外
付け段間整合部５を外付けし、段間整合回路８を内蔵す
る場合について述べたが、本発明はこれに限らず、高周
波集積回路に外付けする整合回路及び内蔵する整合回路
は任意に構成したもので良い。
号増幅部２にそれぞれ入力整合部３、出力整合部４、外
付け段間整合部５を外付けし、段間整合回路８を内蔵す
る場合について述べたが、本発明はこれに限らず、高周
波集積回路に外付けする整合回路及び内蔵する整合回路
は任意に構成したもので良い。
【００４３】
【発明の効果】上述のように本発明によれば、高周波集
積回路の整合回路の整合素子の少なくとも一部を高周波
集積回路の基板に外付けし、外付けされた整合回路の整
合素子を、処理対象の周波数に応じて切り換え、１つの
高周波集積回路だけで複数の高周波を効率良く増幅する
ことにより、複数の周波数の高周波を処理する際、高周
波集積回路の数を削減し得る伝送装置を実現できる。
積回路の整合回路の整合素子の少なくとも一部を高周波
集積回路の基板に外付けし、外付けされた整合回路の整
合素子を、処理対象の周波数に応じて切り換え、１つの
高周波集積回路だけで複数の高周波を効率良く増幅する
ことにより、複数の周波数の高周波を処理する際、高周
波集積回路の数を削減し得る伝送装置を実現できる。
【図１】本発明による伝送装置の一実施例による携帯電
話の高周波ブロツクを示すブロツク図である。
話の高周波ブロツクを示すブロツク図である。
【図２】外付けのインダクタのインダクタンス値をパラ
メーダとする周波数に対するゲインの特性曲線を示す特
性曲線図である。
メーダとする周波数に対するゲインの特性曲線を示す特
性曲線図である。
【図３】他の実施例による高周波ブロツクを示すブロツ
ク図である。
ク図である。
１、２０……高周波ブロツク、２、２１……高周波信号
増幅部、３……入力整合部、４……出力整合部、５……
外付け段間整合部、６……バイアス回路、７、９……Ga
As接合型ＦＥＴ、８、２４……段間整合回路、１０、１
１……整合回路、１２〜１５……単極双投スイツチ、２
２、２３……ＦＥＴ。
増幅部、３……入力整合部、４……出力整合部、５……
外付け段間整合部、６……バイアス回路、７、９……Ga
As接合型ＦＥＴ、８、２４……段間整合回路、１０、１
１……整合回路、１２〜１５……単極双投スイツチ、２
２、２３……ＦＥＴ。
Claims (9)
- 【請求項１】基板上に能動素子が形成され、当該能動素
子で複数の周波数の高周波を処理する高周波集積回路
と、 複数の上記周波数にそれぞれ別個に対応し、整合素子の
少なくとも一部が上記基板外に配された複数の整合回路
とを具え、上記周波数の上記高周波を上記高周波集積回
路で処理する際に、当該処理対象の周波数に対応した上
記整合回路に切り換えることを特徴とする伝送装置。 - 【請求項２】複数の上記整合回路は、 整合素子の一部を共用していることを特徴とする請求項
１に記載の伝送装置。 - 【請求項３】上記整合回路は、 入力整合回路、及び又は出力整合回路、及び又は上記能
動素子間の整合回路、及び又は上記能動素子のバイアス
整合回路であることを特徴とする請求項１に記載の伝送
装置。 - 【請求項４】上記整合回路は、 リアクタンス素子が切り換えられて、上記任意の周波数
に対応することを特徴とする請求項１に記載の伝送装
置。 - 【請求項５】上記基板外に配された整合素子は、 リアクタンス素子であることを特徴とする請求項１に記
載の伝送装置。 - 【請求項６】上記能動素子は、 電界効果トランジスタであることを特徴する請求項１に
記載の伝送装置。 - 【請求項７】上記電界効果トランジスタは、 接合型電界効果トランジスタであることを特徴とする請
求項６に記載の伝送装置。 - 【請求項８】上記基板は、 半導体基板であることを特徴する請求項１に記載の伝送
装置。 - 【請求項９】上記半導体基板は、 ガリウムひ素半導体基板であることを特徴とする請求項
８に記載の伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35249095A JPH09186533A (ja) | 1995-12-30 | 1995-12-30 | 伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35249095A JPH09186533A (ja) | 1995-12-30 | 1995-12-30 | 伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186533A true JPH09186533A (ja) | 1997-07-15 |
Family
ID=18424434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35249095A Pending JPH09186533A (ja) | 1995-12-30 | 1995-12-30 | 伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186533A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522211B1 (en) | 1999-03-01 | 2003-02-18 | Murata Manufacturing Co., Ltd. | Frequency-switching oscillator and communication apparatus using same |
| JP2009218907A (ja) * | 2008-03-11 | 2009-09-24 | Murata Mfg Co Ltd | 電力増幅器 |
| JP2011082809A (ja) * | 2009-10-07 | 2011-04-21 | Ntt Docomo Inc | バイアス回路 |
| US8085094B2 (en) | 2010-01-12 | 2011-12-27 | Mitsubishi Electric Corporation | High frequency amplifier |
| US9231558B2 (en) | 2012-08-07 | 2016-01-05 | Mitsubishi Electric Corporation | High frequency power amplifier |
-
1995
- 1995-12-30 JP JP35249095A patent/JPH09186533A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522211B1 (en) | 1999-03-01 | 2003-02-18 | Murata Manufacturing Co., Ltd. | Frequency-switching oscillator and communication apparatus using same |
| JP2009218907A (ja) * | 2008-03-11 | 2009-09-24 | Murata Mfg Co Ltd | 電力増幅器 |
| JP2011082809A (ja) * | 2009-10-07 | 2011-04-21 | Ntt Docomo Inc | バイアス回路 |
| US8085094B2 (en) | 2010-01-12 | 2011-12-27 | Mitsubishi Electric Corporation | High frequency amplifier |
| US8174323B2 (en) | 2010-01-12 | 2012-05-08 | Mitsubishi Electric Corporation | High frequency amplifier |
| US9231558B2 (en) | 2012-08-07 | 2016-01-05 | Mitsubishi Electric Corporation | High frequency power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7650163B2 (en) | Impedance matching circuit for a multi-band radio frequency device | |
| US7123094B2 (en) | High frequency power amplifier circuit and radio communication system | |
| US7995972B2 (en) | Electronic component for communication device and semiconductor device for switching transmission and reception | |
| EP0911985B1 (en) | Dual band transmitter with switchable matching circuit | |
| JP3877558B2 (ja) | 高周波電力増幅器、高周波電力増幅器モジュール及び携帯電話機 | |
| US6996376B2 (en) | Antenna switch | |
| KR20010053413A (ko) | 이동체 전화 장치 | |
| JPH08130419A (ja) | 増幅器並びにこれを有する受信機及び通信機 | |
| EP1032120A2 (en) | Power amplifier, power control method for power amplifier, and communication equipment | |
| JP2004193846A (ja) | 高周波電力増幅用電子部品および無線通信システム | |
| JPH11274804A (ja) | 高周波スイッチ | |
| JPH11261351A (ja) | 電力増幅器ｍｍｉｃ | |
| US4890069A (en) | Gallium arsenide power monolithic microwave integrated circuit | |
| US20020098820A1 (en) | Front end and high frequency receiver having quadrature low noise amplifier | |
| US20030218500A1 (en) | Power amplifier capable of switching gain while suppressing noise power in reception band | |
| US6853243B2 (en) | Wireless communication frequency signal amplification apparatus and transmitting and receiving apparatus | |
| JP2004201262A (ja) | 増幅機能を備えたアンテナスイッチングモジュール | |
| US6366770B1 (en) | High-frequency semiconductor device and radio transmitter/receiver device | |
| JPH09186533A (ja) | 伝送装置 | |
| JP2001007657A (ja) | 高周波電力増幅装置および無線通信機 | |
| JP3393441B2 (ja) | 通信端末装置 | |
| JP3890707B2 (ja) | 高周波回路 | |
| JP2894893B2 (ja) | ミキサ回路 | |
| Morkner et al. | A 1.7 mA low noise amplifier with integrated bypass switch for wireless 0.05-6 GHz portable applications | |
| JPH08251089A (ja) | 移動通信用携帯端末、高周波装置、高周波モジュール、およびスパイラルインダクタ |