JP3984845B2 - 高周波受信回路 - Google Patents
高周波受信回路 Download PDFInfo
- Publication number
- JP3984845B2 JP3984845B2 JP2002083757A JP2002083757A JP3984845B2 JP 3984845 B2 JP3984845 B2 JP 3984845B2 JP 2002083757 A JP2002083757 A JP 2002083757A JP 2002083757 A JP2002083757 A JP 2002083757A JP 3984845 B2 JP3984845 B2 JP 3984845B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- matching
- mixer
- output
- inductance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、増幅回路及びミキサ回路を有し受信系フロントエンドを構成する高周波受信回路に関するものである。
【０００２】
【従来の技術】
従来から、移動通信機の高周波受信回路として、図６に示すように帯域通過フィルタを２つ用いた構成の回路が公知となっている。図６では、増幅回路５２の前段に帯域通過フィルタ５１が設けられ、増幅回路５２とミキサ回路５４の段間に帯域通過フィルタ５３が設けられている。そして、帯域通過フィルタ５１と増幅回路５２との整合のために入力整合回路５５が設けられ、また、増幅回路５２と帯域通過フィルタ５３との整合のために出力整合回路５６が設けられ、さらに、帯域通過フィルタ５３とミキサ回路５４との整合のために入力整合回路５７が設けられている。５８は局部発振器、５９は電源供給端子、６０は入力端子、６１は出力端子である。
【０００３】
近年、移動通信機の需要が急速に高まり、通信機本体の小型化、高性能化、高機能化が要求されている。このような状況に際し、移動通信機を構成する個々の部品の使用を最小限におさえ、使用部品を減少することが求められている。
【０００４】
【発明が解決しようとする課題】
ところが、図６に示した従来の高周波受信回路においては、信号入力段に帯域通過フィルタ５１を設置し、増幅回路５２とミキサ回路５４との段間に帯域通過フィルタ５３を設置し、さらに増幅回路５２と帯域通過フィルタ５１，５３の間にそれぞれ整合回路５５，５６を設置し、帯域通過フィルタ５３とミキサ回路５４の間に整合回路５７を設置する必要があり、使用部品の多さが問題となっていた。
【０００５】
そこで、整合回路５５，５６，５７を含む全ての素子を集積化することで、部品点数を削減することは可能であるが、これでは増幅回路５２及びミキサ回路５４の回路特性を評価する事が困難となり、さらに使用可能な周波数帯域が特定周波数に限定され、汎用性の低い集積回路となってしまう問題がある。
【０００６】
なお、近年では、帯域通過フィルタの特性向上を受けて、増幅回路５２の前段のみ帯域通過フィルタ５１を接続し、増幅回路５２とミキサ回路５４の段間の帯域通過フィルタ５３を不要とした回路構成もあるが、増幅回路５２とミキサ回路５４の間の整合回路は必要であり、上記した問題は残っている。
【０００７】
本発明は上記の点に鑑みてなされたものであり、その目的は、集積化により実装面積の縮小を可能にしながらも、増幅回路及びミキサ回路の各々の回路特性を評価可能にし、さらに使用周波数帯域が限定されない汎用性をもつ高周波受信回路を提供することである。
【０００８】
【課題を解決するための手段】
請求項１にかかる発明は、受信高周波信号を増幅する増幅回路と、該増幅回路の出力信号と局部発振器の出力信号とを混合させて周波数を変換するミキサ回路とを有する高周波受信回路において、前記増幅回路は出力インピーダンスが略２０ｍＳの定コンダクタンスの第１の整合回路を出力側に含ませた集積回路から構成し、前記ミキサ回路は入力インピーダンスが略２０ｍＳの定コンダクタンスの第２の整合回路を入力側に含ませた集積回路から構成し、前記増幅回路の前記出力側と前記ミキサ回路の前記入力側を共通接続するとともに該共通接続部を第１のインダクタンス素子を介して電源供給端子に接続して第３の整合回路を構成し、前記増幅回路の前記出力側と前記ミキサ回路の前記入力側を前記第３の整合回路によって整合させたことを特徴とする高周波受信回路とした。
【０００９】
請求項２にかかる発明は、受信高周波信号を増幅する増幅回路と、該増幅回路の出力信号と局部発振器の出力信号とを混合させて周波数を変換するミキサ回路とを有する高周波受信回路において、前記増幅回路は第１の整合回路を出力側に含ませた集積回路から構成し、前記ミキサ回路は第２の整合回路を入力側に含ませた集積回路から構成し、前記増幅回路の前記出力側に第２のインダクタンス素子の一端を接続して他端の出力インピーダンスを略２０ｍＳの定コンダクタンスとし、前記ミキサ回路の前記入力側に第３のインダクタンス素子の一端を接続して他端の入力インピーダンスを略２０ｍＳの定コンダクタンスとし、前記第２および第３のインダクタンス素子の他端を共通接続するとともに該共通接続部を第１のインダクタンス素子を介して電源供給端子に接続して第３の整合回路を構成し、前記増幅回路の前記出力側と前記ミキサ回路の前記入力側を前記第３の整合回路によって整合させたことを特徴とする高周波受信回路とした。
【００１１】
【発明の実施の形態】
図１は本発明の１つの実施形態を示す高周波受信回路の回路図である。この図１は１９００ＭＨｚ帯の高周波受信回路を例としたものであり、増幅回路１と整合回路２とミキサ回路３とに大別される。
【００１２】
増幅回路１は入力端子５より高周波信号を入力しこれを増幅する集積化された回路である。ミキサ回路３は、局部発振器４より入力された局部発振信号と増幅回路１から出力する高周波増幅信号とを混合して得られる中間周波数信号を出力端子７より出力する集積化された回路である。整合回路２は増幅回路１の出力インピーダンスとミキサ回路３の入力インピーダンスの整合をとる回路である。
【００１３】
増幅回路１は電界効果トランジスタ９を中心として構成されている。電界効果トランジスタ９のゲートは、コンデンサ１０を介し入力端子５に接続されるとともに、抵抗器１１を介してグランドに接続されている。また電界効果トランジスタ９のソースは、インダクタンス素子１４に抵抗器１２とコンデンサ１３の並列回路を直列接続した回路を介しグランドに接続されている。電界効果トランジスタ９のドレインは、コンデンサ１５を介しグランドに接続されるとともに、インダクタンス素子１６を介し増幅信号を外部へ出力する回路となっている。
【００１４】
コンデンサ１５とインダクタンス素子１６は増幅回路１の出力インピーダンスが２０ｍＳの定コンダクタンスになるように最適化されており、整合回路の一部も構成している。
【００１５】
一方、ミキサ回路３は電界効果トランジスタ１８を中心として構成されている。この電界効果トランジスタ１８はデュアルゲート構造であり、第２ゲートはコンデンサ２３を介して外部の局部発振器４からの局部発振信号を入力する局部発振信号入力端子１７に接続されるとともに、抵抗器２４を介してグランドに接続されている。電界効果トランジスタ１８の第１ゲートは、上記の増幅回路１及び整合回路２から到来する高周波増幅信号をインダクタンス素子１９とコンデンサ２１を介して入力されるように接続されており、また抵抗器２２を介しグランドに接続されている。インダクタンス素子１９とコンデンサ２１の接続部はコンデンサ２０を介してグランドに接続されている。
【００１６】
インダクタンス素子１９とコンデンサ２０はミキサ回路３の入力インピーダンスが２０ｍＳの定コンダクタンスになるように最適化されており、整合回路の一部も構成している。
【００１７】
電界効果トランジスタ１８のドレインは出力端子７に接続されており、ミキサ回路３より得られた中間周波数信号を出力するようになっている。また電界効果トランジスタ１８のソースはインダクタンス素子２７に抵抗器２５とコンデンサ２６の並列回路を直列接続した回路を介しグランドに接続されている。
【００１８】
整合回路２においては、増幅回路１の出力側とミキサ回路３の入力側が共通接続されるとともに、その接続部はインダクタンス素子８を介して電源供給端子６に接続されている。この電源供給端子６は高周波的には接地されている。
【００１９】
図２に図１に示した増幅回路１とミキサ回路３を接続している整合回路の等価回路を示し、図３に整合回路２を介して増幅回路１とミキサ回路３を整合する方法をスミスチャート上で示した。図２及び図３を用い、増幅回路１の出力側とミキサ回路２の入力側を受信周波数において５０Ωに整合する方法について説明する。
【００２０】
図２における電界効果トランジスタ９のドレインのインピーダンスは図３に示すａの点に位置する。増幅回路１の出力インピーダンスは、集積化されたコンデンサ１５及びインダクタンス素子１６により、２０ｍＳの定コンダクタンスであるｂの点に位置する。
【００２１】
一方、電界効果トランジスタ１８における第１のゲートからコンデンサ２１を介した箇所のインピーダンスはｅの点に位置する。ミキサ回路３の入力インピーダンスは、集積化されたインダクタンス素子１９及びコンデンサ２０により、２０ｍＳの定コンダクタンスであるｄの点に位置する。
【００２２】
図２におけるインダクタンス素子８Ａおよび８Ｂは、図１に示したインダクタンス素子８を等価な２つのインダクタンス素子として表したものである。
【００２３】
増幅回路１の出力インピーダンス点ｂからインダクタンス素子８Ａを介すことで、インピーダンスは５０Ωの整合の点ｃとなる。一方、ミキサ回路３の入力インピーダンス点ｄからインダクタンス素子８Ｂを介したインピーダンスも５０Ωの整合の点ｃとなる。
【００２４】
このように、増幅回路１とミキサ回路２の間は、インダクタンス素子８Ａ及び８Ｂを介すことで５０Ω整合がなされるので、５０Ω系の測定器による各々の回路特性を評価することが可能となる。
【００２５】
次に、図２及び図３を用い、増幅回路１及びミキサ回路２の段間を１つのインダクタンス素子で整合する方法について説明する。
【００２６】
増幅回路１の出力インピーダンス点ｂから、インダクタンス素子８を介すことで、インピーダンスは図３に示すｄ’の点になる。このｄ’の点は、ミキサ回路３の入力インピーダンス点ｄにおける共役インピーダンスの点である。すなわち、２０ｍＳの定コンダクタンスである増幅回路１の出力インピーダンス点ｂと、同じく２０ｍＳの定コンダクタンスであるミキサ回路３の入力インピーダンス点ｄとを接続する際は、図１に示す１つのインダクタンス素子８により整合することが可能である。また、図１に示すインダクタンス素子８は増幅回路１の電源電圧を供給する役割をも併せ持つ。
【００２７】
以上、図１に示した増幅回路１とミキサ回路３を有する高周波受信回路を１９００ＭＨｚ帯で使用する場合のインピーダンス整合について説明してきた。次に、この高周波受信回路を、入力信号の周波数が前記した１９００ＭＨｚよりも低い１５００ＭＨｚ帯で使用する場合のインピーダンス整合について図４及び図５に基づいて説明する。
【００２８】
ここでは、図１に示した整合回路２に代えて、電源供給端子６に接続されたインダクタンス素子８’（図示せず）とインダクタンス素子２８，２９を備えた整合回路２’を使用する。インダクタンス素子８’は等価的には図４に示すように、インダクタンス８Ａ’と８Ｂ’に分けることができる。
【００２９】
増幅回路１の出力側はインダクタンス素子２８の一方に接続され、そのインダクタンス素子２８の他方は、インダクタンス素子８Ａ’を介して電源供給端子６に接続されている。増幅回路１の出力インピーダンスはｆの点に位置しており、インダクタンス素子２８を介し、インピーダンスｇの点に位置させることで、２０ｍＳの定コンダクタンスとなる。さらにインダクタンス素子８Ａ’により、インピーダンスはｃの５０Ω整合の点に位置する。
【００３０】
また、ミキサ回路３の入力側はインダクタンス素子２９の一方に接続され、そのインダクダンス素子２９の他方は、インダクタンス素子８Ｂ’を介して接地されている。ミキサ回路３の入力インピーダンスはｈの点に位置しており、インダクタンス素子２９を介し、インピーダンスｉの点に位置させることで、２０ｍＳの定コンダクタンスとなる。さらにインダクタンス素子８Ｂ’より、インピーダンスはｃの５０Ω整合の点に位置する。
【００３１】
このように、図１に記載の増幅回路１とミキサ回路３をそのまま使用しても、周波数に応じて前記した整合回路２の一部を変更するすることで、増幅回路１の出力側、ミキサ回路３の入力側ともに５０Ω整合が実現でき、使用周波数帯の変更が可能となることが分かる。なお、本発明では、増幅回路１の出力側、ミキサ回路３の入力側ともに５０Ω整合を実現するため、出力インピーダンス及び入力インピーダンスを２０ｍSの定コンダクタンスとして説明したが、所望の特性が得られる範囲で２０ｍＳ近傍に設定することが可能である。
【００３２】
【発明の効果】
以上説明したように本発明の高周波受信回路は、増幅回路とミキサ回路の間に接続すべき整合回路の一部を、それら増幅回路やミキサ回路の一部として集積化するので、実装面積の縮小が可能となる一方、増幅回路とミキサ回路の各々の回路特性が評価可能となるとともに、使用周波数帯域が限定されない汎用性のある高周波受信回路を実現できる。
【図面の簡単な説明】
【図１】 本発明の実施形態の高周波受信回路（１９００ＭＨｚ帯）を示す回路図である。
【図２】 図１に示された高周波受信回路の等価回路図である。
【図３】 図１に示された高周波回路を構成する整合回路のインピーダンスと整合の説明図である。
【図４】 図１に示された高周波受信回路を１５００ＭＨｚ帯で使用する場合の等価回路図である。
【図５】 図４に示された高周波回路を構成する整合回路のインピーダンスと整合の説明図である。
【図６】 従来技術の高周波受信回路の回路図である。
【符号の説明】
１：増幅回路、２、２’：整合回路、３：ミキサ回路、４：局部発振器、６：電源供給端子、８：インダクタンス素子
【発明の属する技術分野】
本発明は、増幅回路及びミキサ回路を有し受信系フロントエンドを構成する高周波受信回路に関するものである。
【０００２】
【従来の技術】
従来から、移動通信機の高周波受信回路として、図６に示すように帯域通過フィルタを２つ用いた構成の回路が公知となっている。図６では、増幅回路５２の前段に帯域通過フィルタ５１が設けられ、増幅回路５２とミキサ回路５４の段間に帯域通過フィルタ５３が設けられている。そして、帯域通過フィルタ５１と増幅回路５２との整合のために入力整合回路５５が設けられ、また、増幅回路５２と帯域通過フィルタ５３との整合のために出力整合回路５６が設けられ、さらに、帯域通過フィルタ５３とミキサ回路５４との整合のために入力整合回路５７が設けられている。５８は局部発振器、５９は電源供給端子、６０は入力端子、６１は出力端子である。
【０００３】
近年、移動通信機の需要が急速に高まり、通信機本体の小型化、高性能化、高機能化が要求されている。このような状況に際し、移動通信機を構成する個々の部品の使用を最小限におさえ、使用部品を減少することが求められている。
【０００４】
【発明が解決しようとする課題】
ところが、図６に示した従来の高周波受信回路においては、信号入力段に帯域通過フィルタ５１を設置し、増幅回路５２とミキサ回路５４との段間に帯域通過フィルタ５３を設置し、さらに増幅回路５２と帯域通過フィルタ５１，５３の間にそれぞれ整合回路５５，５６を設置し、帯域通過フィルタ５３とミキサ回路５４の間に整合回路５７を設置する必要があり、使用部品の多さが問題となっていた。
【０００５】
そこで、整合回路５５，５６，５７を含む全ての素子を集積化することで、部品点数を削減することは可能であるが、これでは増幅回路５２及びミキサ回路５４の回路特性を評価する事が困難となり、さらに使用可能な周波数帯域が特定周波数に限定され、汎用性の低い集積回路となってしまう問題がある。
【０００６】
なお、近年では、帯域通過フィルタの特性向上を受けて、増幅回路５２の前段のみ帯域通過フィルタ５１を接続し、増幅回路５２とミキサ回路５４の段間の帯域通過フィルタ５３を不要とした回路構成もあるが、増幅回路５２とミキサ回路５４の間の整合回路は必要であり、上記した問題は残っている。
【０００７】
本発明は上記の点に鑑みてなされたものであり、その目的は、集積化により実装面積の縮小を可能にしながらも、増幅回路及びミキサ回路の各々の回路特性を評価可能にし、さらに使用周波数帯域が限定されない汎用性をもつ高周波受信回路を提供することである。
【０００８】
【課題を解決するための手段】
請求項１にかかる発明は、受信高周波信号を増幅する増幅回路と、該増幅回路の出力信号と局部発振器の出力信号とを混合させて周波数を変換するミキサ回路とを有する高周波受信回路において、前記増幅回路は出力インピーダンスが略２０ｍＳの定コンダクタンスの第１の整合回路を出力側に含ませた集積回路から構成し、前記ミキサ回路は入力インピーダンスが略２０ｍＳの定コンダクタンスの第２の整合回路を入力側に含ませた集積回路から構成し、前記増幅回路の前記出力側と前記ミキサ回路の前記入力側を共通接続するとともに該共通接続部を第１のインダクタンス素子を介して電源供給端子に接続して第３の整合回路を構成し、前記増幅回路の前記出力側と前記ミキサ回路の前記入力側を前記第３の整合回路によって整合させたことを特徴とする高周波受信回路とした。
【０００９】
請求項２にかかる発明は、受信高周波信号を増幅する増幅回路と、該増幅回路の出力信号と局部発振器の出力信号とを混合させて周波数を変換するミキサ回路とを有する高周波受信回路において、前記増幅回路は第１の整合回路を出力側に含ませた集積回路から構成し、前記ミキサ回路は第２の整合回路を入力側に含ませた集積回路から構成し、前記増幅回路の前記出力側に第２のインダクタンス素子の一端を接続して他端の出力インピーダンスを略２０ｍＳの定コンダクタンスとし、前記ミキサ回路の前記入力側に第３のインダクタンス素子の一端を接続して他端の入力インピーダンスを略２０ｍＳの定コンダクタンスとし、前記第２および第３のインダクタンス素子の他端を共通接続するとともに該共通接続部を第１のインダクタンス素子を介して電源供給端子に接続して第３の整合回路を構成し、前記増幅回路の前記出力側と前記ミキサ回路の前記入力側を前記第３の整合回路によって整合させたことを特徴とする高周波受信回路とした。
【００１１】
【発明の実施の形態】
図１は本発明の１つの実施形態を示す高周波受信回路の回路図である。この図１は１９００ＭＨｚ帯の高周波受信回路を例としたものであり、増幅回路１と整合回路２とミキサ回路３とに大別される。
【００１２】
増幅回路１は入力端子５より高周波信号を入力しこれを増幅する集積化された回路である。ミキサ回路３は、局部発振器４より入力された局部発振信号と増幅回路１から出力する高周波増幅信号とを混合して得られる中間周波数信号を出力端子７より出力する集積化された回路である。整合回路２は増幅回路１の出力インピーダンスとミキサ回路３の入力インピーダンスの整合をとる回路である。
【００１３】
増幅回路１は電界効果トランジスタ９を中心として構成されている。電界効果トランジスタ９のゲートは、コンデンサ１０を介し入力端子５に接続されるとともに、抵抗器１１を介してグランドに接続されている。また電界効果トランジスタ９のソースは、インダクタンス素子１４に抵抗器１２とコンデンサ１３の並列回路を直列接続した回路を介しグランドに接続されている。電界効果トランジスタ９のドレインは、コンデンサ１５を介しグランドに接続されるとともに、インダクタンス素子１６を介し増幅信号を外部へ出力する回路となっている。
【００１４】
コンデンサ１５とインダクタンス素子１６は増幅回路１の出力インピーダンスが２０ｍＳの定コンダクタンスになるように最適化されており、整合回路の一部も構成している。
【００１５】
一方、ミキサ回路３は電界効果トランジスタ１８を中心として構成されている。この電界効果トランジスタ１８はデュアルゲート構造であり、第２ゲートはコンデンサ２３を介して外部の局部発振器４からの局部発振信号を入力する局部発振信号入力端子１７に接続されるとともに、抵抗器２４を介してグランドに接続されている。電界効果トランジスタ１８の第１ゲートは、上記の増幅回路１及び整合回路２から到来する高周波増幅信号をインダクタンス素子１９とコンデンサ２１を介して入力されるように接続されており、また抵抗器２２を介しグランドに接続されている。インダクタンス素子１９とコンデンサ２１の接続部はコンデンサ２０を介してグランドに接続されている。
【００１６】
インダクタンス素子１９とコンデンサ２０はミキサ回路３の入力インピーダンスが２０ｍＳの定コンダクタンスになるように最適化されており、整合回路の一部も構成している。
【００１７】
電界効果トランジスタ１８のドレインは出力端子７に接続されており、ミキサ回路３より得られた中間周波数信号を出力するようになっている。また電界効果トランジスタ１８のソースはインダクタンス素子２７に抵抗器２５とコンデンサ２６の並列回路を直列接続した回路を介しグランドに接続されている。
【００１８】
整合回路２においては、増幅回路１の出力側とミキサ回路３の入力側が共通接続されるとともに、その接続部はインダクタンス素子８を介して電源供給端子６に接続されている。この電源供給端子６は高周波的には接地されている。
【００１９】
図２に図１に示した増幅回路１とミキサ回路３を接続している整合回路の等価回路を示し、図３に整合回路２を介して増幅回路１とミキサ回路３を整合する方法をスミスチャート上で示した。図２及び図３を用い、増幅回路１の出力側とミキサ回路２の入力側を受信周波数において５０Ωに整合する方法について説明する。
【００２０】
図２における電界効果トランジスタ９のドレインのインピーダンスは図３に示すａの点に位置する。増幅回路１の出力インピーダンスは、集積化されたコンデンサ１５及びインダクタンス素子１６により、２０ｍＳの定コンダクタンスであるｂの点に位置する。
【００２１】
一方、電界効果トランジスタ１８における第１のゲートからコンデンサ２１を介した箇所のインピーダンスはｅの点に位置する。ミキサ回路３の入力インピーダンスは、集積化されたインダクタンス素子１９及びコンデンサ２０により、２０ｍＳの定コンダクタンスであるｄの点に位置する。
【００２２】
図２におけるインダクタンス素子８Ａおよび８Ｂは、図１に示したインダクタンス素子８を等価な２つのインダクタンス素子として表したものである。
【００２３】
増幅回路１の出力インピーダンス点ｂからインダクタンス素子８Ａを介すことで、インピーダンスは５０Ωの整合の点ｃとなる。一方、ミキサ回路３の入力インピーダンス点ｄからインダクタンス素子８Ｂを介したインピーダンスも５０Ωの整合の点ｃとなる。
【００２４】
このように、増幅回路１とミキサ回路２の間は、インダクタンス素子８Ａ及び８Ｂを介すことで５０Ω整合がなされるので、５０Ω系の測定器による各々の回路特性を評価することが可能となる。
【００２５】
次に、図２及び図３を用い、増幅回路１及びミキサ回路２の段間を１つのインダクタンス素子で整合する方法について説明する。
【００２６】
増幅回路１の出力インピーダンス点ｂから、インダクタンス素子８を介すことで、インピーダンスは図３に示すｄ’の点になる。このｄ’の点は、ミキサ回路３の入力インピーダンス点ｄにおける共役インピーダンスの点である。すなわち、２０ｍＳの定コンダクタンスである増幅回路１の出力インピーダンス点ｂと、同じく２０ｍＳの定コンダクタンスであるミキサ回路３の入力インピーダンス点ｄとを接続する際は、図１に示す１つのインダクタンス素子８により整合することが可能である。また、図１に示すインダクタンス素子８は増幅回路１の電源電圧を供給する役割をも併せ持つ。
【００２７】
以上、図１に示した増幅回路１とミキサ回路３を有する高周波受信回路を１９００ＭＨｚ帯で使用する場合のインピーダンス整合について説明してきた。次に、この高周波受信回路を、入力信号の周波数が前記した１９００ＭＨｚよりも低い１５００ＭＨｚ帯で使用する場合のインピーダンス整合について図４及び図５に基づいて説明する。
【００２８】
ここでは、図１に示した整合回路２に代えて、電源供給端子６に接続されたインダクタンス素子８’（図示せず）とインダクタンス素子２８，２９を備えた整合回路２’を使用する。インダクタンス素子８’は等価的には図４に示すように、インダクタンス８Ａ’と８Ｂ’に分けることができる。
【００２９】
増幅回路１の出力側はインダクタンス素子２８の一方に接続され、そのインダクタンス素子２８の他方は、インダクタンス素子８Ａ’を介して電源供給端子６に接続されている。増幅回路１の出力インピーダンスはｆの点に位置しており、インダクタンス素子２８を介し、インピーダンスｇの点に位置させることで、２０ｍＳの定コンダクタンスとなる。さらにインダクタンス素子８Ａ’により、インピーダンスはｃの５０Ω整合の点に位置する。
【００３０】
また、ミキサ回路３の入力側はインダクタンス素子２９の一方に接続され、そのインダクダンス素子２９の他方は、インダクタンス素子８Ｂ’を介して接地されている。ミキサ回路３の入力インピーダンスはｈの点に位置しており、インダクタンス素子２９を介し、インピーダンスｉの点に位置させることで、２０ｍＳの定コンダクタンスとなる。さらにインダクタンス素子８Ｂ’より、インピーダンスはｃの５０Ω整合の点に位置する。
【００３１】
このように、図１に記載の増幅回路１とミキサ回路３をそのまま使用しても、周波数に応じて前記した整合回路２の一部を変更するすることで、増幅回路１の出力側、ミキサ回路３の入力側ともに５０Ω整合が実現でき、使用周波数帯の変更が可能となることが分かる。なお、本発明では、増幅回路１の出力側、ミキサ回路３の入力側ともに５０Ω整合を実現するため、出力インピーダンス及び入力インピーダンスを２０ｍSの定コンダクタンスとして説明したが、所望の特性が得られる範囲で２０ｍＳ近傍に設定することが可能である。
【００３２】
【発明の効果】
以上説明したように本発明の高周波受信回路は、増幅回路とミキサ回路の間に接続すべき整合回路の一部を、それら増幅回路やミキサ回路の一部として集積化するので、実装面積の縮小が可能となる一方、増幅回路とミキサ回路の各々の回路特性が評価可能となるとともに、使用周波数帯域が限定されない汎用性のある高周波受信回路を実現できる。
【図面の簡単な説明】
【図１】 本発明の実施形態の高周波受信回路（１９００ＭＨｚ帯）を示す回路図である。
【図２】 図１に示された高周波受信回路の等価回路図である。
【図３】 図１に示された高周波回路を構成する整合回路のインピーダンスと整合の説明図である。
【図４】 図１に示された高周波受信回路を１５００ＭＨｚ帯で使用する場合の等価回路図である。
【図５】 図４に示された高周波回路を構成する整合回路のインピーダンスと整合の説明図である。
【図６】 従来技術の高周波受信回路の回路図である。
【符号の説明】
１：増幅回路、２、２’：整合回路、３：ミキサ回路、４：局部発振器、６：電源供給端子、８：インダクタンス素子
Claims (2)
- 受信高周波信号を増幅する増幅回路と、該増幅回路の出力信号と局部発振器の出力信号とを混合させて周波数を変換するミキサ回路とを有する高周波受信回路において、
前記増幅回路は出力インピーダンスが略２０ｍＳの定コンダクタンスの第１の整合回路を出力側に含ませた集積回路から構成し、
前記ミキサ回路は入力インピーダンスが略２０ｍＳの定コンダクタンスの第２の整合回路を入力側に含ませた集積回路から構成し、
前記増幅回路の前記出力側と前記ミキサ回路の前記入力側を共通接続するとともに該共通接続部を第１のインダクタンス素子を介して電源供給端子に接続して第３の整合回路を構成し、
前記増幅回路の前記出力側と前記ミキサ回路の前記入力側を前記第３の整合回路によって整合させたことを特徴とする高周波受信回路。 - 受信高周波信号を増幅する増幅回路と、該増幅回路の出力信号と局部発振器の出力信号とを混合させて周波数を変換するミキサ回路とを有する高周波受信回路において、
前記増幅回路は第１の整合回路を出力側に含ませた集積回路から構成し、
前記ミキサ回路は第２の整合回路を入力側に含ませた集積回路から構成し、
前記増幅回路の前記出力側に第２のインダクタンス素子の一端を接続して他端の出力インピーダンスを略２０ｍＳの定コンダクタンスとし、前記ミキサ回路の前記入力側に第３のインダクタンス素子の一端を接続して他端の入力インピーダンスを略２０ｍＳの定コンダクタンスとし、前記第２および第３のインダクタンス素子の他端を共通接続するとともに該共通接続部を第１のインダクタンス素子を介して電源供給端子に接続して第３の整合回路を構成し、
前記増幅回路の前記出力側と前記ミキサ回路の前記入力側を前記第３の整合回路によって整合させたことを特徴とする高周波受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083757A JP3984845B2 (ja) | 2002-03-25 | 2002-03-25 | 高周波受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083757A JP3984845B2 (ja) | 2002-03-25 | 2002-03-25 | 高周波受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003283355A JP2003283355A (ja) | 2003-10-03 |
| JP3984845B2 true JP3984845B2 (ja) | 2007-10-03 |
Family
ID=29231391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002083757A Expired - Fee Related JP3984845B2 (ja) | 2002-03-25 | 2002-03-25 | 高周波受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3984845B2 (ja) |
-
2002
- 2002-03-25 JP JP2002083757A patent/JP3984845B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003283355A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7266360B2 (en) | Low noise amplifier for wireless communications | |
| US7714662B2 (en) | Multiband output impedance matching circuit having passive devices, amplifier including multiband input impedance matching circuit having passive devices, and amplifier including multiband input/output impedance matching circuit having passive devices | |
| US7804361B2 (en) | Low noise amplifier | |
| US7650163B2 (en) | Impedance matching circuit for a multi-band radio frequency device | |
| KR100988460B1 (ko) | 광대역 저잡음 증폭기 | |
| JP3336868B2 (ja) | 周波数の異なる複数の信号に整合する高周波増幅器 | |
| US9281787B2 (en) | Current re-using wideband low-noise active balun | |
| JP2003529265A (ja) | コンカレントマルチバンド低ノイズ増幅器アーキテクチャ | |
| EP2947769B1 (en) | Low-noise amplifier | |
| JP6513225B2 (ja) | ドハティ増幅器 | |
| JPH01137710A (ja) | 広帯域増幅器 | |
| JP2002141759A (ja) | 利得可変増幅器 | |
| JPH06291556A (ja) | 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路 | |
| JP3436850B2 (ja) | 周波数の異なる複数の信号に整合する無線通信機用の高周波増幅器 | |
| JP3984845B2 (ja) | 高周波受信回路 | |
| KR20100077725A (ko) | 노치필터를 이용한 저잡음 증폭기 | |
| KR100963816B1 (ko) | 공통 소스 구조를 이용한 협대역 다중 밴드 저잡음 증폭기 | |
| KR101037613B1 (ko) | 저잡음 증폭기 | |
| JP2003017951A (ja) | Ｆｍアンテナ用増幅器 | |
| US20060038632A1 (en) | Series-parallel resonant matching circuit and broadband amplifier thereof | |
| KR200308685Y1 (ko) | 저잡음증폭기 | |
| JP2004364068A (ja) | 周波数帯域可変増幅器 | |
| JPH1084230A (ja) | 増幅器、光受信回路および回路装置 | |
| KR101669507B1 (ko) | 무선통신 시스템의 수신기에서의 송신 누설 신호 제거를 위한 전처리 장치 및 방법 | |
| US6747511B1 (en) | Distributed amplifier with pi-configuration analysis and synthesis lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |