JPS628607A - 位相ロツクド・ル−プ - Google Patents
位相ロツクド・ル−プInfo
- Publication number
- JPS628607A JPS628607A JP60147844A JP14784485A JPS628607A JP S628607 A JPS628607 A JP S628607A JP 60147844 A JP60147844 A JP 60147844A JP 14784485 A JP14784485 A JP 14784485A JP S628607 A JPS628607 A JP S628607A
- Authority
- JP
- Japan
- Prior art keywords
- input
- phase
- terminal
- signal transmission
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電圧制御発振器を不要とした位相ロックド・
ループに関する。
ループに関する。
従来の位相ロックドループは、基本構成を第２図に示す
様に、位相比較器１０３と、高域ろ波器１０４と、電圧
制御発振器１０５とからなるループによって、構成され
ている。本従来例の動作は、入力端子ＡＫ印加される入
力に対して、電圧制御発振器１０５の信号周波数（又は
位相）が一致する様に高域ろ波器１０２の出力端子Ｐの
制御電圧が電圧制御発振器１０５を制御している。
様に、位相比較器１０３と、高域ろ波器１０４と、電圧
制御発振器１０５とからなるループによって、構成され
ている。本従来例の動作は、入力端子ＡＫ印加される入
力に対して、電圧制御発振器１０５の信号周波数（又は
位相）が一致する様に高域ろ波器１０２の出力端子Ｐの
制御電圧が電圧制御発振器１０５を制御している。
上述した従来の位相ロックドループは、一般的に多くの
分野で利用されている方式であるが、以下の様な欠点が
ある。
分野で利用されている方式であるが、以下の様な欠点が
ある。
第４に、電圧制御発振器を有している為、多くの場合、
電圧制御発振器で発生する高次高調波を含むスプリアス
が、他の回路ブロックに飛び込んで、悪影響を与える。
電圧制御発振器で発生する高次高調波を含むスプリアス
が、他の回路ブロックに飛び込んで、悪影響を与える。
第２に電圧制御発振器の発振周波数の温度にょるドリフ
ト等がほとんどの場合に、存在し、最悪の場合ロックは
ずれ等の誤動作も考えられる。
ト等がほとんどの場合に、存在し、最悪の場合ロックは
ずれ等の誤動作も考えられる。
本発明の目的は電圧制御発振器を用いない位相ロックド
・ループを得ることにある。
・ループを得ることにある。
本発明によｎば、入力端子より第１０信号伝達回路を介
して第１０入力としかつ第２の信号伝達回路ヶ介して第
２の入力とする位相比較回路と、この位相比較回路の出
力を受ける高域ろ波器とを含み、第１又は第２の信号伝
達回路の周波数伝達特性を高域ろ波器の出力によって調
節することによって、第１０入力（又は第２の入力）の
位相に対して第２の入力（又は第１０入力）の位相を一
致させる位相ロックド・ループを得る。
して第１０入力としかつ第２の信号伝達回路ヶ介して第
２の入力とする位相比較回路と、この位相比較回路の出
力を受ける高域ろ波器とを含み、第１又は第２の信号伝
達回路の周波数伝達特性を高域ろ波器の出力によって調
節することによって、第１０入力（又は第２の入力）の
位相に対して第２の入力（又は第１０入力）の位相を一
致させる位相ロックド・ループを得る。
次に、図面を参照して、本発明をより詳細に説明する。
本発明の原理図を第１図に示す。入力端千人より、第１
０信号伝達回路１０１？介して第１０入力とし、さらに
、第２の信号伝達回路ｘｏ２を介して第２の入力とする
位相比較回路１０３と高域ろ波器１０４とを含み、高域
ろ波器１０４の出力を第２の信号伝達回路１０２に帰還
している。
０信号伝達回路１０１？介して第１０入力とし、さらに
、第２の信号伝達回路ｘｏ２を介して第２の入力とする
位相比較回路１０３と高域ろ波器１０４とを含み、高域
ろ波器１０４の出力を第２の信号伝達回路１０２に帰還
している。
第１図で第２の信号伝達回路１０２は、抵抗Ｒ１゜Ｒ３
とインダクタＬｌと、コンデンサＣＩと可変容量素子Ｄ
Ｉ、Ｄ２とからなっている。ここで、コンデンサＣＩＦ
ｉ結合用コンデンサでめる。又、高域ろ波器１０４は抵
抗Ｒ２とコンデンサＣ２とからなっている。又、端子Ｂ
、端子Ｃはそｎぞれ位相比較回路１０３の第１．第２の
入力端子に対応する。端子Ｐは、第２の信号伝達回路１
０２０周波数伝達特性を変更する制御端子である。
とインダクタＬｌと、コンデンサＣＩと可変容量素子Ｄ
Ｉ、Ｄ２とからなっている。ここで、コンデンサＣＩＦ
ｉ結合用コンデンサでめる。又、高域ろ波器１０４は抵
抗Ｒ２とコンデンサＣ２とからなっている。又、端子Ｂ
、端子Ｃはそｎぞれ位相比較回路１０３の第１．第２の
入力端子に対応する。端子Ｐは、第２の信号伝達回路１
０２０周波数伝達特性を変更する制御端子である。
次に、第１図を用いて本発明の詳細な説明する。
第１図の可変容量素子ＤＩ、Ｄ２は互いに同一形状のも
のであり、電極間に与えられる電圧Ｖ。
のであり、電極間に与えられる電圧Ｖ。
によって、容量値が第４図に示される様に、逆比例近似
で、変化する特性がる９、今、電圧Ｖｄ□のときＤＩ、
Ｄ２の直列容量値をＣｘとすると、ＤＩ、Ｄ２．Ｌｌで
構成される、並列共振回路のインピーダンスは、第１式
で与えられる。
で、変化する特性がる９、今、電圧Ｖｄ□のときＤＩ、
Ｄ２の直列容量値をＣｘとすると、ＤＩ、Ｄ２．Ｌｌで
構成される、並列共振回路のインピーダンスは、第１式
で与えられる。
第（１）式で％Ｌ＊ＦｉイノダクタＬ１のインダクタン
スでありωは角周波数である。上記第１式金図示したの
が第３図であり、周波数ｆｃが並列共振周波数であり、
端子Ｂに対し端子Ｃの電圧位相は、周波数がｆｃより小
さいとき、進相、ｆｃよシ大きいとき遅相となる。周波
数ｆｃは第（２）式で与えられる。
スでありωは角周波数である。上記第１式金図示したの
が第３図であり、周波数ｆｃが並列共振周波数であり、
端子Ｂに対し端子Ｃの電圧位相は、周波数がｆｃより小
さいとき、進相、ｆｃよシ大きいとき遅相となる。周波
数ｆｃは第（２）式で与えられる。
ｆｃ＝２、ｃｘ、Ｌｌ（Ｈｚ ）−・・・・・（２）式
さて、ここで端子Ｐの電圧ｖｄ１２上記の状態のまま、
すなわち第２の信号伝達回路が第（１）式で示されるイ
ンピーダンスで、決足さ九る伝達関数で、与えられるも
のと仮足し、しかも端子人の入力周波数ｆが（３１式で
与えられるとする。
さて、ここで端子Ｐの電圧ｖｄ１２上記の状態のまま、
すなわち第２の信号伝達回路が第（１）式で示されるイ
ンピーダンスで、決足さ九る伝達関数で、与えられるも
のと仮足し、しかも端子人の入力周波数ｆが（３１式で
与えられるとする。
ｆ＝ ｆ、 ＋ Δｆ （Ｈｚ）−・・
・−・（３）式この場合、第３図より、端子Ｃの電圧位
相θは（４１式となる。
・−・（３）式この場合、第３図より、端子Ｃの電圧位
相θは（４１式となる。
０＝ −Δθ （度）・・・・・・（４）式
但し、（４）式では、端子Ａ、Ｈの電圧位相は同一でし
かも、基準電圧位相が零度と考えた。
但し、（４）式では、端子Ａ、Ｈの電圧位相は同一でし
かも、基準電圧位相が零度と考えた。
一方、位相比較器１０３は、端子Ｂ、Ｃ間の電圧位相を
検知して、さらに、高域ろ波器１０４を通して、端子Ｐ
に出力する機能を有し、端子Ｐの電圧Ｖ、は、第（５）
式で書き直される。
検知して、さらに、高域ろ波器１０４を通して、端子Ｐ
に出力する機能を有し、端子Ｐの電圧Ｖ、は、第（５）
式で書き直される。
■ｄ＝ｖｄ０＋Ｋｄ・Δθ 閏・山・・（５）式第
（５７式で、Ｋｄは位相比較器１０３の変換効率全意味
する。端子Ｐの電圧が、第（５）式の様に変化すること
により、第４図により、容量値Ｃｘは第（６）式で示す
様にΔＣだけ減少する。
（５７式で、Ｋｄは位相比較器１０３の変換効率全意味
する。端子Ｐの電圧が、第（５）式の様に変化すること
により、第４図により、容量値Ｃｘは第（６）式で示す
様にΔＣだけ減少する。
Ｃ＝Ｃ−ΔＣ［Ｆ］・山・・（６）式
％式％
従って、（２）式で示される並列共振周波数ｆｃはｆｃ
′（第７式ンに変化する。
′（第７式ンに変化する。
Ｃ＝Ｃ−ΔＣ（ト）・・・・・・（６）式ｘ
ｘ 従って、（２１式で示される並列共振周波数ｆｃＩＩ′
１ｆＣＩ（第７式）Ｋ変化する。
ｘ 従って、（２１式で示される並列共振周波数ｆｃＩＩ′
１ｆＣＩ（第７式）Ｋ変化する。
この様にして、入力端子Ａの入力周波数がΔｆだけ大き
くなる゛と、位相比較器１０３と高域ろ波器１０４とに
よって、第２の信号伝達回路の周波数伝達特性が制御さ
れ、端子Ｂと端子Ｃの電圧位相差が圧縮される様に、負
帰還が構成され為。このことは、入力端千人の入力周波
数がΔｆたけ小さくなった場合も、同様なことが云える
。
くなる゛と、位相比較器１０３と高域ろ波器１０４とに
よって、第２の信号伝達回路の周波数伝達特性が制御さ
れ、端子Ｂと端子Ｃの電圧位相差が圧縮される様に、負
帰還が構成され為。このことは、入力端千人の入力周波
数がΔｆたけ小さくなった場合も、同様なことが云える
。
以上のことをさらに、理論的に解析すると以下の様にな
る。
る。
今、高域ろ波器１０４の伝達関数をＦ （ｓ）とすると
第（５）式は第（８）式に書き換えられる。
第（５）式は第（８）式に書き換えられる。
Ｖｄ＝ Ｋ、１−Ｆ（ｓ） −（θｌ−〇。） ・
−・−・（８３式但し、（８）式では、第５式に含まれ
るオフセプト電圧■ｄ１を零と考え、さらにΔθは（９
）式で与えられるとする。
−・−・（８３式但し、（８）式では、第５式に含まれ
るオフセプト電圧■ｄ１を零と考え、さらにΔθは（９
）式で与えられるとする。
Δθ＝θｉ−θ。 ・・・・・・・・
・（９）式第９式でθ、及びθ。はそれぞれ端子Ｂ、端
子Ｃの電圧位相を意味する。又、端子Ｐの制御電圧■ｄ
に対する第９式のθ。は第（１０〕式で表わされる。
・（９）式第９式でθ、及びθ。はそれぞれ端子Ｂ、端
子Ｃの電圧位相を意味する。又、端子Ｐの制御電圧■ｄ
に対する第９式のθ。は第（１０〕式で表わされる。
θ。＝Ｋｘ・■ｄ ・・・・・・・・（１
０）式第（ｌＯ）式で、Ｋｘは第１図の第２の信号伝達
回路の位相対電圧の変換動＊を意味する。第９．第１０
式より、端子Ｂの電圧位相に対する端子Ｃの電圧位相の
比、すなわち、本発明の位相ロックドループの伝達関数
Ｈ（ｓ）は第１０式となる。
０）式第（ｌＯ）式で、Ｋｘは第１図の第２の信号伝達
回路の位相対電圧の変換動＊を意味する。第９．第１０
式より、端子Ｂの電圧位相に対する端子Ｃの電圧位相の
比、すなわち、本発明の位相ロックドループの伝達関数
Ｈ（ｓ）は第１０式となる。
第１１式より明らかに、Ｋｘ−Ｋｄ−Ｆ（ｓ） の値を
大きくすると、θ。とθｉはほとんど等しくなり、θ。
大きくすると、θ。とθｉはほとんど等しくなり、θ。
と０ｉ の位相誤差を小さくすることができる。
第６図は本発明の位相ロックドループの位相比較器（第
１図で示す位相比較器１０３に相当する）を示す。第６
図でＴＩ、Ｔ２及びＴ３．Ｔ４はそれぞれ位相比較器の
第１０入力端子又は第２の入力端子に該当する。又、Ｔ
５は位相比較器の出力端子であり、Ｔ６は電源端子であ
る。又、Ｑｌ −Ｃ１２はトランジスタ％ Ｉｏｌは定
電流源を示す。
１図で示す位相比較器１０３に相当する）を示す。第６
図でＴＩ、Ｔ２及びＴ３．Ｔ４はそれぞれ位相比較器の
第１０入力端子又は第２の入力端子に該当する。又、Ｔ
５は位相比較器の出力端子であり、Ｔ６は電源端子であ
る。又、Ｑｌ −Ｃ１２はトランジスタ％ Ｉｏｌは定
電流源を示す。
第６図において、端子ＴＩ 、Ｔ、に入力される第１０
入力と端子Ｔ、、Ｔ４に入力される第２の入力は、トラ
ンジスタＱ！ 、Ｑａの差動増幅器とトランジスタＱｓ
、Ｑａ ｅＱｓ 、Ｑ・で構成される二重平衡
差動増幅器とによって、掛算回路が構成されることによ
って、第１．第２の入力信号の位相差が端子Ｔ、より出
力される。
入力と端子Ｔ、、Ｔ４に入力される第２の入力は、トラ
ンジスタＱ！ 、Ｑａの差動増幅器とトランジスタＱｓ
、Ｑａ ｅＱｓ 、Ｑ・で構成される二重平衡
差動増幅器とによって、掛算回路が構成されることによ
って、第１．第２の入力信号の位相差が端子Ｔ、より出
力される。
次に、第７図は、第１図で示した高域ろ波器１０４に該
当する回路ブロックを示す。第７図でＴｌｌ及びｐＦｉ
それぞれ、高域ろ波器の入出力端子でアシ、抵抗Ｒ１□
、Ｒ１！とコンデンサＣ１１ｅ Ｃ１！とによって、
ラグリードフィルタが構成される。
当する回路ブロックを示す。第７図でＴｌｌ及びｐＦｉ
それぞれ、高域ろ波器の入出力端子でアシ、抵抗Ｒ１□
、Ｒ１！とコンデンサＣ１１ｅ Ｃ１！とによって、
ラグリードフィルタが構成される。
第８図は、第１図で示した第２の信号伝達回路１０２に
、該当する回路例を示す。入力端子Ａから端子Ｃまでの
伝達関数は、端子Ｐに印加される制御電圧に応じて、ト
ランジスタＱｚｘのコレクタ・エミッタ間抵抗を変更す
ることによって制御される。Ｒ１は抵抗、Ｃ，１、Ｃ，
、ｔｉコンデノサ、Ｌ、Ｉ Ｆｉインダクタである。
、該当する回路例を示す。入力端子Ａから端子Ｃまでの
伝達関数は、端子Ｐに印加される制御電圧に応じて、ト
ランジスタＱｚｘのコレクタ・エミッタ間抵抗を変更す
ることによって制御される。Ｒ１は抵抗、Ｃ，１、Ｃ，
、ｔｉコンデノサ、Ｌ、Ｉ Ｆｉインダクタである。
第９図は第１図で示し几第１．第２の信号伝達回路１０
１，１０２の他の実施例を示す。第９図では、端子Ｔ１
１ ＊ Ｔｌｍに印加される。制御電圧によって差動増
幅器管構成するトランジスタＱ３３゜Ｑｓａ と、トラ
ンジスタＱｓｘ Ｉ Ｑ３ｇ によって、コンデン
サＣ８、とトランジスタＱ３１コレクタの接続点と、コ
ンデンサＣａｔ とトランジスタＱ ｓ ｚコレクタ接
続との対アース間抵抗金相補的に可変することにより、
入力端子ＡからＢまで（第１０信号伝達回路〕の位相特
性と入力端子ＡからＣまで（第２の信号伝達回路）の位
相特性を、相補的に制御する手段を実施している。
１，１０２の他の実施例を示す。第９図では、端子Ｔ１
１ ＊ Ｔｌｍに印加される。制御電圧によって差動増
幅器管構成するトランジスタＱ３３゜Ｑｓａ と、トラ
ンジスタＱｓｘ Ｉ Ｑ３ｇ によって、コンデン
サＣ８、とトランジスタＱ３１コレクタの接続点と、コ
ンデンサＣａｔ とトランジスタＱ ｓ ｚコレクタ接
続との対アース間抵抗金相補的に可変することにより、
入力端子ＡからＢまで（第１０信号伝達回路〕の位相特
性と入力端子ＡからＣまで（第２の信号伝達回路）の位
相特性を、相補的に制御する手段を実施している。
第９図で”３１ ｔ ”３冨は抵抗、Ｉｓｌは定電流
源、Ｔｌｌは電源端子を示す。
源、Ｔｌｌは電源端子を示す。
以上説明したように本発明を採用することにより、従来
の位相ロックドループが、第２図に示す電圧制御発振器
を必要としたのに比べ、単に、第１、第２の信号伝達回
路を設け、これらの一方又は両方の伝達関数を制御する
ことによって、簡単に位相ロックドループが達成できる
。
の位相ロックドループが、第２図に示す電圧制御発振器
を必要としたのに比べ、単に、第１、第２の信号伝達回
路を設け、これらの一方又は両方の伝達関数を制御する
ことによって、簡単に位相ロックドループが達成できる
。
従って本発明では、前って電圧制御発振器を必要としな
いので、前記従来、電圧制御発振器がある為に発生した
前記諸問題もなくなると云う大きな利点がある。
いので、前記従来、電圧制御発振器がある為に発生した
前記諸問題もなくなると云う大きな利点がある。
第１図は本発明の原理図を示すブロック図、第２図は位
相ロックドループの従来例を示すブロック図、第３，５
図は第１図に示す第２の信号伝達回路１０２の電圧位相
の周波数特性図、第４図は第１図に示す可変容量素子Ｄ
Ｉ 、Ｄ、の容量値の電圧依存性を示す特性図、又、第
６図は位相比較器の実施例を示す回路図、第７図は高域
３波回路の実施例を示す回路図、第８図、第９図は、第
１又第２の信号伝達回路の実施例を示す回路図でおるＯ Ａ・・・・・・入力端子、Ｂ、Ｃ・・・・・・位相比較
器入力端子、Ｐ・・・・・・制御端子、ＴＩ、Ｔ２．Ｔ
３．Ｔ４．Ｔ５゜Ｔ６・・・・・・端子記号、Ｔ１１．
Ｔ３１．Ｔ３２．Ｔ３３・・・・・・端子記号、１０１
・・・・・・第１０信号伝達回路、１０２・・・・・・
第２の信号伝達回路、１０３・・・・・・位相比較器、
１０４・・・・・・高域ろ波回路、Ｒ１，Ｒ２，Ｒ３，
Ｒ１１゜Ｒ１２，Ｒ３１，Ｒ３２・・・・・・抵抗、Ｃ
Ｉ、Ｒ，２゜Ｃ１ｌ 、Ｃ１２，Ｃ２１、Ｃ２２，Ｃ３
１、Ｃ３２・・・・・・コンデンサ％ Ｌｌ １ ”
！１・・・・・・インダクタ、ＤＩ、Ｄ２・・・・・・
可変容量素子、工・１ｅ１１１・・・・・・定電流源、
ＱｘｓＱ２．Ｑａ、Ｑ４．Ｑｓ＊ＱｓｔＱ７．Ｑｓ。 Ｑ９．Ｑ１０．Ｑｌｌ、Ｃ１２友びＱ２１．Ｑ３１゜Ｑ
３２．Ｑ３３．Ｑ３４・・・・・・トラ７ジスタ。 代理人 弁理士 内 原 晋、／” ’７７ｌ
図 第３区 ８２図 ８５図 第６図 躬７図 第ｑ図
相ロックドループの従来例を示すブロック図、第３，５
図は第１図に示す第２の信号伝達回路１０２の電圧位相
の周波数特性図、第４図は第１図に示す可変容量素子Ｄ
Ｉ 、Ｄ、の容量値の電圧依存性を示す特性図、又、第
６図は位相比較器の実施例を示す回路図、第７図は高域
３波回路の実施例を示す回路図、第８図、第９図は、第
１又第２の信号伝達回路の実施例を示す回路図でおるＯ Ａ・・・・・・入力端子、Ｂ、Ｃ・・・・・・位相比較
器入力端子、Ｐ・・・・・・制御端子、ＴＩ、Ｔ２．Ｔ
３．Ｔ４．Ｔ５゜Ｔ６・・・・・・端子記号、Ｔ１１．
Ｔ３１．Ｔ３２．Ｔ３３・・・・・・端子記号、１０１
・・・・・・第１０信号伝達回路、１０２・・・・・・
第２の信号伝達回路、１０３・・・・・・位相比較器、
１０４・・・・・・高域ろ波回路、Ｒ１，Ｒ２，Ｒ３，
Ｒ１１゜Ｒ１２，Ｒ３１，Ｒ３２・・・・・・抵抗、Ｃ
Ｉ、Ｒ，２゜Ｃ１ｌ 、Ｃ１２，Ｃ２１、Ｃ２２，Ｃ３
１、Ｃ３２・・・・・・コンデンサ％ Ｌｌ １ ”
！１・・・・・・インダクタ、ＤＩ、Ｄ２・・・・・・
可変容量素子、工・１ｅ１１１・・・・・・定電流源、
ＱｘｓＱ２．Ｑａ、Ｑ４．Ｑｓ＊ＱｓｔＱ７．Ｑｓ。 Ｑ９．Ｑ１０．Ｑｌｌ、Ｃ１２友びＱ２１．Ｑ３１゜Ｑ
３２．Ｑ３３．Ｑ３４・・・・・・トラ７ジスタ。 代理人 弁理士 内 原 晋、／” ’７７ｌ
図 第３区 ８２図 ８５図 第６図 躬７図 第ｑ図
Claims (1)
- 入力端子より第１の信号伝達回路を介して、第１の入
力とし、さらに、前記入力端子より第２の信号伝達回路
を介して、第２の入力とする位相比較回路と、該位相比
較回路の出力を受ける所定のしゃ断周波数を有する高域
ろ波器とを有し、前記、第１又は、第２の信号伝達回路
の周波数伝達特性を前記高域ろ波器の出力によって可変
することにより、前記、第１の入力（又は第２の入力）
位相に対して、前記第２の入力（又は第１０入力）の位
相を一致させることを特徴とした位相ロックド・ループ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147844A JPS628607A (ja) | 1985-07-04 | 1985-07-04 | 位相ロツクド・ル−プ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147844A JPS628607A (ja) | 1985-07-04 | 1985-07-04 | 位相ロツクド・ル−プ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628607A true JPS628607A (ja) | 1987-01-16 |
Family
ID=15439530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60147844A Pending JPS628607A (ja) | 1985-07-04 | 1985-07-04 | 位相ロツクド・ル−プ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667553B2 (en) | 2006-02-15 | 2010-02-23 | Rohm Co., Ltd. | Frequency modulator using PLL |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537031A (en) * | 1978-09-07 | 1980-03-14 | Trio Kenwood Corp | Phase synchronizing circuit |
-
1985
- 1985-07-04 JP JP60147844A patent/JPS628607A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537031A (en) * | 1978-09-07 | 1980-03-14 | Trio Kenwood Corp | Phase synchronizing circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667553B2 (en) | 2006-02-15 | 2010-02-23 | Rohm Co., Ltd. | Frequency modulator using PLL |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0414526B2 (ja) | ||
| JPS628607A (ja) | 位相ロツクド・ル−プ | |
| JP3369843B2 (ja) | 高速ｐｌｌ回路 | |
| JP2930305B2 (ja) | 移相型発振回路 | |
| JPS6412402B2 (ja) | ||
| JP3985191B2 (ja) | 位相ロックドループ回路 | |
| JP2578769B2 (ja) | Ｆｍ復調回路 | |
| US3437830A (en) | Two phase parametron system | |
| JPH0583032A (ja) | 水晶発振回路 | |
| JPH01282926A (ja) | 位相同期発振器 | |
| US3421094A (en) | Discriminator with linear characteristic curve utilizing a bridge circuit having a branch containing an inductive reactor and a branch containing a capacitive reactor | |
| JPS62108603A (ja) | Ｆｍ検波回路 | |
| KR0117363Y1 (ko) | 주파수 합성기의 록킹시간단축회로 | |
| JPS63128816A (ja) | Ｐｌｌ回路 | |
| JPH05129833A (ja) | 発振回路 | |
| Johnson et al. | Ultraspherical rational filters | |
| Rao et al. | Active RC Synthesis of Driving Impedances, Generalized Impedance Inverters/Converters, Oscillators and Filters | |
| JPH03109805A (ja) | 水晶発振回路 | |
| JPH0112432Y2 (ja) | ||
| JPH02192318A (ja) | 周波数シンセサイザ | |
| JPH04137608U (ja) | 圧電発振回路 | |
| Senani et al. | Sinusoidal Oscillators Using Current Conveyors | |
| JPH04132722U (ja) | 圧電発振回路 | |
| JPH01143524A (ja) | 位相同期発振回路 | |
| JPH06140837A (ja) | 電圧制御発振器 |