KR0117363Y1 - 주파수 합성기의 록킹시간단축회로 - Google Patents
주파수 합성기의 록킹시간단축회로Info
- Publication number
- KR0117363Y1 KR0117363Y1 KR92000425U KR920000425U KR0117363Y1 KR 0117363 Y1 KR0117363 Y1 KR 0117363Y1 KR 92000425 U KR92000425 U KR 92000425U KR 920000425 U KR920000425 U KR 920000425U KR 0117363 Y1 KR0117363 Y1 KR 0117363Y1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- locking time
- low pass
- pass filter
- frequency synthesizer
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims description 2
- 238000004904 shortening Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 고안은 주파수 합성기에 관한 것으로, 특히 주파수 합성기의 록킹(locking)시간 단축에 적당하도록 하는 다이오드를 이용한 주파수 합성기의 록킹시간 단축회로에 관한 것이다.
종래의 주파수 합성기에서는 저역통과필터내의 통과대역폭을 줄이면 전압제어발진기의 제어전압 노이즈 특성은 좋아지나 주파수 동기화 시키기 위한 록킹시간이 길어지며, 반대로 통과대역폭을 넓히면 록킹시간은 짧아지나 전압제어발진기에서의 노이즈특성이 나빠지는 문제점이 있었다.
본 고안은 입력신호의 동기화를 위한 주파수 합성기에서의 루프필터인 저역통과필터에 다이오드로 구성된 록킹시간 단축회로를 추가함으로써 주파수 록킹시간을 줄이면서도 저역통과필터의 대역폭을 좁힐 수 있어 전압제어발진기에서의 주파수 록킹시간을 감소시킴과 동시에 노이즈 특성을 개선한다.
Description
제 1 도는 일반적인 주파수 합성기의 구성을 보이는 블럭도
제 2 도는 제 1 도에 따른 저역통과필터의 상세도
제 3 도는 본 고안에 의한 주파수 합성기에서의 저역통과필터의 상세도
* 도면의 주요부분에 대한 부호의 설명 *
1: 프로그래머블 카운터2: 프리 스케일러
3: 전력분배기4: 전압제어 발진기
5: 위상비교기6: 온도보상기준 발진기
7: 저역통과필터10 : 록킹시간 단축회로
본 고안은 주파수 합성기에 관한 것으로, 특히 주파수 합성기의 록킹(locking)시간 단축에 적당하도록 하는 다이오드를 이용한 주파수 합성기의 록킹시간 단축회로에 관한 것이다.
일반적으로 각종 전자기기에는 주파수 합성기를 구비하고 있는데, 이와 같은 주파수 합성기는 입력되는 신호의 주파수에 동기된 주파수 신호를 발생하기 위한 용도로 사용된다. 제 1 도에서는 이러한 주파수 합성기의 구성을 보이고 있다.
제 1 도에서 보이는 바와 같이 CPU(중앙처리장치)에서 특정채널에 해당하는 신호들을 주파수 합성기로 입력하면, 이 주파수 합성기내의 프로그래머블 카운터(programmable counter;1)에서는 CPU로 부터 입력된 신호들과 전압제어발진기(4)로 부터의 신호들을 프리스케일러(pre scaler;2)에서 미리 지정된 주파수 범위로 나누게 된다. 위상비교기(5)에서는 프로그래머블 카운터(1)에서 나뉘어진 신호 주파수와 온도보상기준발진기(6)로 부터의 기준주파수 신호를 위상비교하여 그 차를 저역통과필터(7)를 통하여 다시 전압제어발진기(4)로 보낸다. 이에 따라, 전압제어발진기(4)에서의 초기 발진주파수를 변경시키게 된다.
제 1 도의 주파수 합성기의 저역통과필터(7)는 전압제어발진기(4)의 록킹시간과노이즈특성에 결정적인 영향을 주게 되며, 이 저역통과필터(7)의 상세한 구성을 제 2 도에서 보이고 있다.
제 2 도에 도시된 저역통과필터(7)의 구성을 살펴보면, 저항(R1), 저항(R3) 및 저항(R4)를 직렬 접속하고, 저항(R1)과 저항(R3) 사이에 저항(R2)과 콘덴서(C1)를 병렬로 연결하고, 저항(R3)과 저항(R4) 사이에 콘덴서(C2)를 병렬로 접속하고, 저항(4)과 전압제어발진기(4)의 입력단 사이에 콘덴서(C3)를 병렬로 접속하여 구성되는데, 위상비교기(5)로 부터의 주파수차신호는 저항(R1)에 입력되어 저항(R4)를 통해 전압제어발진기(4)측에 입력된다.
제 2 도에 도시된 저역통과필터의 입·출력 전달방식을 설명하는 전달함수 F(S)는 다음과 같은 식으로 나타낼 수 있다.
t-1
위의 (식 1a)에서와 같은 전달함수 F(s)를 주파수 범위로 한정지어 나타내면 S=Jω라는 위상차원에 의해서 (식 1a)의 전달함수의 크기는
t-2
과 같이 나타낼 수 있다.
위의 (식 1a)(식 1b)에서 알 수 있듯이 저항(R1)값이 커지면 저역통과필터의 대역폭이 넓어지고, 저항(R1)값이 작아지면 대역폭은 좁아진다.
제 2 도에서와 같은 구성의 저역통과필터를 구비한 종래의 주파수 합성기에서는 저역통과필터(7)내의 통과대역폭을 줄이면 전압제어발진기(4)의 제어전압 노이즈 특성은 좋아지나 주파수 동기화 시키기 위한 록킹시간이 길어지며, 반대로 통과대역폭을 넓히면 록킹시간은 짧아지나 전압제어발진기(4)에서의 노이즈특성이 나빠지는 문제점이 있었다.
본 고안은 이러한 문제점을 해결하기 위하여 안출한 것으로, 주파수 동기화를 위한 주파수 합성기에서의 록킹시간을 단축할 수 있고 동시에 노이즈 특성을 개선할 수 있도록 하는 주파수 합성기의 록킹시간 단축회로를 제공하는 데 그 목적이 있다.
이러한 목적을 달성한 본 고안의 특징은, 신호주파수와 기준주파수의 위상을 비교하는 위상비교기(5)와, 상기 위상비교기(5)의 출력을 필터링하는 저역통과필터(7)와, 상기 저역통과필터(7)의 출력신호에 따라 초기 발진주파수를 변경하는 전압제어발진기(4)를 포함하는 주파수 합성기에 있어서, 상기 저역통과필터(7)에, 위상비교기(5)의 출력단측 전압(VA)과 전압제어발진기(4)의 입력단측 전압(VB)간에 전압차가 클 경우 빠른 시간내에 상기 두 전압(VA, VB)간의 전위차를 낮추기 위한 다이오드(D1, D2)를 부가한 것에 있다.
이하 첨부 도면을 참조하여 본 고안의 실시예를 상세히 설명한다.
제 1 도는 주파수 합성기의 구성을 보이는 블럭도이고, 제 3 도는 제 1 도에서의 저역통과필터(7)에 본 고안에 따른 록킹시간 단축회로를 적용한 구성을 나타낸 상세도이다.
제 3 도는 기존의 저역통과필터에서의 구성에 다이오드(D1, D2)로 이루어진 록킹시간 단축회로(10)를 추가한 회로를 보인 것으로, 저역통과필터(7)의 입출력단인 위상비교기(5)에 걸리는 전압(VA)와 전압제어발진기(4)에 걸리는 전압(VB)간의 전위차 VD가 약 0.6∼0.7V이상이 되면 저항(R1)과 병렬 연결된 다이오드(D1, D2)가 구동되어 빠른 시간내에 두 지점(VA, VB)간의 전위차를 VD이하로 낮추게 되므로 다이오드(D1, D2)는 더이상 동작하지 않게 되어 기존의 저역통과필터로 전환된다.
기존의 저역통과필터에서 두 지점(VA, VB)간의 전달특성을 나타내는 전달함수는
t-3
로 나타내지며,
다이오드(D1, D2)가 동작하게 되면 저항(R1)의 값은 거의 0에 가까와지므로
t-4
이 된다.
따라서, 주파수 합성기의 록킹시간도 그만큼 단축이 되며, 주파수 록킹시간을 줄임과 동시에 저역통과필터의 대역폭을 좁힐 수 있어 전압제어발진기의 노이즈 특성을 개선할 수 있다.
이상에서 설명한 바와 같이, 본 고안의 회로에서는 입력신호의 동기화를 위한 주파수 합성기에서의 루프필터인 저역통과필터에 다이오드로 구성된 록킹시간 단축회로를 추가함으로써 주파수 록킹시간을 줄이면서도 저역통과필터의 대역폭을 좁힐 수 있어 전압제어발진기에서의 주파수 록킹시간을 감소시킴과 동시에 노이즈 특성을 개선한다.
Claims (1)
- 신호주파수와 기준주파수의 위상을 비교하는 위상비교기(5)와, 상기 위상비교기(5)의 출력을 필터링하는 저역통과필터(7)와, 상기 저역통과필터(7)의 출력신호에 따라 초기 발진주파수를 변경하는 전압제어발진기(4)를 포함하는 주파수 합성기에 있어서,상기 저역통과필터(7)에, 위상비교기(5)의 출력단측 전압(VA)과 상기 전압제어발진기(4)의 입력단측 전압(VB)간에 전압차가 클 경우 빠른 시간내에 상기 두 전압(VA, VB)간의 전위차를 낮추기 위한 다이오드(D1, D2)를 부가한 것을 특징으로 하는 주파수 합성기의 록킹시간 단축회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92000425U KR0117363Y1 (ko) | 1992-01-15 | 1992-01-15 | 주파수 합성기의 록킹시간단축회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92000425U KR0117363Y1 (ko) | 1992-01-15 | 1992-01-15 | 주파수 합성기의 록킹시간단축회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930018911U KR930018911U (ko) | 1993-08-21 |
| KR0117363Y1 true KR0117363Y1 (ko) | 1998-06-01 |
Family
ID=19327850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR92000425U KR0117363Y1 (ko) | 1992-01-15 | 1992-01-15 | 주파수 합성기의 록킹시간단축회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0117363Y1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102212545B1 (ko) | 2020-07-13 | 2021-02-08 | 주식회사 제이엔피 | 휨 강도 및 충격강도가 우수한 3중벽 내충격 경질 폴리염화비닐관 |
-
1992
- 1992-01-15 KR KR92000425U patent/KR0117363Y1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102212545B1 (ko) | 2020-07-13 | 2021-02-08 | 주식회사 제이엔피 | 휨 강도 및 충격강도가 우수한 3중벽 내충격 경질 폴리염화비닐관 |
| KR102273987B1 (ko) | 2020-07-13 | 2021-07-08 | 주식회사 제이엔피 | 휨 강도 및 충격강도가 우수한 마스터 배치 혼합물을 함유하는 3중벽 내충격 경질 폴리염화비닐관 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930018911U (ko) | 1993-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320435B1 (en) | PLL circuit which can reduce phase offset without increase in operation voltage | |
| JP2993200B2 (ja) | 位相同期ループ | |
| US6225871B1 (en) | Voltage controlled CMOS oscillator | |
| EP0660517A2 (en) | Voltage controlled oscillator (VC0) with symmetrical output and logic gate for use in same | |
| US6016082A (en) | Low phase noise LC oscillator for microprocessor clock distribution | |
| US5349310A (en) | Digitally controlled fractional frequency synthesizer | |
| US5349309A (en) | Second order phase locked loop | |
| KR890009098A (ko) | 전압제어발진회로 | |
| US5602512A (en) | Comparator of phase between a digital signal and a clock signal, and corresponding phase locked loop | |
| KR100499960B1 (ko) | 위상 동기 루프의 챠지 펌프 회로 | |
| EP0287776B1 (en) | Phase-locked data detector | |
| US4920322A (en) | Voltage controlled r-c oscillator and phase locked loop | |
| US5038118A (en) | Circuit configuration for an integratable and controllable ring oscillator | |
| KR0117363Y1 (ko) | 주파수 합성기의 록킹시간단축회로 | |
| JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
| US4465982A (en) | Phase-locked loop with reduced frequency modulation | |
| JPH0697732B2 (ja) | 遅延装置 | |
| US5631590A (en) | Synchronized clock signal regenerating circuit | |
| JPS60261281A (ja) | 色信号処理装置 | |
| JP2001186017A (ja) | Ｐｌｌ回路 | |
| JP2007019565A (ja) | 水晶発振器 | |
| KR950007297A (ko) | 위상 동기 루프 및 동작 방법 | |
| US4980655A (en) | D type flip-flop oscillator | |
| JPH03280605A (ja) | 可変周波数発振器 | |
| JP2002314413A (ja) | 位相同期ループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |