JP2007158857A - Ｆｍ送信回路 - Google Patents

Abstract

【課題】広い周波数帯域で、送信電力を一定にする。
【解決手段】ＦＭ送信回路において、周波数変調器１００は、変調信号にもとづいて周波数変調された被変調信号Ｓ４を生成する。電力増幅器２０４は、周波数変調器１００により生成された被変調信号Ｓ４を増幅する。制御部１２０は、電力増幅器２０４の利得を、周波数変調器１００により生成される被変調信号Ｓ４の周波数に対応して設定する。制御部１２０は、電力増幅器２０４から出力される高周波信号の電力が一定となるように、被変調信号の周波数に対応して電力増幅器２０４の利得を設定する。
【選択図】図１

Description

本発明は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を利用した直接変調型の周波数変調器に関する。

ＦＭ放送や、車載用オーディオにおいて、送信すべきオーディオ信号（変調信号）にもとづいて、周波数変調された被変調信号を生成する周波数変調器を搭載したＦＭ送信機が用いられている。たとえば、特許文献１には、電圧制御発振器（以下、ＶＣＯという）、分周器、位相比較器、ループフィルタを用いてＰＬＬを構成し、ＶＣＯの入力信号に変調信号であるオーディオ信号を重畳する直接変調型の周波数変調器が開示されている。
特開平９−６９７２９号公報

ＦＭ送信機では、周波数変調器から出力される被変調信号を電力増幅器によって増幅し、アンテナから受信機に対して送信する。電力増幅器の利得は、周波数特性を有することから、従来のＦＭ送信機では、被変調信号の周波数（変調周波数）によって送信電力が一定でないという問題があった。

本発明はこうした課題に鑑みてなされたものであり、その目的は、広い周波数帯域で、一定の送信電力を得られるＦＭ送信回路の提供にある。

本発明のある態様のＦＭ送信回路は、変調信号にもとづいて周波数変調された被変調信号を生成する直接型の周波数変調器と、周波数変調器により生成された被変調信号を増幅する電力増幅器と、電力増幅器の利得を、周波数変調器により生成される被変調信号の周波数に対応して設定する利得制御部と、を備える。利得制御部は、電力増幅器から出力される高周波信号の電力が一定となるように、被変調信号の周波数に対応して電力増幅器の利得を設定してもよい。

この態様によると、周波数に応じて電力増幅器の利得を調節することができ、送信電力の周波数依存性を低減することができる。

利得制御部は、被変調信号の周波数と電力増幅器の利得の関係を示すテーブルを保持するメモリを含んでもよい。ＲＯＭ（Ｒｅａｌ Ｏｎｌｙ Ｍｅｍｏｒｙ）やレジスタなどのメモリに利得と周波数の関係をテーブルとして記録しておくことにより、正確な利得設定を実現することができる。

周波数変調器は、電圧制御発振器と、電圧制御発振器の出力信号を分周する分周器と、分周器の出力信号を、基準クロック信号と比較し、位相差に応じた電圧を出力する位相比較器と、位相比較器の出力電圧の高周波成分を除去するフィルタと、フィルタの出力信号に、可変利得増幅器の出力信号を重畳する合成回路と、を含んでもよい。

合成回路は、非反転入力端子にフィルタの出力信号が入力された演算増幅器と、一端が演算増幅器の反転入力端子に接続され、他端に入力信号が入力された第１抵抗と、演算増幅器の出力端子と反転入力端子間の帰還経路に設けられた第２抵抗と、を含んでもよい。入力信号は、ステレオコンポジット信号であってもよい。

ＦＭ送信回路は、１つの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。ＦＭ送信回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。

上述のＦＭ送信回路は、オーディオ信号をステレオコンポジット信号に変換し、可変利得増幅器に出力するステレオ変調部と、周波数変調器により生成された被変調信号を増幅する電力増幅器と、をさらに備え、半導体基板上に一体集積化されてもよい。周辺回路を一体に構成することにより、配線やピンを削減できるとともに、ノイズなどの混入を防止することができ、音質を改善することができる。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係るＦＭ送信回路によれば、広い周波数帯域で、一定の送信電力を得ることができる。

図１は、本発明の実施の形態に係るＦＭ送信機２００の構成を示すブロック図である。このＦＭ送信機２００は、オーディオ信号をステレオコンポジット信号に変換し、周波数変調を行い、増幅してアンテナから送信する。このようなＦＭ送信機２００は、車載用オーディオにおいて、ケーブルを介さずに信号を送信する際に使用したり、あるいは携帯端末に内蔵され、据え置き型のオーディオ機器に対してオーディオ信号を送信する用途に用いることができる。

ＦＭ送信機２００は、プリエンファシスフィルタ２０１Ｌ、２０１Ｒ、ステレオ変調器２０２、可変利得増幅器１１０、周波数変調器１００、電力増幅器２０４、制御部１２０を備える。このＦＭ送信機２００は、各ブロックがひとつのＬＳＩに集積化されてもよいし、別々のＩＣに分割して構成されてもよい。なお、図１のＦＭ送信機２００は主要なブロックのみを簡略化して示すものであり、その他のフィルタなどの回路ブロックは省略している。

オーディオ信号源２１０は、ＣＤプレイヤやＭＤプレイヤ、メモリオーディオ、ハードディスクオーディオなどであって、オーディオ信号Ｓ１を生成し、ＦＭ送信機２００へと出力する。プリエンファシスフィルタ２０１Ｌ、２０１Ｒは、ステレオのＬチャンネルと、Ｒチャンネルに対応したオーディオ信号Ｓ１Ｌ、Ｓ１Ｒそれぞれの周波数補正を行い、ステレオ変調器２０２に出力する。ステレオ変調器２０２は、プリエンファシスフィルタ２０１Ｌ、２０１Ｌから出力されるオーディオ信号Ｓ１Ｌ’、Ｓ１Ｒ’をステレオコンポジット信号Ｓ２に変換する。ステレオコンポジット信号Ｓ２は、可変利得増幅器１１０へと入力される。

可変利得増幅器１１０は、入力されたステレオコンポジット信号Ｓ２を増幅し、その振幅を調節する。ここで、「増幅」とは、利得が１以下の場合も含み、「増幅器」には、減衰器も含まれ、可変利得増幅器１１０はいわゆるアテネータであってもよい。可変利得増幅器１１０の利得は、外部から制御可能となっている。可変利得増幅器１１０から出力されるステレオコンポジット信号Ｓ３は、周波数変調器１００に入力される。

周波数変調器１００は、可変利得増幅器１１０の出力信号であるステレオコンポジット信号Ｓ３を変調信号とし、この変調信号にもとづいて周波数変調された被変調信号Ｓ４を生成する。被変調信号Ｓ４の周波数は、このＦＭ送信機２００が搭載される機器を制御するＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）など（図示せず）によって制御される。

周波数変調器１００により生成された被変調信号Ｓ４は、電力増幅器２０４によって増幅され、アンテナ２２０から送信される。電力増幅器２０４は、可変利得増幅器１１０と同様に利得が制御可能となっている。

制御部１２０には、図示しないＤＳＰなどから、周波数変調器１００から出力される被変調信号Ｓ４の周波数を示す制御信号Ｓ５が入力されている。制御部１２０は、可変利得増幅器１１０および電力増幅器２０４の利得を、制御信号Ｓ５に応じて設定する。制御部１２０は、可変利得増幅器１１０および電力増幅器２０４に対して、それぞれ利得制御信号Ｓ６、Ｓ７を出力する。可変利得増幅器１１０、電力増幅器２０４の利得は、利得制御信号Ｓ６、Ｓ７に応じて設定される。利得の設定方法については後述する。

図２は、周波数変調器１００の好ましい構成例を示す回路図である。周波数変調器１００は、ＶＣＯ、分周器、位相比較器、ループフィルタを用いてＰＬＬを構成し、ＶＣＯの入力信号にオーディオ信号を重畳する直接変調型の周波数変調器である。周波数変調器１００は、入力端子１０２に変調信号として入力された入力信号Ｓ３にもとづいて周波数変調し、出力端子１０４から被変調信号Ｓ４を出力する。基準クロック端子１０６には、基準クロック信号ＣＫｒｅｆが入力される。本実施の形態において、入力信号Ｓ３は、所定の直流バイアスが与えられており、たとえば、電源電位と接地電位の中点（Ｖｃｃ／２）にバイアスされている。

周波数変調器１００は、ＶＣＯ１２、分周器１４、位相比較器１６、ループフィルタ１８、合成回路２０、を含み、１つの半導体基板上に一体集積化される。

合成回路２０は、演算増幅器１０、第１抵抗Ｒ１、第２抵抗Ｒ２を含む。演算増幅器１０は、反転入力端子に第１抵抗Ｒ１を介して入力信号Ｓ３が入力される。この演算増幅器１０には、たとえば、入力および出力電圧範囲が広いレールトゥレール演算増幅器を用いる。演算増幅器１０の回路構成は特に限定されるものではなく、入力段に差動増幅回路を備えるものであればよい。

第２抵抗Ｒ２は、演算増幅器１０の出力端子と反転入力端子間の帰還経路に設けられる。ＶＣＯ１２には、演算増幅器１０の出力電圧（以下、制御電圧Ｖｃｎｔという）が入力される。ＶＣＯ１２は、制御電圧Ｖｃｎｔに応じた周波数ｆｒｆを有する出力信号Ｓ４を生成する。この出力信号Ｓ４は、出力端子１０４から外部へと出力されるとともに、分周器１４へと入力される。合成回路２０は、図２に示す構成とすることが望ましいが、演算増幅器を用いずに、抵抗およびカップリングキャパシタを利用した従来の構成としてもよい。

分周器１４は、ＶＣＯ１２の出力信号（すなわち被変調信号Ｓ４）を、１／ｎに分周し、帰還信号Ｓｆｂを出力する。位相比較器１６には、分周器１４から出力される周波数がｆｒｆ／ｎの帰還信号Ｓｆｂを、基準クロック端子１０６に入力される基準クロック信号ＣＫｒｅｆと比較し、２つの信号の位相差に応じた電圧（以下、位相差電圧Ｖｐｃという）を出力する。位相比較器１６には、どの構成のものを用いてもよく、たとえば、帰還信号Ｓｆｂと、基準クロック信号ＣＫｒｅｆの位相差に応じて、チャージ信号またはディスチャージ信号を出力する位相比較回路と、チャージ信号またはディスチャージ信号に応じて、キャパシタを充放電するチャージポンプ回路によって構成することができる。

ループフィルタ１８は、位相比較器１６の出力信号である位相差電圧Ｖｐｃ１の高周波成分を除去する。ループフィルタ１８から出力される位相差電圧Ｖｐｃ２は、演算増幅器１０の非反転入力端子へと入力される。本実施の形態において、ループフィルタ１８は、第１キャパシタＣ１、第２キャパシタＣ２、第３抵抗Ｒ３を含むパッシブフィルタにて構成している。第１キャパシタＣ１は、位相比較器１６の出力端子と接地間に設けられる。第２キャパシタＣ２および第３抵抗Ｒ３は直列に接続され、第１キャパシタＣ１と並列の経路に設けられている。もっとも、ループフィルタ１８の構成は実施の形態に限定されるものではなく、所望のカットオフ周波数が得られればいかなる構成であってもよく、また場合によっては、アクティブフィルタで構成してもよい。

以上のように構成された周波数変調器１００の動作について説明する。
入力端子１０２に入力される入力信号Ｓ３と、ループフィルタ１８から出力される位相差電圧Ｖｐｃ２と、制御電圧Ｖｃｎｔの間には、以下の関係式（１）が成り立つ。
Ｖｃｎｔ＝（１＋Ｒ２／Ｒ１）×Ｖｐｃ２−Ｒ２／Ｒ１×Ｓ３ …式（１）

すなわち、演算増幅器１０、第１抵抗Ｒ１、第２抵抗Ｒ２は、入力端子１０２に入力される入力信号Ｓ３に対しては、反転アンプとして機能する。この反転アンプの利得Ｇ１は、第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値で決定され、Ｇ１＝Ｒ２／Ｒ１で与えられる。本実施の形態において、Ｒ１：Ｒ２＝１０：１程度に設定するものとする。このときの利得Ｇｉｎｖは、−２０ｄＢ程度となる。

また、演算増幅器１０、第１抵抗Ｒ１、第２抵抗Ｒ２は、ループフィルタ１８から出力される位相差電圧Ｖｐｃ２に対しては、非反転アンプとして機能する。この非反転アンプの利得Ｇ２は、第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値を用いて、（１＋Ｒ２／Ｒ１）で与えられる。

演算増幅器１０、第１抵抗Ｒ１、第２抵抗Ｒ２によって、入力信号Ｓ３とループフィルタ１８の出力信号である位相差電圧Ｖｐｃ２が重畳され、制御電圧Ｖｃｎｔが生成される。ＶＣＯ１２は、制御電圧Ｖｃｎｔに応じた周波数で発振することから、周波数変調器１００は、入力信号Ｓ３に応じて周波数変調された出力信号Ｓ４を生成することができる。

この態様によれば、演算増幅器１０の入力インピーダンスが高いため、ループフィルタ１８のインピーダンスが、入力端子１０２側の回路に及ぼす影響を低減することができる。その結果、入力信号Ｓ３からは、ループフィルタ１８が見えないため、ループフィルタ１８により、入力信号Ｓ３の高域が減衰するのを防止し、信号の歪みを抑えることができる。

また、従来のように抵抗およびキャパシタを用いてカップリングする場合、ループフィルタ１８から出力される信号が、入力信号Ｓ３側にリークする場合があったが、本実施の形態に係る周波数変調器１００においては、演算増幅器１０の入力インピーダンスが高いため、この問題も解消することができる。

さらに、従来技術において、カップリングキャパシタを用いる場合、このキャパシタが他の回路素子とともにハイパスフィルタを構成するため、その容量値を非常に大きくする必要があり、ＩＣ化できず、外付け部品として設ける必要があった。これに対して、本実施の形態に係る周波数変調器１００では、カップリングキャパシタを用いなくても、入力信号Ｓ３をＰＬＬのＶＣＯ１２の入力に重畳することができるため、外付け部品を減らすことができる。また、カップリングキャパシタを外部に設ける場合、２つの端子を設ける必要があったが、これらの端子も削減し、チップ面積を低減することができる。

第１抵抗Ｒ１、第２抵抗Ｒ２の少なくとも一方を、可変抵抗として構成してもよい。この場合、ＶＣＯ１２の特性などに応じて、ループゲインや入力信号の振幅を調節することができる。

演算増幅器１０にレールトゥレールアンプを用いた場合、ＶＣＯ１２の入力信号である制御電圧Ｖｃｎｔの電圧範囲を広く設定することができるため、周波数変調器１００から出力される被変調信号の周波数帯を広くとることができる。

図３は、図２に示すＶＣＯ１２を用いた周波数変調器１００の変調感度特性の一例を示す図である。図３は、横軸が被変調信号の周波数（変調周波数）を、縦軸が変調感度を示す。図３に示す特性および数値は一例であって、実際の特性は周波数変調器１００の構成などに応じて変わるものである。図３に示すように、周波数変調器１００の変調感度は、変調周波数ｆｒｆに応じて変化する。

図４は、制御部１２０により設定される可変利得増幅器１１０の利得ｇと、変調周波数ｆｒｆの関係を示す図である。図４は、横軸が被変調信号の周波数ｆｒｆを、縦軸が可変利得増幅器１１０の利得ｇを示す。図４に示すように、制御部１２０は、周波数変調器１００の変調感度の周波数依存性を補正するように、可変利得増幅器１１０の利得を設定する。すなわち、周波数変調器１００の変調感度が高い周波数においては、可変利得増幅器１１０の利得ｇを低下させ、逆に周波数変調器１００の変調感度が低い周波数においては、可変利得増幅器１１０の利得を増加させる。

たとえば、あらかじめ周波数変調器１００の変調感度の周波数依存性を測定しておき、測定した依存性にもとづいて、図４に示す利得と周波数の関係を決定する。制御部１２０は、利得と周波数の関係を示すテーブルを保持するメモリ１２２を含んでもよい。

このように、可変利得増幅器１１０の利得を、周波数変調器１００の変調周波数に応じて変化させることによって、周波数によらずに、変調度を一定に保つことができ、幅広い周波数帯域で、良好な変調信号を生成することができる。

制御部１２０は、さらに電力増幅器２０４の利得を、変調周波数に応じて変化させる。図５は、ＦＭ送信機２００の出力電力と周波数の関係を示す図である。図５の実線は、電力増幅器２０４の利得を固定した場合の関係を示している。一般に、電力増幅器の利得は、周波数依存性を有しており、また、アンテナの放射特性や、各回路間に設けられるフィルタ（図示せず）によって、出力電力は、周波数依存性を有する。その結果、周波数によっては、十分に高い電力を送信できない場合がある。ＦＭ送信機２００から送信が許容される電力の上限は、電波法によって規定されているため、電力増幅器２０４の利得を増加することもできない。

そこで、本実施の形態に係るＦＭ送信機２００において、制御部１２０は、電力増幅器２０４から出力される高周波信号の電力が一定となるように、被変調信号の周波数に対応して電力増幅器２０４の利得を設定する。図５の破線は、電力増幅器２０４の利得制御を行った場合の出力電力と周波数の関係を示す。あらかじめ、ＦＭ送信機２００の出力電力と周波数の関係を測定しておき、測定結果にもとづいて電力増幅器２０４の利得と周波数の関係を示すテーブルを設定し、メモリ１２２に保持してもよい。

電力増幅器２０４の利得制御を行うことによって、被変調信号の周波数が変わっても、ＦＭ送信機２００の送信電力を一定に保つことができる。

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では、周波数変調器１００の前段に、可変利得増幅器１１０を設ける構成としたが、周波数変調器１００を図２の構成とした場合、第１抵抗Ｒ１または第２抵抗Ｒ２の少なくとも一方を可変抵抗として、周波数変調器１００と可変利得増幅器１１０を一体に構成してもよい。この場合、回路面積を削減することができる。

実施の形態に係るＦＭ送信機の構成を示すブロック図である。 実施の形態に係る周波数変調器の好ましい構成を示す回路図である。 図２に示すＶＣＯを用いた周波数変調器の変調感度特性の一例を示す図である。 制御部により設定される可変利得増幅器の利得と、変調周波数の関係を示す図である。 ＦＭ送信機の出力電力と周波数の関係を示す図である。

符号の説明

１００ 周波数変調器、 １０ 演算増幅器、 １２ ＶＣＯ、 １４ 分周器、 １６ 位相比較器、 １８ ループフィルタ、 ２０ 合成回路、 Ｒ１ 第１抵抗、 Ｒ２ 第２抵抗、 １０２ 入力端子、 １０４ 出力端子、 １０６ 基準クロック端子、 Ｃ１ 第１キャパシタ、 Ｃ２ 第２キャパシタ、 Ｒ３ 第３抵抗、 １１０ 可変利得増幅器、 １２０ 制御部、 ２０２ ステレオ変調器、 ２０４ 電力増幅器、 ２００ ＦＭ送信機。

Claims (8)

1. 変調信号にもとづいて周波数変調された被変調信号を生成する直接型の周波数変調器と、
   前記周波数変調器により生成された被変調信号を増幅する電力増幅器と、
   前記電力増幅器の利得を、前記周波数変調器により生成される被変調信号の周波数に対応して設定する利得制御部と、
   を備えることを特徴とするＦＭ送信回路。
2. 前記利得制御部は、前記電力増幅器から出力される高周波信号の電力が一定となるように、前記被変調信号の周波数に対応して前記電力増幅器の利得を設定することを特徴とする請求項１に記載のＦＭ送信回路。
3. 前記利得制御部は、前記被変調信号の周波数と前記電力増幅器の利得の関係を示すテーブルを保持するメモリを含むことを特徴とする請求項１または２に記載のＦＭ送信回路。
4. 前記周波数変調器は、
   電圧制御発振器と、
   前記電圧制御発振器の出力信号を分周する分周器と、
   前記分周器の出力信号を、基準クロック信号と比較し、位相差に応じた電圧を出力する位相比較器と、
   前記位相比較器の出力電圧の高周波成分を除去するフィルタと、
   前記フィルタの出力信号に、前記可変利得増幅器の出力信号を重畳する合成回路と、
   を含むことを特徴とする請求項１から３のいずれかに記載のＦＭ送信回路。
5. 前記合成回路は、
   非反転入力端子に前記フィルタの出力信号が入力された演算増幅器と、
   一端が前記演算増幅器の反転入力端子に接続され、他端に前記入力信号が入力された第１抵抗と、
   前記演算増幅器の出力端子と反転入力端子間の帰還経路に設けられた第２抵抗と、
   を含むことを特徴とする請求項４に記載のＦＭ送信回路。
6. 前記入力信号は、ステレオコンポジット信号であることを特徴とする請求項１から５のいずれかに記載のＦＭ送信回路。
7. １つの半導体基板上に一体集積化されたことを特徴とする請求項１から６のいずれかに記載のＦＭ送信回路。
8. オーディオ信号をステレオコンポジット信号に変換し、前記可変利得増幅器に出力するステレオ変調部と、
   前記周波数変調器により生成された被変調信号を増幅する電力増幅器と、
   をさらに備え、前記半導体基板上に一体集積化されたことを特徴とする請求項７に記載のＦＭ送信回路。

Images