JP3399572B2 - Ｉｑ復調器 - Google Patents
Ｉｑ復調器Info
- Publication number
- JP3399572B2 JP3399572B2 JP02640893A JP2640893A JP3399572B2 JP 3399572 B2 JP3399572 B2 JP 3399572B2 JP 02640893 A JP02640893 A JP 02640893A JP 2640893 A JP2640893 A JP 2640893A JP 3399572 B2 JP3399572 B2 JP 3399572B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- amplifier
- transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＱ復調器に関わり、
特にＱＰＳＫ信号等の復調に用いられるＩＱ復調器に関
するものである。 【０００２】 【従来の技術】従来の一般的なＩＱ復調器のブロック図
を図３に示し説明する。ＩＱ復調器は大量生産を行うた
め１チップの半導体集積回路として設計され、その構成
各部を同一半導体基板上に搭載して製造される。 【０００３】図３において、端子Ｊから入力されたＩＦ
信号Ｓ１は、ミキサ２６、２７に与えられる。局部発振
器３３は、所定の周波数を持つ局部発振信号Ｓ２を生成
し、９０°位相器３２に供給する。９０°位相器３２
は、局部発振信号Ｓ２に対して同位相の信号Ｓ３と、局
部発振信号Ｓ２に対して９０°位相のずれた信号Ｓ４を
生成し、これらの信号Ｓ３、Ｓ４各々をミキサ２６、２
７にそれぞれ供給する。 【０００４】ミキサ２６とアンプ２８’は、ＩＣチップ
の端子Ｈ１、Ａ１間に外付けされたコンデンサ３４並び
に端子Ｉ１、Ｂ１間に外付けされたコンデンサ３５によ
って容量結合されている。ミキサ２７とアンプ２９’も
また、ＩＣチップの端子Ｈ２、Ａ２間に外付けされたコ
ンデンサ３６並びに端子Ｉ２、Ｂ２間に外付けされたコ
ンデンサ３７によって容量結合されている。アンプ２
８’、２９’が差動構成である場合、容量結合に要する
コンデンサは図３に示すように４個必要である。これら
のコンデンサ３４、３５、３６、３７は、容量が非常に
大きく１チップの半導体集積回路内に搭載できないので
外付けすることになる。 【０００５】ミキサ２６は、ＩＦ信号Ｓ１及び信号Ｓ３
に基づきベースバンド信号Ｓ５、Ｓ６を生成し、コンデ
ンサ３４、３５を介してアンプ２８’に供給する。ベー
スバンド信号Ｓ５、Ｓ６は互いに位相が１８０°ずれて
いる。 【０００６】差動増幅器で構成されるアンプ２８’は、
ベースバンド信号Ｓ５、Ｓ６それぞれを増幅し出力信号
Ｓ９、Ｓ１０として出力し、端子Ｅ１、Ｆ１を介してロ
ーパスフィルタ３０に与える。ローパスフィルタ３０
は、出力信号Ｓ９、Ｓ１０の高域周波数のノイズ成分を
カットするとともに、出力信号Ｓ９とＳ１０を合成し局
部発振信号Ｓ２と同位相のＩ出力信号Ｓ１３を端子Ｋに
供給する。 【０００７】一方、ミキサ２７は、ＩＦ信号Ｓ１及び信
号Ｓ４に基づきベースバンド信号Ｓ７、Ｓ８を生成し、
コンデンサ３６、３７を介してアンプ２９’に出力す
る。ベースバンド信号Ｓ７、Ｓ８は互いに位相が１８０
°ずれている。 【０００８】差動増幅器で構成されるアンプ２９’は、
ベースバンド信号Ｓ７、Ｓ８それぞれを増幅し出力信号
Ｓ１１、Ｓ１２として、端子Ｅ２、Ｆ２を介してローパ
スフィルタ３１に出力する。ローパスフィルタ３１は、
出力信号Ｓ１１、Ｓ１２の高域周波数のノイズ成分をカ
ットするとともに、出力信号Ｓ１１とＳ１２を合成して
局部発振信号Ｓ２と９０°位相がずれたＱ出力信号Ｓ１
４を端子Ｌに供給する。 【０００９】ところで、Ｉ出力信号Ｓ１３、Ｑ出力信号
Ｓ１４は、ＡＤコンバータ（図示せず）へ最終的に入力
されデジタル信号に変換されるが、このときピーク・ツ
ウ・ピークが約２Ｖｐｐの電圧レベルであることが要求
される。 【００１０】この電圧レベルまで増幅するためには、Ｉ
Ｆ信号Ｓ１を増幅するよりも周波数の低いベースバンド
信号Ｓ５、Ｓ６、Ｓ７、Ｓ８を増幅する方が容易なた
め、アンプ２８’、２９’においてゲインをできるだけ
大きく取る。 【００１１】ところで、ベースバンド信号Ｓ５、Ｓ６、
Ｓ７、Ｓ８は例えば送信側においてスクランブル処理が
成されていることから直流電圧レベルを再生する必要が
無いが、１ｋＨｚ以上の低域の周波数成分は必要である
ので、図３のコンデンサ３４〜３７を取り除いてミキサ
２６とアンプ２８’の間及びミキサ２７とアンプ２９’
の間を直流結合するように接続することが行われる。 【００１２】しかし、そのようにすると回路素子の特性
の差異によりどうしても各オフセット電圧に差異が生
じ、アンプ２８’、２９’の最終段の直流バイアス点の
電位が所定の値に定まらず出力波形に歪を生じる。これ
を避けるため、従来はミキサ２６とア ンプ２８’の間
及びミキサ２７とアンプ２９’の間において、図３に示
すように外付けのコンデンサ３４、３５、３６、３７を
用いて容量結合によって接続していた。さらに、アンプ
２８’、２９’を複数の増幅回路で構成する場合にはそ
の段間（図示せず）においても容量結合で接続してい
た。 【００１３】 【発明が解決しようとする課題】上述したように、アン
プ２８’、２９’の最終段の直流バイアス点の電位を一
定に保つため、ミキサ２６とアンプ２８’の間及びミキ
サ２７とアンプ２９’の間等を容量結合によって接続す
る必要が生じる。このとき容量の大きいコンデンサを必
要とするので１チップの集積回路に組み込むことが不可
能となる。従って、４つのコンデンサ３４、３５、３
６、３７を８つの端子Ａ１、Ａ２、Ｂ１、Ｂ２、Ｈ１、
Ｈ２、Ｉ１、Ｉ２を設けて半田等により外付けしなけれ
ばならず、製造歩留まり率の悪化と製造コストの増加と
いう問題が生じていた。 【００１４】本発明は、このような問題を解決し、集積
回路として製造するために適した回路を提供することを
目的とする。 【００１５】 【課題を解決するための手段】上記目的を達成するた
め、本発明のＩＱ復調器は、入力信号と局部発振信号と
の混合出力として局部発振信号と同位相のＩ信号成分と
９０°位相差のＱ信号成分を取り出し、これらのＩ信号
成分とＱ信号成分をそれぞれ増幅器で増幅して出力する
ものであって、前記増幅器は混合用のミキサと直流結合
して成り、且つその出力段の増幅部の直流出力を前段の
増幅部に負帰還して前記直流出力のオフセットを除去す
る手段を有することを特徴とする。更に、前記手段は所
定の基準電位と前記直流出力との差電圧に基づいた制御
出力を生成して前段の増幅部に与えるとともに、前記Ｉ
信号成分及びＱ信号成分の帰還を阻止するローパスフィ
ルタを備えていることを特徴とする。更にまた、前記各
増幅部は前記ミキサの出力を差動信号の形で増幅するよ
うに構成されており、前記直流出力は一対の出力ライン
のいずれか一方のみが前記制御出力の発生に用いられる
ことを特徴とする。 【００１６】 【作用】このようにすると、例えば増幅器を構成する回
路素子のバラツキによるオフセット電圧によって増幅器
の出力点における直流バイアス電圧が変動しても、その
変動分を前段側の増幅部にフィードバックすることによ
って例えば増幅器の入力点における直流バイアス電圧を
制御し変化させて、増幅器の出力点における直流バイア
ス電圧の変動分を除去し自己修正させることができる。 【００１７】 【実施例】本発明を実施したＩＱ復調器について図示に
基づいて説明する。図３に示した従来のＩＱ復調器では
外付けのコンデンサ３４、３５、３６、３７を端子Ａ
１、Ｂ１、Ａ２、Ｂ２の前段に設けていたが、本実施例
ではこのコンデンサ３４、３５、３６、３７を用いず
に、端子Ａ１とＨ１、端子Ｂ１とＩ１、端子Ａ２とＨ
２、端子Ｂ２とＩ２を短絡した構成とする。本発明を実
施したＩＱ復調器のブロック図を図２に示す。図２にお
いて、図３に示し説明したものと同じ箇所には同じ番号
を付し説明を省略する。 【００１８】コンデンサ２４ａ、２４ｂを外付けの形で
設置し、コンデンサ２４ａの各電極を端子Ｃ１、Ｄ１を
介してアンプ２８に接続し、コンデンサ２４ｂの各電極
を端子Ｃ２、Ｄ２を介してアンプ２９に接続する。この
ようにすると、ミキサ２６、２７、アンプ２８、２９、
ローパスフィルタ３０、３１、９０°位相器３２、局部
発振器３３を１チップの集積回路として容易に設計する
ことができる。 【００１９】次に、本発明のＩＱ復調器のアンプ２８の
回路図を図１に示し局部発振信号Ｓ２と同位相側のベー
スバンド信号Ｓ５、Ｓ６の増幅について説明する。本実
施例ではアンプ２８は、同一半導体基板上に演算増幅器
２３、抵抗２１、２２を一体化して製造されている。こ
のとき、演算増幅器２３、抵抗２１、２２と外付けのコ
ンデンサ２４ａは、ローパスフィルタ形式のアクティブ
フィルタＡＦを構成している。 【００２０】図１において、抵抗１２、１３、１４の各
々の一端、トランジスタ３、４、５の各々のコレクタに
は直流電圧Ｖｃｃが与えられる。抵抗１２、１３各々の
他端と、トランジスタ１、２各々のコレクタと、トラン
ジスタ４、５各々のベースを接続し、トランジスタ１の
ベースにはミキサ２６から入力端子Ａ１を介してベース
バンド信号Ｓ５が供給され、トランジスタ２のベースに
はミキサ２６から入力端子Ｂ１を介してベースバンド信
号Ｓ６が供給される。ベースバンド信号Ｓ５、Ｓ６は互
いに位相が１８０°ずれている。トランジスタ１、２の
エミッタを、トランジスタ６、７のコレクタにそれぞれ
接続する。抵抗１５の一端をトランジスタ１のエミッタ
に接続し、その他端をトランジスタ２のエミッタに接続
する。抵抗１６の一端をトランジスタ６のエミッタ及び
７のエミッタと接続し、他端を接地する。 【００２１】このように構成された入力段アは差動アン
プを構成しており、入力された信号Ｓ５を増幅した信号
ＳＡをトランジスタ４のベースに与え、入力された信号
Ｓ６を増幅した信号ＳＢをトランジスタ５のベースに与
える。 【００２２】抵抗１４の他端を、トランジスタ３のベー
スと、トランジスタ８のコレクタに接続する。抵抗１７
の一端をトランジスタ８のエミッタに接続し、その他端
を接地する。トランジスタ３のエミッタをトランジスタ
９のコレクタに接続する。抵抗１８の一端をトランジス
タ９のエミッタに接続し、その他端を接地する。 【００２３】上記抵抗１４、１７、１８、トランジスタ
３、８、９から成る基準段イは、トランジスタ１、２の
ベースに与えられる信号Ｓ５、Ｓ６が無信号である時の
（ａ）点の直流バイアス電圧をシミュレートしており、
このバイアス電圧に相当する基準電圧ＶA をトランジス
タ３のエミッタから得ることができる。 【００２４】トランジスタ４のエミッタを、出力端子Ｅ
１とトランジスタ１０のコレクタに接続する。抵抗１９
の一端をトランジスタ１０のエミッタに接続し、その他
端を接地する。トランジスタ５のエミッタを、出力端子
Ｆ１とトランジスタ１１のコレクタに接続する。抵抗２
０の一端をトランジスタ１１のエミッタに接続し、その
他端を接地する。 【００２５】このように構成される出力段ウにおいて、
各トランジスタ４、５はエミッタフォロワ構成のバッフ
ァアンプを形成し、各々のベースに与えられた信号Ｓ
Ａ、ＳＢを出力信号Ｓ９、Ｓ１０として出力端子Ｅ１、
Ｆ１を介してローパスフィルタ３０へ導出する。 【００２６】トランジスタ７、８、９、１０、１１の各
々のベースを端子Ｇに接続する。端子Ｇには、所定の電
圧ＶB が印加される。尚、抵抗１２、１３、１４の抵抗
値は等しく、抵抗１８、１９、２０の抵抗値は等しい。
抵抗１７の抵抗値は、抵抗１６抵抗値の２倍である。抵
抗２１、抵抗２２の抵抗値Ｒ１、Ｒ２を等しくＲとす
る。この抵抗２１、抵抗２２は演算増幅器２３に入力さ
れる直流バイアス電流の影響を除去するものである。 【００２７】抵抗２１の一端をトランジスタ３のエミッ
タに接続し、その他端を演算増幅器２３の−端子（反転
入力端子）に接続する。抵抗２２の一端をトランジスタ
５のエミッタに接続し、その他端を演算増幅器２３の＋
端子（非反転入力端子）及び端子Ｄ１に接続する。演算
増幅器２３の出力端子を端子Ｃ１及びトランジスタ６の
ベースに接続する。さらに、外部回路基板２５におい
て、コンデンサ２４ａの一方の電極を端子Ｃ１に、他方
の電極を端子Ｄ１に接続する。このように演算増幅器２
３、抵抗２１、２２は、端子Ｃ１、Ｄ１を介して外付け
するコンデンサ２４ａとともにアクティブフィルタＡＦ
を形成する。尚、ＶC は演算増幅器２３の出力電圧であ
る。演算増幅器２３のゲインをＺ（《０）とし、コンデ
ンサ２４ａの容量をＣとする。 【００２８】次に、前記アクティブフィルタＡＦと等価
な回路図を図５に示す。図５において、図１に示し説明
したものと同じ箇所には同じ符号を付し説明を省略す
る。端子Ｍはトランジスタ６のベースに接続されており
演算増幅器２３の出力電圧ＶCを出力する。端子Ｎはト
ランジスタ５のエミッタに接続されており信号Ｓ１０を
取り込む。端子Ｏはトランジスタ３のエミッタに接続さ
れており基準電圧ＶA を取り込む。端子Ｐは、抵抗２１
と演算増幅器２３の−端子との接続線上にあり、ＶA'は
端子Ｐにおける電圧である。 【００２９】図５においては、図１のコンデンサ２４ａ
を外し代わりに、容量（１−Ｚ）Ｃを有しているコンデ
ンサ４０の一端を演算増幅器２３の−端子に接続し他端
を演算増幅器２３の＋端子に接続する。周知の通り図１
に示したアクティブフィルタＡＦの回路図はミラー増幅
器であるので図５の回路図に対して等価である。従っ
て、アクティブフィルタＡＦは、次の（１）式で与えら
れるカットオフ周波数ｆC を有するローパスフィルタを
形成している。 ｆC ＝１／｛２π（１−Ｚ）ＣＲ｝ …（１） 【００３０】抵抗２２を介して＋端子に与えられる出力
信号Ｓ１０のベースバンドの信号成分をカットするた
め、ベースバンドの通過周波数範囲の下限よりカットオ
フ周波数ｆC が小さくなるように、（１）式に基づいて
コンデンサ２４ａの容量Ｃと抵抗２１、２２の抵抗値Ｒ
と演算増幅器２３のゲインＺを予め設定しておく。この
ようにすれば図１、図５の出力信号Ｓ１０は、図５に示
すようにトランジスタ１１のコレクタにおける直流バイ
アス電圧ＶD として扱うことができる。 【００３１】演算増幅器２３は、前述の直流バイアス電
圧ＶD と抵抗２１を介して−端子に与えられる基準電圧
ＶA との差を増幅した出力電圧ＶC を、アンプ２８の入
力段アに有るトランジスタ６のベースに供給しフィード
バックによる制御を行うことになる。この制御について
以下説明する。 【００３２】このとき演算増幅器２３の入力電圧は（Ｖ
D −ＶA'）であり、出力電圧は（ＶC −ＶA'）であるの
で、次式が成立する。 ＶC −ＶA'＝Ｚ（ＶD −ＶA'） ＶC ＝ＺＶD ＋（１−Ｚ）ＶA' 従って、ゲインＺ《０より、出力電圧ＶC は次の（２）
式で与えられる。 ＶC ＝Ｚ（ＶD −ＶA'） …（２） 【００３３】仮に、直流バイアス電圧ＶD が増加する
と、演算増幅器２３の出力電圧ＶC は（２）式において
ゲインＺの値が負であるので減少する。差動対を成す入
力段アにおいて、トランジスタ６のベースに与えられる
出力電圧ＶC が減少したため、抵抗１２を流れる電流が
減少し、逆に抵抗１３を流れる電流が増加する。これに
伴って、抵抗１３による電圧降下が増加しトランジスタ
２のコレクタにおける電圧ＶF が下がる。 【００３４】従って出力段ウにおいて、トランジスタ５
のベースに与えられる信号ＳＢの直流バイアス電圧であ
る電圧ＶF が減少したため、抵抗２０を流れる電流が減
少して抵抗２０による電圧降下が減少する。結果的に、
バイアス電流源を成すトランジスタ１１及び抵抗２０に
よる直流バイアス電圧ＶD は自ら減少することになる。
逆に、直流バイアス電圧ＶD が減少すると、上述とは反
対に動作し結果的に自ら増加する。 【００３５】また、出力信号Ｓ９、Ｓ１０の基となるベ
ースバンド信号ＳＡ、ＳＢが入力段アの差動対によって
増幅されたものであるので、出力信号Ｓ１０の直流バイ
アス電圧ＶD の自己修正に伴って出力信号Ｓ９の直流バ
イアス電圧ＶE も自動的に修正される。 【００３６】一方、本発明のＩＱ復調器のアンプ２９の
回路図を図４に示す。図４において、図１の端子Ａ１、
Ｂ１、Ｃ１、Ｄ１、Ｅ１、Ｆ１、コンデンサ２４ａ、信
号Ｓ５、Ｓ６、Ｓ９、Ｓ１０をそれぞれ端子Ａ２、Ｂ
２、Ｃ２、Ｄ２、Ｅ２、Ｆ２、コンデンサ２４ｂ、信号
Ｓ７、Ｓ８、Ｓ１１、Ｓ１２に置き換える他は同じであ
るので、図１に示し説明したものと同じ箇所には同じ番
号を付し説明を省略する。局部発振信号Ｓ２と９０°位
相がずれた側のベースバンド信号Ｓ５、Ｓ６を増幅する
アンプ２９も、同一半導体基板上に演算増幅器２３、抵
抗２１、２２を一体化して製造されたものであり、図１
のアンプ２８と同様に動作する。尚、図１、図４におけ
る端子Ｃ１、Ｄ１、Ｃ２、Ｄ２は１チップの集積回路か
ら突出した実在の端子であり、端子Ａ１、Ｂ１、Ｅ１、
Ｆ１、Ａ２、Ｂ２、Ｅ２、Ｆ２は便宜上命名のもので外
部に突出するものでない。 【００３７】 【発明の効果】上述したように、本発明によれば、回路
素子のバラツキ等によって増幅器の直流出力が変動して
も、その変動分を前段の増幅部にフィードバックして除
去する手段を設けているので、直流出力のオフセットを
自己修正させることができる。さらに、従来例で容量結
合によってカットされていた１ＫＨｚ以上の低周波成分
を減衰させずに復調することも可能となる。 【００３８】また、回路を１チップの半導体集積回路に
組み込んだ場合に、外付けとなるコンデンサの数が図３
の従来例での４個から２個に減り小型化が可能となり製
造部品の点数削減され製造コストを削減することができ
る。 【００３９】さらに、コンデンサを外付けするための端
子数も減少し、半田付などの製造工程の簡略化が可能と
なり歩留まりが向上し製造コストをさらに削減できる。
特にＱＰＳＫ信号等の復調に用いられるＩＱ復調器に関
するものである。 【０００２】 【従来の技術】従来の一般的なＩＱ復調器のブロック図
を図３に示し説明する。ＩＱ復調器は大量生産を行うた
め１チップの半導体集積回路として設計され、その構成
各部を同一半導体基板上に搭載して製造される。 【０００３】図３において、端子Ｊから入力されたＩＦ
信号Ｓ１は、ミキサ２６、２７に与えられる。局部発振
器３３は、所定の周波数を持つ局部発振信号Ｓ２を生成
し、９０°位相器３２に供給する。９０°位相器３２
は、局部発振信号Ｓ２に対して同位相の信号Ｓ３と、局
部発振信号Ｓ２に対して９０°位相のずれた信号Ｓ４を
生成し、これらの信号Ｓ３、Ｓ４各々をミキサ２６、２
７にそれぞれ供給する。 【０００４】ミキサ２６とアンプ２８’は、ＩＣチップ
の端子Ｈ１、Ａ１間に外付けされたコンデンサ３４並び
に端子Ｉ１、Ｂ１間に外付けされたコンデンサ３５によ
って容量結合されている。ミキサ２７とアンプ２９’も
また、ＩＣチップの端子Ｈ２、Ａ２間に外付けされたコ
ンデンサ３６並びに端子Ｉ２、Ｂ２間に外付けされたコ
ンデンサ３７によって容量結合されている。アンプ２
８’、２９’が差動構成である場合、容量結合に要する
コンデンサは図３に示すように４個必要である。これら
のコンデンサ３４、３５、３６、３７は、容量が非常に
大きく１チップの半導体集積回路内に搭載できないので
外付けすることになる。 【０００５】ミキサ２６は、ＩＦ信号Ｓ１及び信号Ｓ３
に基づきベースバンド信号Ｓ５、Ｓ６を生成し、コンデ
ンサ３４、３５を介してアンプ２８’に供給する。ベー
スバンド信号Ｓ５、Ｓ６は互いに位相が１８０°ずれて
いる。 【０００６】差動増幅器で構成されるアンプ２８’は、
ベースバンド信号Ｓ５、Ｓ６それぞれを増幅し出力信号
Ｓ９、Ｓ１０として出力し、端子Ｅ１、Ｆ１を介してロ
ーパスフィルタ３０に与える。ローパスフィルタ３０
は、出力信号Ｓ９、Ｓ１０の高域周波数のノイズ成分を
カットするとともに、出力信号Ｓ９とＳ１０を合成し局
部発振信号Ｓ２と同位相のＩ出力信号Ｓ１３を端子Ｋに
供給する。 【０００７】一方、ミキサ２７は、ＩＦ信号Ｓ１及び信
号Ｓ４に基づきベースバンド信号Ｓ７、Ｓ８を生成し、
コンデンサ３６、３７を介してアンプ２９’に出力す
る。ベースバンド信号Ｓ７、Ｓ８は互いに位相が１８０
°ずれている。 【０００８】差動増幅器で構成されるアンプ２９’は、
ベースバンド信号Ｓ７、Ｓ８それぞれを増幅し出力信号
Ｓ１１、Ｓ１２として、端子Ｅ２、Ｆ２を介してローパ
スフィルタ３１に出力する。ローパスフィルタ３１は、
出力信号Ｓ１１、Ｓ１２の高域周波数のノイズ成分をカ
ットするとともに、出力信号Ｓ１１とＳ１２を合成して
局部発振信号Ｓ２と９０°位相がずれたＱ出力信号Ｓ１
４を端子Ｌに供給する。 【０００９】ところで、Ｉ出力信号Ｓ１３、Ｑ出力信号
Ｓ１４は、ＡＤコンバータ（図示せず）へ最終的に入力
されデジタル信号に変換されるが、このときピーク・ツ
ウ・ピークが約２Ｖｐｐの電圧レベルであることが要求
される。 【００１０】この電圧レベルまで増幅するためには、Ｉ
Ｆ信号Ｓ１を増幅するよりも周波数の低いベースバンド
信号Ｓ５、Ｓ６、Ｓ７、Ｓ８を増幅する方が容易なた
め、アンプ２８’、２９’においてゲインをできるだけ
大きく取る。 【００１１】ところで、ベースバンド信号Ｓ５、Ｓ６、
Ｓ７、Ｓ８は例えば送信側においてスクランブル処理が
成されていることから直流電圧レベルを再生する必要が
無いが、１ｋＨｚ以上の低域の周波数成分は必要である
ので、図３のコンデンサ３４〜３７を取り除いてミキサ
２６とアンプ２８’の間及びミキサ２７とアンプ２９’
の間を直流結合するように接続することが行われる。 【００１２】しかし、そのようにすると回路素子の特性
の差異によりどうしても各オフセット電圧に差異が生
じ、アンプ２８’、２９’の最終段の直流バイアス点の
電位が所定の値に定まらず出力波形に歪を生じる。これ
を避けるため、従来はミキサ２６とア ンプ２８’の間
及びミキサ２７とアンプ２９’の間において、図３に示
すように外付けのコンデンサ３４、３５、３６、３７を
用いて容量結合によって接続していた。さらに、アンプ
２８’、２９’を複数の増幅回路で構成する場合にはそ
の段間（図示せず）においても容量結合で接続してい
た。 【００１３】 【発明が解決しようとする課題】上述したように、アン
プ２８’、２９’の最終段の直流バイアス点の電位を一
定に保つため、ミキサ２６とアンプ２８’の間及びミキ
サ２７とアンプ２９’の間等を容量結合によって接続す
る必要が生じる。このとき容量の大きいコンデンサを必
要とするので１チップの集積回路に組み込むことが不可
能となる。従って、４つのコンデンサ３４、３５、３
６、３７を８つの端子Ａ１、Ａ２、Ｂ１、Ｂ２、Ｈ１、
Ｈ２、Ｉ１、Ｉ２を設けて半田等により外付けしなけれ
ばならず、製造歩留まり率の悪化と製造コストの増加と
いう問題が生じていた。 【００１４】本発明は、このような問題を解決し、集積
回路として製造するために適した回路を提供することを
目的とする。 【００１５】 【課題を解決するための手段】上記目的を達成するた
め、本発明のＩＱ復調器は、入力信号と局部発振信号と
の混合出力として局部発振信号と同位相のＩ信号成分と
９０°位相差のＱ信号成分を取り出し、これらのＩ信号
成分とＱ信号成分をそれぞれ増幅器で増幅して出力する
ものであって、前記増幅器は混合用のミキサと直流結合
して成り、且つその出力段の増幅部の直流出力を前段の
増幅部に負帰還して前記直流出力のオフセットを除去す
る手段を有することを特徴とする。更に、前記手段は所
定の基準電位と前記直流出力との差電圧に基づいた制御
出力を生成して前段の増幅部に与えるとともに、前記Ｉ
信号成分及びＱ信号成分の帰還を阻止するローパスフィ
ルタを備えていることを特徴とする。更にまた、前記各
増幅部は前記ミキサの出力を差動信号の形で増幅するよ
うに構成されており、前記直流出力は一対の出力ライン
のいずれか一方のみが前記制御出力の発生に用いられる
ことを特徴とする。 【００１６】 【作用】このようにすると、例えば増幅器を構成する回
路素子のバラツキによるオフセット電圧によって増幅器
の出力点における直流バイアス電圧が変動しても、その
変動分を前段側の増幅部にフィードバックすることによ
って例えば増幅器の入力点における直流バイアス電圧を
制御し変化させて、増幅器の出力点における直流バイア
ス電圧の変動分を除去し自己修正させることができる。 【００１７】 【実施例】本発明を実施したＩＱ復調器について図示に
基づいて説明する。図３に示した従来のＩＱ復調器では
外付けのコンデンサ３４、３５、３６、３７を端子Ａ
１、Ｂ１、Ａ２、Ｂ２の前段に設けていたが、本実施例
ではこのコンデンサ３４、３５、３６、３７を用いず
に、端子Ａ１とＨ１、端子Ｂ１とＩ１、端子Ａ２とＨ
２、端子Ｂ２とＩ２を短絡した構成とする。本発明を実
施したＩＱ復調器のブロック図を図２に示す。図２にお
いて、図３に示し説明したものと同じ箇所には同じ番号
を付し説明を省略する。 【００１８】コンデンサ２４ａ、２４ｂを外付けの形で
設置し、コンデンサ２４ａの各電極を端子Ｃ１、Ｄ１を
介してアンプ２８に接続し、コンデンサ２４ｂの各電極
を端子Ｃ２、Ｄ２を介してアンプ２９に接続する。この
ようにすると、ミキサ２６、２７、アンプ２８、２９、
ローパスフィルタ３０、３１、９０°位相器３２、局部
発振器３３を１チップの集積回路として容易に設計する
ことができる。 【００１９】次に、本発明のＩＱ復調器のアンプ２８の
回路図を図１に示し局部発振信号Ｓ２と同位相側のベー
スバンド信号Ｓ５、Ｓ６の増幅について説明する。本実
施例ではアンプ２８は、同一半導体基板上に演算増幅器
２３、抵抗２１、２２を一体化して製造されている。こ
のとき、演算増幅器２３、抵抗２１、２２と外付けのコ
ンデンサ２４ａは、ローパスフィルタ形式のアクティブ
フィルタＡＦを構成している。 【００２０】図１において、抵抗１２、１３、１４の各
々の一端、トランジスタ３、４、５の各々のコレクタに
は直流電圧Ｖｃｃが与えられる。抵抗１２、１３各々の
他端と、トランジスタ１、２各々のコレクタと、トラン
ジスタ４、５各々のベースを接続し、トランジスタ１の
ベースにはミキサ２６から入力端子Ａ１を介してベース
バンド信号Ｓ５が供給され、トランジスタ２のベースに
はミキサ２６から入力端子Ｂ１を介してベースバンド信
号Ｓ６が供給される。ベースバンド信号Ｓ５、Ｓ６は互
いに位相が１８０°ずれている。トランジスタ１、２の
エミッタを、トランジスタ６、７のコレクタにそれぞれ
接続する。抵抗１５の一端をトランジスタ１のエミッタ
に接続し、その他端をトランジスタ２のエミッタに接続
する。抵抗１６の一端をトランジスタ６のエミッタ及び
７のエミッタと接続し、他端を接地する。 【００２１】このように構成された入力段アは差動アン
プを構成しており、入力された信号Ｓ５を増幅した信号
ＳＡをトランジスタ４のベースに与え、入力された信号
Ｓ６を増幅した信号ＳＢをトランジスタ５のベースに与
える。 【００２２】抵抗１４の他端を、トランジスタ３のベー
スと、トランジスタ８のコレクタに接続する。抵抗１７
の一端をトランジスタ８のエミッタに接続し、その他端
を接地する。トランジスタ３のエミッタをトランジスタ
９のコレクタに接続する。抵抗１８の一端をトランジス
タ９のエミッタに接続し、その他端を接地する。 【００２３】上記抵抗１４、１７、１８、トランジスタ
３、８、９から成る基準段イは、トランジスタ１、２の
ベースに与えられる信号Ｓ５、Ｓ６が無信号である時の
（ａ）点の直流バイアス電圧をシミュレートしており、
このバイアス電圧に相当する基準電圧ＶA をトランジス
タ３のエミッタから得ることができる。 【００２４】トランジスタ４のエミッタを、出力端子Ｅ
１とトランジスタ１０のコレクタに接続する。抵抗１９
の一端をトランジスタ１０のエミッタに接続し、その他
端を接地する。トランジスタ５のエミッタを、出力端子
Ｆ１とトランジスタ１１のコレクタに接続する。抵抗２
０の一端をトランジスタ１１のエミッタに接続し、その
他端を接地する。 【００２５】このように構成される出力段ウにおいて、
各トランジスタ４、５はエミッタフォロワ構成のバッフ
ァアンプを形成し、各々のベースに与えられた信号Ｓ
Ａ、ＳＢを出力信号Ｓ９、Ｓ１０として出力端子Ｅ１、
Ｆ１を介してローパスフィルタ３０へ導出する。 【００２６】トランジスタ７、８、９、１０、１１の各
々のベースを端子Ｇに接続する。端子Ｇには、所定の電
圧ＶB が印加される。尚、抵抗１２、１３、１４の抵抗
値は等しく、抵抗１８、１９、２０の抵抗値は等しい。
抵抗１７の抵抗値は、抵抗１６抵抗値の２倍である。抵
抗２１、抵抗２２の抵抗値Ｒ１、Ｒ２を等しくＲとす
る。この抵抗２１、抵抗２２は演算増幅器２３に入力さ
れる直流バイアス電流の影響を除去するものである。 【００２７】抵抗２１の一端をトランジスタ３のエミッ
タに接続し、その他端を演算増幅器２３の−端子（反転
入力端子）に接続する。抵抗２２の一端をトランジスタ
５のエミッタに接続し、その他端を演算増幅器２３の＋
端子（非反転入力端子）及び端子Ｄ１に接続する。演算
増幅器２３の出力端子を端子Ｃ１及びトランジスタ６の
ベースに接続する。さらに、外部回路基板２５におい
て、コンデンサ２４ａの一方の電極を端子Ｃ１に、他方
の電極を端子Ｄ１に接続する。このように演算増幅器２
３、抵抗２１、２２は、端子Ｃ１、Ｄ１を介して外付け
するコンデンサ２４ａとともにアクティブフィルタＡＦ
を形成する。尚、ＶC は演算増幅器２３の出力電圧であ
る。演算増幅器２３のゲインをＺ（《０）とし、コンデ
ンサ２４ａの容量をＣとする。 【００２８】次に、前記アクティブフィルタＡＦと等価
な回路図を図５に示す。図５において、図１に示し説明
したものと同じ箇所には同じ符号を付し説明を省略す
る。端子Ｍはトランジスタ６のベースに接続されており
演算増幅器２３の出力電圧ＶCを出力する。端子Ｎはト
ランジスタ５のエミッタに接続されており信号Ｓ１０を
取り込む。端子Ｏはトランジスタ３のエミッタに接続さ
れており基準電圧ＶA を取り込む。端子Ｐは、抵抗２１
と演算増幅器２３の−端子との接続線上にあり、ＶA'は
端子Ｐにおける電圧である。 【００２９】図５においては、図１のコンデンサ２４ａ
を外し代わりに、容量（１−Ｚ）Ｃを有しているコンデ
ンサ４０の一端を演算増幅器２３の−端子に接続し他端
を演算増幅器２３の＋端子に接続する。周知の通り図１
に示したアクティブフィルタＡＦの回路図はミラー増幅
器であるので図５の回路図に対して等価である。従っ
て、アクティブフィルタＡＦは、次の（１）式で与えら
れるカットオフ周波数ｆC を有するローパスフィルタを
形成している。 ｆC ＝１／｛２π（１−Ｚ）ＣＲ｝ …（１） 【００３０】抵抗２２を介して＋端子に与えられる出力
信号Ｓ１０のベースバンドの信号成分をカットするた
め、ベースバンドの通過周波数範囲の下限よりカットオ
フ周波数ｆC が小さくなるように、（１）式に基づいて
コンデンサ２４ａの容量Ｃと抵抗２１、２２の抵抗値Ｒ
と演算増幅器２３のゲインＺを予め設定しておく。この
ようにすれば図１、図５の出力信号Ｓ１０は、図５に示
すようにトランジスタ１１のコレクタにおける直流バイ
アス電圧ＶD として扱うことができる。 【００３１】演算増幅器２３は、前述の直流バイアス電
圧ＶD と抵抗２１を介して−端子に与えられる基準電圧
ＶA との差を増幅した出力電圧ＶC を、アンプ２８の入
力段アに有るトランジスタ６のベースに供給しフィード
バックによる制御を行うことになる。この制御について
以下説明する。 【００３２】このとき演算増幅器２３の入力電圧は（Ｖ
D −ＶA'）であり、出力電圧は（ＶC −ＶA'）であるの
で、次式が成立する。 ＶC −ＶA'＝Ｚ（ＶD −ＶA'） ＶC ＝ＺＶD ＋（１−Ｚ）ＶA' 従って、ゲインＺ《０より、出力電圧ＶC は次の（２）
式で与えられる。 ＶC ＝Ｚ（ＶD −ＶA'） …（２） 【００３３】仮に、直流バイアス電圧ＶD が増加する
と、演算増幅器２３の出力電圧ＶC は（２）式において
ゲインＺの値が負であるので減少する。差動対を成す入
力段アにおいて、トランジスタ６のベースに与えられる
出力電圧ＶC が減少したため、抵抗１２を流れる電流が
減少し、逆に抵抗１３を流れる電流が増加する。これに
伴って、抵抗１３による電圧降下が増加しトランジスタ
２のコレクタにおける電圧ＶF が下がる。 【００３４】従って出力段ウにおいて、トランジスタ５
のベースに与えられる信号ＳＢの直流バイアス電圧であ
る電圧ＶF が減少したため、抵抗２０を流れる電流が減
少して抵抗２０による電圧降下が減少する。結果的に、
バイアス電流源を成すトランジスタ１１及び抵抗２０に
よる直流バイアス電圧ＶD は自ら減少することになる。
逆に、直流バイアス電圧ＶD が減少すると、上述とは反
対に動作し結果的に自ら増加する。 【００３５】また、出力信号Ｓ９、Ｓ１０の基となるベ
ースバンド信号ＳＡ、ＳＢが入力段アの差動対によって
増幅されたものであるので、出力信号Ｓ１０の直流バイ
アス電圧ＶD の自己修正に伴って出力信号Ｓ９の直流バ
イアス電圧ＶE も自動的に修正される。 【００３６】一方、本発明のＩＱ復調器のアンプ２９の
回路図を図４に示す。図４において、図１の端子Ａ１、
Ｂ１、Ｃ１、Ｄ１、Ｅ１、Ｆ１、コンデンサ２４ａ、信
号Ｓ５、Ｓ６、Ｓ９、Ｓ１０をそれぞれ端子Ａ２、Ｂ
２、Ｃ２、Ｄ２、Ｅ２、Ｆ２、コンデンサ２４ｂ、信号
Ｓ７、Ｓ８、Ｓ１１、Ｓ１２に置き換える他は同じであ
るので、図１に示し説明したものと同じ箇所には同じ番
号を付し説明を省略する。局部発振信号Ｓ２と９０°位
相がずれた側のベースバンド信号Ｓ５、Ｓ６を増幅する
アンプ２９も、同一半導体基板上に演算増幅器２３、抵
抗２１、２２を一体化して製造されたものであり、図１
のアンプ２８と同様に動作する。尚、図１、図４におけ
る端子Ｃ１、Ｄ１、Ｃ２、Ｄ２は１チップの集積回路か
ら突出した実在の端子であり、端子Ａ１、Ｂ１、Ｅ１、
Ｆ１、Ａ２、Ｂ２、Ｅ２、Ｆ２は便宜上命名のもので外
部に突出するものでない。 【００３７】 【発明の効果】上述したように、本発明によれば、回路
素子のバラツキ等によって増幅器の直流出力が変動して
も、その変動分を前段の増幅部にフィードバックして除
去する手段を設けているので、直流出力のオフセットを
自己修正させることができる。さらに、従来例で容量結
合によってカットされていた１ＫＨｚ以上の低周波成分
を減衰させずに復調することも可能となる。 【００３８】また、回路を１チップの半導体集積回路に
組み込んだ場合に、外付けとなるコンデンサの数が図３
の従来例での４個から２個に減り小型化が可能となり製
造部品の点数削減され製造コストを削減することができ
る。 【００３９】さらに、コンデンサを外付けするための端
子数も減少し、半田付などの製造工程の簡略化が可能と
なり歩留まりが向上し製造コストをさらに削減できる。
【図面の簡単な説明】
【図１】 本発明を実施したＩＱ復調器のアンプ２８の
回路図。 【図２】 本発明を実施したＩＱ復調器のブロック図。 【図３】 従来の一般的なＩＱ復調器のブロック図。 【図４】 本発明を実施したＩＱ復調器のアンプ２９の
回路図。 【図５】 本発明を実施したＩＱ復調器におけるアクテ
ィブフィルタＡＦと等価な回路図。 【符号の説明】 １ トランジスタ ２ トランジスタ ３ トランジスタ ４ トランジスタ ５ トランジスタ ６ トランジスタ ７ トランジスタ ８ トランジスタ ９ トランジスタ １０ トランジスタ １１ トランジスタ １２ 抵抗 １３ 抵抗 １４ 抵抗 １５ 抵抗 １６ 抵抗 １７ 抵抗 １８ 抵抗 １９ 抵抗 ２０ 抵抗 ２１ 抵抗 ２２ 抵抗 ２３ 演算増幅器 ２４ａ、２４ｂ コンデンサ ２５ 外部回路基板 ２６ ミキサ ２７ ミキサ ２８ アンプ ２９ アンプ ３０ ローパスフィルタ ３１ ローパスフィルタ ３２ ９０°位相器 ３３ 局部発振器 ３４ コンデンサ ３５ コンデンサ ３６ コンデンサ ３７ コンデンサ ３８ 外部回路基板 ３９ 外部回路基板 ４０ コンデンサ ＡＦ アクティブフィルタ Ｒ、Ｒ１、Ｒ２ 抵抗値 ア 入力段 イ 基準段 ウ 出力段 Ａ１、Ｂ１、Ｃ１、Ｄ１、Ｅ１、Ｆ１ 端子 Ａ２、Ｂ２、Ｃ２、Ｄ２、Ｅ２、Ｆ２ 端子 Ｇ、Ｈ、Ｉ、Ｊ、Ｋ、Ｌ、Ｍ、Ｎ、Ｏ、Ｐ 端子 ＶA 基準電圧 ＶB 電圧 ＶC 出力電圧 ＶD 直流バイアス電圧 ＶE 直流バイアス電圧 Ｓ１ ＩＦ信号 Ｓ２ 局部発振信号 Ｓ３ 信号 Ｓ４ 信号 Ｓ５ ベースバンド信号 Ｓ６ ベースバンド信号 Ｓ７ ベースバンド信号 Ｓ８ ベースバンド信号 ＳＡ 信号 ＳＢ 信号 Ｓ９ 出力信号 Ｓ１０ 出力信号 Ｓ１１ 出力信号 Ｓ１２ 出力信号 Ｓ１３ Ｉ出力信号 Ｓ１４ Ｑ出力信号
回路図。 【図２】 本発明を実施したＩＱ復調器のブロック図。 【図３】 従来の一般的なＩＱ復調器のブロック図。 【図４】 本発明を実施したＩＱ復調器のアンプ２９の
回路図。 【図５】 本発明を実施したＩＱ復調器におけるアクテ
ィブフィルタＡＦと等価な回路図。 【符号の説明】 １ トランジスタ ２ トランジスタ ３ トランジスタ ４ トランジスタ ５ トランジスタ ６ トランジスタ ７ トランジスタ ８ トランジスタ ９ トランジスタ １０ トランジスタ １１ トランジスタ １２ 抵抗 １３ 抵抗 １４ 抵抗 １５ 抵抗 １６ 抵抗 １７ 抵抗 １８ 抵抗 １９ 抵抗 ２０ 抵抗 ２１ 抵抗 ２２ 抵抗 ２３ 演算増幅器 ２４ａ、２４ｂ コンデンサ ２５ 外部回路基板 ２６ ミキサ ２７ ミキサ ２８ アンプ ２９ アンプ ３０ ローパスフィルタ ３１ ローパスフィルタ ３２ ９０°位相器 ３３ 局部発振器 ３４ コンデンサ ３５ コンデンサ ３６ コンデンサ ３７ コンデンサ ３８ 外部回路基板 ３９ 外部回路基板 ４０ コンデンサ ＡＦ アクティブフィルタ Ｒ、Ｒ１、Ｒ２ 抵抗値 ア 入力段 イ 基準段 ウ 出力段 Ａ１、Ｂ１、Ｃ１、Ｄ１、Ｅ１、Ｆ１ 端子 Ａ２、Ｂ２、Ｃ２、Ｄ２、Ｅ２、Ｆ２ 端子 Ｇ、Ｈ、Ｉ、Ｊ、Ｋ、Ｌ、Ｍ、Ｎ、Ｏ、Ｐ 端子 ＶA 基準電圧 ＶB 電圧 ＶC 出力電圧 ＶD 直流バイアス電圧 ＶE 直流バイアス電圧 Ｓ１ ＩＦ信号 Ｓ２ 局部発振信号 Ｓ３ 信号 Ｓ４ 信号 Ｓ５ ベースバンド信号 Ｓ６ ベースバンド信号 Ｓ７ ベースバンド信号 Ｓ８ ベースバンド信号 ＳＡ 信号 ＳＢ 信号 Ｓ９ 出力信号 Ｓ１０ 出力信号 Ｓ１１ 出力信号 Ｓ１２ 出力信号 Ｓ１３ Ｉ出力信号 Ｓ１４ Ｑ出力信号
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/22
H03G 1/00 - 3/04
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 入力信号と局部発振信号との混合出力と
して局部発振信号と同位相のＩ信号成分と９０°位相差
のＱ信号成分を取り出し、これらのＩ信号成分とＱ信号
成分をそれぞれ増幅器で増幅して出力するＩＱ復調器に
おいて、 前記増幅器は混合用のミキサと直流結合して成り、且つ
その出力段の増幅部の直流出力を前段の増幅部に負帰還
して前記直流出力のオフセットを除去する手段を有して
おり、 前記手段は所定の基準電位と前記直流出力との差電圧に
基づいた制御出力を生成して前段の増幅部に与えるとと
もに、前記Ｉ信号成分及びＱ信号成分の帰還を阻止する
ローパスフィルタを備えており、 前記各増幅部は前記ミキサの出力を差動信号の形で増幅
するように構成されており、前記直流出力は一対の出力
ラインのいずれか一方のみが前記制御出力の発生に用い
られる ことを特徴とするＩＱ復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02640893A JP3399572B2 (ja) | 1993-02-16 | 1993-02-16 | Ｉｑ復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02640893A JP3399572B2 (ja) | 1993-02-16 | 1993-02-16 | Ｉｑ復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244886A JPH06244886A (ja) | 1994-09-02 |
| JP3399572B2 true JP3399572B2 (ja) | 2003-04-21 |
Family
ID=12192731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02640893A Expired - Fee Related JP3399572B2 (ja) | 1993-02-16 | 1993-02-16 | Ｉｑ復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399572B2 (ja) |
-
1993
- 1993-02-16 JP JP02640893A patent/JP3399572B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244886A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03123210A (ja) | ２段縦続差動増幅器 | |
| EP2110947A1 (en) | Variable gain RF amplifier | |
| US5479137A (en) | Controlled oscillator, as for synchyronous video detector | |
| JP3185803B2 (ja) | アンプ | |
| US5355099A (en) | Signal generating device | |
| JP3399572B2 (ja) | Ｉｑ復調器 | |
| US7659780B2 (en) | Gain control circuit | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| JPH0818357A (ja) | 中間周波増幅回路 | |
| US6133763A (en) | High impedance circuit | |
| JPH07240663A (ja) | アクティブフィルタ回路 | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| US6002296A (en) | Filter circuit with an intermittent constant current with constant period | |
| JP3479334B2 (ja) | ステレオとデュアル音声信号認識用回路 | |
| US5115204A (en) | Differential amplifier | |
| EP1676362B1 (en) | Electronic circuit for amplification of a bipolar signal | |
| JPH10322135A (ja) | ミキサ回路 | |
| JP2004274434A (ja) | 映像信号補正回路 | |
| JPH06152281A (ja) | 複合差動増幅器 | |
| JPH03255711A (ja) | 中間周波増幅回路 | |
| US5177414A (en) | Vertical deflection circuit | |
| JP3234479B2 (ja) | Ｆｍ検波回路 | |
| JP3484845B2 (ja) | 高インピーダンス電位設定回路と電子回路 | |
| JPH0541618A (ja) | 直流オフセツトの補正回路 | |
| JP3408027B2 (ja) | Ｆｓｋ検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |