JP3479334B2 - ステレオとデュアル音声信号認識用回路 - Google Patents
ステレオとデュアル音声信号認識用回路Info
- Publication number
- JP3479334B2 JP3479334B2 JP00221094A JP221094A JP3479334B2 JP 3479334 B2 JP3479334 B2 JP 3479334B2 JP 00221094 A JP00221094 A JP 00221094A JP 221094 A JP221094 A JP 221094A JP 3479334 B2 JP3479334 B2 JP 3479334B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- input terminal
- signal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2236—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
- Stereophonic System (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体ＩＣ内部におけ
る重畳直流分の軽減、特に直流分軽減技術を利用できる
ような、ステレオとデュアル音声信号を認識するために
用いられるステレオとデュアル音声信号認識用回路に関
する。
る重畳直流分の軽減、特に直流分軽減技術を利用できる
ような、ステレオとデュアル音声信号を認識するために
用いられるステレオとデュアル音声信号認識用回路に関
する。
【０００２】
【従来の技術】従来、ステレオとデュアル音声信号を認
識するために用いられるチップはピン数が多いのでチッ
プの費用が高くなった。図１は従来の三星電子株式会社
により公開されたステレオとデュアル音声信号を認識す
るために用いられるステレオとデュアル音声信号認識用
回路のブロック図である。
識するために用いられるチップはピン数が多いのでチッ
プの費用が高くなった。図１は従来の三星電子株式会社
により公開されたステレオとデュアル音声信号を認識す
るために用いられるステレオとデュアル音声信号認識用
回路のブロック図である。
【０００３】 図１において、前記ステレオとデュアル
音声信号認識用回路は第２中間周波数信号を入力してＦ
Ｍ検波するためのＦＭ検波器１、前記ＦＭ検波器１の出
力信号を入力して帯域通過フィルタリングするための帯
域通過フィルタ２、前記帯域通過フィルタリングされた
信号を入力してＡＭ波を検出するためのＡＭ検波器３、
前記ＡＭ検波器３の出力信号から直流分を除去し、交流
分のみを伝送するためのキャパシタ４、前記キャパシタ
４の出力信号を入力するポジティブ入力端子を有する増
幅器５、前記増幅器５のネガティブ入力端子と接地電圧
との間に直列連結された第１抵抗６と電源電圧７、前記
増幅器５の出力端子と前記増幅器５のネガティブ入力端
子との間に連結された第２抵抗８、所定の周波数を発生
する電圧制御発振器９、前記増幅器５の出力信号を入力
する第１ポジティブ入力端子と前記第１低抗６と前記電
源電圧７の共通ノードに連結された第１ネガティブ入力
端子と前記電圧制御発振器９の出力端子に連結された第
１ポジティブ入力端子と第２ネガティブ入力端子を有す
る位相検出器１０、前記位相検出器１０の出力信号を入
力して低域通過フィルタリングを行い、フィルタリング
された信号を前記電圧制御発振器９に入力するための低
域通過フィルタ１１より構成されている。
音声信号認識用回路は第２中間周波数信号を入力してＦ
Ｍ検波するためのＦＭ検波器１、前記ＦＭ検波器１の出
力信号を入力して帯域通過フィルタリングするための帯
域通過フィルタ２、前記帯域通過フィルタリングされた
信号を入力してＡＭ波を検出するためのＡＭ検波器３、
前記ＡＭ検波器３の出力信号から直流分を除去し、交流
分のみを伝送するためのキャパシタ４、前記キャパシタ
４の出力信号を入力するポジティブ入力端子を有する増
幅器５、前記増幅器５のネガティブ入力端子と接地電圧
との間に直列連結された第１抵抗６と電源電圧７、前記
増幅器５の出力端子と前記増幅器５のネガティブ入力端
子との間に連結された第２抵抗８、所定の周波数を発生
する電圧制御発振器９、前記増幅器５の出力信号を入力
する第１ポジティブ入力端子と前記第１低抗６と前記電
源電圧７の共通ノードに連結された第１ネガティブ入力
端子と前記電圧制御発振器９の出力端子に連結された第
１ポジティブ入力端子と第２ネガティブ入力端子を有す
る位相検出器１０、前記位相検出器１０の出力信号を入
力して低域通過フィルタリングを行い、フィルタリング
された信号を前記電圧制御発振器９に入力するための低
域通過フィルタ１１より構成されている。
【０００４】前記構成による動作を説明すれば次のとお
りである。ＦＭ検波器１はＦＭ波を検波する。帯域通過
フィルタ２は前記ＦＭ検波された信号を入力してフィル
タリングして所定のパイロット信号を検出する。ＡＭ検
波器３は前記パイロット信号に変調されているＡＭ波を
検出する。キャパシタ４は前記検出されたＡＭ波に流入
されているＤＣ成分を増幅器５に伝達せず除去する機能
をする。増幅器５は次の段を駆動するためにＡＣ成分の
検出されたＡＭ波を増幅する機能を行う。周辺に結合さ
れた抵抗６、８、電源電圧７を有する増幅器５の出力
は、放送を送信する際の変調度および放送を受信する際
の電界状態などによりＡＭ波のＤＣレベルが変わるの
で、一定したＤＣバイアス状態で位相検出を行う位相検
出器１０の入力として使えない。それで、キャパシタ４
を用いることにより検出されたＡＣ成分を有する増幅器
５の出力が位相検出器１０の入力として使える。電圧制
御発振器９、位相検出器１０および低域通過フィルタ１
１は位相同期ループの役割を果たす。
りである。ＦＭ検波器１はＦＭ波を検波する。帯域通過
フィルタ２は前記ＦＭ検波された信号を入力してフィル
タリングして所定のパイロット信号を検出する。ＡＭ検
波器３は前記パイロット信号に変調されているＡＭ波を
検出する。キャパシタ４は前記検出されたＡＭ波に流入
されているＤＣ成分を増幅器５に伝達せず除去する機能
をする。増幅器５は次の段を駆動するためにＡＣ成分の
検出されたＡＭ波を増幅する機能を行う。周辺に結合さ
れた抵抗６、８、電源電圧７を有する増幅器５の出力
は、放送を送信する際の変調度および放送を受信する際
の電界状態などによりＡＭ波のＤＣレベルが変わるの
で、一定したＤＣバイアス状態で位相検出を行う位相検
出器１０の入力として使えない。それで、キャパシタ４
を用いることにより検出されたＡＣ成分を有する増幅器
５の出力が位相検出器１０の入力として使える。電圧制
御発振器９、位相検出器１０および低域通過フィルタ１
１は位相同期ループの役割を果たす。
【０００５】図１の構成において、前記キャパシタ４は
チップに集積化されるものではなく、別途に外部に取り
付けるものであって、前記キャパシタを取り付けるため
にはチップの外部に二つの信号伝送ピンが必要であっ
た。
チップに集積化されるものではなく、別途に外部に取り
付けるものであって、前記キャパシタを取り付けるため
にはチップの外部に二つの信号伝送ピンが必要であっ
た。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
はステレオとデュアル音声信号を認識するために用いら
れるチップのピン数が減らせるステレオとデュアル音声
信号認識用回路を提供することである。
はステレオとデュアル音声信号を認識するために用いら
れるチップのピン数が減らせるステレオとデュアル音声
信号認識用回路を提供することである。
【０００７】
【課題を解決するための手段】前述した目的を達成する
ために本発明のステレオとデュアル音声信号認識用回路
は、第２中間周波数信号を入力してＦＭ検波するための
ＦＭ検波手段と、ＦＭ検波出力に含まれるパイロット信
号を抽出するための帯域通過フィルタと、パイロット信
号を入力してＡＭ検波するためのＡＭ検波手段と、前記
ＡＭ検波手段の出力信号を入力するポジティブ入力端子
を有する増幅器と、前記増幅器のネガティブ入力端子と
接地電圧との間に直列接続された第１抵抗およびキャパ
シタと、前記増幅器の出力端子とネガティブ入力端子に
連結された第２抵抗と、前記増幅器の出力信号を入力す
る第１ポジティブ入力端子と前記第１抵抗と前記キャパ
シタの共通ノードに連結された第１ネガティブ入力端子
と位相同期ループの出力端子からの信号を入力する第２
ポジティブ入力端子と第２ネガティブ入力端子とを以て
入力と出力信号の位相を同期させるための位相同期ルー
プとを備えて構成されている。
ために本発明のステレオとデュアル音声信号認識用回路
は、第２中間周波数信号を入力してＦＭ検波するための
ＦＭ検波手段と、ＦＭ検波出力に含まれるパイロット信
号を抽出するための帯域通過フィルタと、パイロット信
号を入力してＡＭ検波するためのＡＭ検波手段と、前記
ＡＭ検波手段の出力信号を入力するポジティブ入力端子
を有する増幅器と、前記増幅器のネガティブ入力端子と
接地電圧との間に直列接続された第１抵抗およびキャパ
シタと、前記増幅器の出力端子とネガティブ入力端子に
連結された第２抵抗と、前記増幅器の出力信号を入力す
る第１ポジティブ入力端子と前記第１抵抗と前記キャパ
シタの共通ノードに連結された第１ネガティブ入力端子
と位相同期ループの出力端子からの信号を入力する第２
ポジティブ入力端子と第２ネガティブ入力端子とを以て
入力と出力信号の位相を同期させるための位相同期ルー
プとを備えて構成されている。
【０００８】
【作用】本発明によると、ＡＭ検波器と増幅器との間に
挿入された信号伝送用キャパシタを除去して、接地形式
キャパシタを用いることにより、チップのピン数が減ら
せると共に、信号系の漂遊容量を軽減できる。
挿入された信号伝送用キャパシタを除去して、接地形式
キャパシタを用いることにより、チップのピン数が減ら
せると共に、信号系の漂遊容量を軽減できる。
【０００９】
【実施例】以下、添付した図面に基づき本発明の実施例
をさらに詳細に説明する。図２において、本発明のステ
レオとデュアル音声信号認識用回路はＦＭ検波器１０
０、帯域通過フィルタ２００、ＡＭ検波器３００、ポジ
ティブ入力端子がＡＭ検波器３００の出力を入力する増
幅器４００、前記増幅器４００のネガティブ入力端子と
接地電圧との間に直列接続された第１抵抗５００とキャ
パシタ６００、前記増幅器４００の出力端子とネガティ
ブ入力端子に連結された第２抵抗７００、所定の周波数
を発生するための電圧制御発振器８００、前記増幅器４
００の出力端子に連結された第１ポジティブ入力端子と
前記抵抗５００とキャパシタ６００の共通ノードに連結
された第１ネガティブ入力端子と前記電圧制御発振器８
００の出力端子に連結された第２ポジティブ入力端子と
第２ネガティブ入力端子を有する位相検出器９００、前
記位相検出器９００の出力信号を低域通過フィルタリン
グするための低域通過フィルタ１０００より構成されて
いる。
をさらに詳細に説明する。図２において、本発明のステ
レオとデュアル音声信号認識用回路はＦＭ検波器１０
０、帯域通過フィルタ２００、ＡＭ検波器３００、ポジ
ティブ入力端子がＡＭ検波器３００の出力を入力する増
幅器４００、前記増幅器４００のネガティブ入力端子と
接地電圧との間に直列接続された第１抵抗５００とキャ
パシタ６００、前記増幅器４００の出力端子とネガティ
ブ入力端子に連結された第２抵抗７００、所定の周波数
を発生するための電圧制御発振器８００、前記増幅器４
００の出力端子に連結された第１ポジティブ入力端子と
前記抵抗５００とキャパシタ６００の共通ノードに連結
された第１ネガティブ入力端子と前記電圧制御発振器８
００の出力端子に連結された第２ポジティブ入力端子と
第２ネガティブ入力端子を有する位相検出器９００、前
記位相検出器９００の出力信号を低域通過フィルタリン
グするための低域通過フィルタ１０００より構成されて
いる。
【００１０】図２の構成において、前記キャパシタ６０
０はチップの外部に連結されるもので、チップにただ一
つのピンさえあれば済む。前記構成による動作を説明す
れば次のとおりである。ＦＭ検波器１００はＦＭ波を検
波する。帯域通過フィルタ２００は前記ＦＭ検波された
信号を入力してフィルタリングして所定のパイロット信
号を検出する。ＡＭ検波器３００は前記パイロット信号
に変調されているＡＭ波を検出する。キャパシタ６００
は前記検出されたＡＭ波に流入されているＤＣ成分を増
幅器４００内で軽減する機能を有する。増幅器４００は
次の段を駆動するために前記ＡＭ検波器３００の出力信
号と検出されたＡＣ成分のＡＭ波を増幅する機能を行
う。すなわち、ＡＭ検波器３００の出力が変わっても増
幅器４００の適切なＤＣレベルを保つために第１抵抗５
００と増幅器９００の共通ノードと接地電圧との間にキ
ャパシタ６００を連結することにより増幅器４００の出
力信号と共通ノードからの信号が位相検出器９００の入
力として使え、直流分はコモンモード信号として除去で
きる。前記位相検出器９００、電圧制御発振器８００お
よび低域通過フィルタ１０００は位相を同期させるため
の位相同期ループの役割を果たす。
０はチップの外部に連結されるもので、チップにただ一
つのピンさえあれば済む。前記構成による動作を説明す
れば次のとおりである。ＦＭ検波器１００はＦＭ波を検
波する。帯域通過フィルタ２００は前記ＦＭ検波された
信号を入力してフィルタリングして所定のパイロット信
号を検出する。ＡＭ検波器３００は前記パイロット信号
に変調されているＡＭ波を検出する。キャパシタ６００
は前記検出されたＡＭ波に流入されているＤＣ成分を増
幅器４００内で軽減する機能を有する。増幅器４００は
次の段を駆動するために前記ＡＭ検波器３００の出力信
号と検出されたＡＣ成分のＡＭ波を増幅する機能を行
う。すなわち、ＡＭ検波器３００の出力が変わっても増
幅器４００の適切なＤＣレベルを保つために第１抵抗５
００と増幅器９００の共通ノードと接地電圧との間にキ
ャパシタ６００を連結することにより増幅器４００の出
力信号と共通ノードからの信号が位相検出器９００の入
力として使え、直流分はコモンモード信号として除去で
きる。前記位相検出器９００、電圧制御発振器８００お
よび低域通過フィルタ１０００は位相を同期させるため
の位相同期ループの役割を果たす。
【００１１】図３は図２に示した増幅器４００の詳細な
回路図であって、差動増幅器を構成するトランジスタＱ
１〜Ｑ４、バッファ回路用トランジスタＱ５、負帰還
路、２個の定電流源１０、２０を含む。図３において、
電源電圧に連結されたエミッタとベースに共通接続され
たコレクタを有するトランジスタＱ１、電源電圧に連結
されたエミッタと前記トランジスタＱ１のベースに連結
されたベースを有するトランジスタＱ２、前記トランジ
スタＱ１のコレクタに連結されたコレクタと入力信号を
入力するベースを有するトランジスタＱ３と、前記トラ
ンジスタＱ２のコレクタに連結されたコレクタと前記ト
ランジスタＱ３のエミッタに連結されたエミッタを有す
るトランジスタＱ４、前記トランジスタＱ３、Ｑ４のエ
ミッタ共通点と接地電圧との間に連結された第１定電流
源１０、前記トランジスタＱ４のコレクタに連結された
ベースと電源電圧に連結されたコレクタを有するトラン
ジスタＱ５、前記トランジスタＱ４のベースと前記トラ
ンジスタＱ５のエミッタとの間に連結された第２抵抗７
００、前記トランジスタＱ４のベースと接地電圧との間
に直列連結された第１抵抗５００とキャパシタ６００、
前記トランジスタＱ５のエミッタと接地電圧との間に連
結された第２定電流源２０より構成されている。
回路図であって、差動増幅器を構成するトランジスタＱ
１〜Ｑ４、バッファ回路用トランジスタＱ５、負帰還
路、２個の定電流源１０、２０を含む。図３において、
電源電圧に連結されたエミッタとベースに共通接続され
たコレクタを有するトランジスタＱ１、電源電圧に連結
されたエミッタと前記トランジスタＱ１のベースに連結
されたベースを有するトランジスタＱ２、前記トランジ
スタＱ１のコレクタに連結されたコレクタと入力信号を
入力するベースを有するトランジスタＱ３と、前記トラ
ンジスタＱ２のコレクタに連結されたコレクタと前記ト
ランジスタＱ３のエミッタに連結されたエミッタを有す
るトランジスタＱ４、前記トランジスタＱ３、Ｑ４のエ
ミッタ共通点と接地電圧との間に連結された第１定電流
源１０、前記トランジスタＱ４のコレクタに連結された
ベースと電源電圧に連結されたコレクタを有するトラン
ジスタＱ５、前記トランジスタＱ４のベースと前記トラ
ンジスタＱ５のエミッタとの間に連結された第２抵抗７
００、前記トランジスタＱ４のベースと接地電圧との間
に直列連結された第１抵抗５００とキャパシタ６００、
前記トランジスタＱ５のエミッタと接地電圧との間に連
結された第２定電流源２０より構成されている。
【００１２】トランジスタＱ１、Ｑ２の電流ミラー回路
を用いてトランジスタＱ３、Ｑ４の電流を保ち、トラン
ジスタＱ５のベースに出力する。トランジスタＱ４のベ
ースである差動増幅器のネガティブ入力端子に帰還する
ため交流利得が第１抵抗５００、第２抵抗７００の比率
によって定められ、増幅器４００の出力信号と第１抵抗
５００とキャパシタ６００の共通ノードの信号が次の段
の位相検出器９００の直流分打消入力として使われる。
こうして信号が位相検出器９００に必要な入力レベルに
増幅できる。
を用いてトランジスタＱ３、Ｑ４の電流を保ち、トラン
ジスタＱ５のベースに出力する。トランジスタＱ４のベ
ースである差動増幅器のネガティブ入力端子に帰還する
ため交流利得が第１抵抗５００、第２抵抗７００の比率
によって定められ、増幅器４００の出力信号と第１抵抗
５００とキャパシタ６００の共通ノードの信号が次の段
の位相検出器９００の直流分打消入力として使われる。
こうして信号が位相検出器９００に必要な入力レベルに
増幅できる。
【００１３】
【発明の効果】以上述べたように、本発明のステレオと
デュアル音声信号認識用回路によると、チップのピン数
を一つ減らせるだけではなく、信号伝送路の外部引出が
不要になるので、実装動作が安定し、チップの面積が縮
められ、コストを節減できる。
デュアル音声信号認識用回路によると、チップのピン数
を一つ減らせるだけではなく、信号伝送路の外部引出が
不要になるので、実装動作が安定し、チップの面積が縮
められ、コストを節減できる。
【図１】 従来のステレオとデュアル音声信号認識用回
路のブロック図である。
路のブロック図である。
【図２】 本発明のステレオとデュアル音声信号認識用
回路のブロック図である。
回路のブロック図である。
【図３】 図２に示した増幅器の詳細な回路図である。
４００ 増幅器
５００ 第１抵抗
７００ 第２抵抗
６００ キャパシタ
９００ 位相検出器
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭55−82572（ＪＰ，Ａ)
特開 昭56−110387（ＪＰ，Ａ)
特開 昭55−140374（ＪＰ，Ａ)
特開 昭55−110481（ＪＰ，Ａ)
特開 平６−268617（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04H 5/00 302
H04B 1/16
H04B 1/26
Claims (2)
- 【請求項１】 第２中間周波数信号を入力してＦＭ検波
するためのＦＭ検波手段と、 前記ＦＭ検波手段の出力信号を入力して帯域通過フィル
タリングするための帯域通過フィルタと、 前記帯域通過フィルタでフィルタリングされたパイロッ
ト信号を入力してＡＭ検波するためのＡＭ検波手段と、 前記ＡＭ検波手段の出力信号を入力するポジティブ入力
端子を有する増幅器と、 前記増幅器のネガティブ入力端子と接地電圧との間に直
列接続された第１抵抗およびキャパシタと、 前記増幅器の出力端子とネガティブ入力端子に連結され
た第２抵抗と、 前記増幅器の出力信号を入力する第１ポジティブ入力端
子と前記第１抵抗と前記キャパシタの共通ノードに連結
された第１ネガティブ入力端子と位相同期ループの出力
端子からの信号を入力する第２ポジティブ入力端子と第
２ネガティブ入力端子とを以て入力と出力信号の位相を
同期させるための位相同期ループとを備えることを特徴
とするステレオとデュアル音声信号認識用回路。 - 【請求項２】 前記増幅器は、 電源電圧に連結されたエミッタとベースと共通接続され
たコレクタを有する第１トランジスタと、 電源電圧に連結されたエミッタと前記第１トランジスタ
のべ一スに連結されたべースを有する第２トランジスタ
と、 前記第１トランジスタのコレクタに連結されたコレクタ
と信号を入力するべースを有する第３トランジスタと、 前記第２トランジスタのコレクタに連結されたコレクタ
と前記第３トランジスタのエミッタに連結されたエミッ
タを有する第４トランジスタと、 前記第３、第４トランジスタのエミッタ共通ノードと接
地電圧との間に連結された第１定電流源と、 前記第４トランジスタのコレクタに連結されたベースと
前記電源電圧に連結されたコレクタを有する第５トラン
ジスタと、 前記第５トランジスタのエミッタと接地電圧との間に連
結された第２定電流源とを備えたことを特徴とする請求
項１記載のステレオとデュアル音声信号認識用回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930000726A KR960014217B1 (ko) | 1993-01-21 | 1993-01-21 | 스테레오와 듀얼 음성 인식 회로 |
| KR1993P726 | 1993-01-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06261013A JPH06261013A (ja) | 1994-09-16 |
| JP3479334B2 true JP3479334B2 (ja) | 2003-12-15 |
Family
ID=19349846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00221094A Expired - Lifetime JP3479334B2 (ja) | 1993-01-21 | 1994-01-13 | ステレオとデュアル音声信号認識用回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5499300A (ja) |
| JP (1) | JP3479334B2 (ja) |
| KR (1) | KR960014217B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005117424A1 (en) * | 2004-05-20 | 2005-12-08 | Thomson Licensing | Apparatus and method for processing a pilot signal |
| CN101515788B (zh) * | 2009-03-26 | 2011-04-20 | 浙江大华技术股份有限公司 | 车载功放电路 |
| CN102231623B (zh) * | 2011-04-15 | 2013-10-23 | 清华大学 | 一种基于正反馈电感替代法的有源低通滤波器 |
| CN102158193B (zh) * | 2011-04-21 | 2013-07-24 | 清华大学 | 一种基于负反馈的二阶带通滤波器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL174312C (nl) * | 1978-05-17 | 1984-05-16 | Philips Nv | Stereodecoder met 19khz-piloot onderdrukking en verbeterende oscillatie-fase-vergrendeling. |
| DE3121087C2 (de) * | 1981-05-27 | 1983-12-01 | Blaupunkt-Werke Gmbh, 3200 Hildesheim | UKW-Sender |
-
1993
- 1993-01-21 KR KR1019930000726A patent/KR960014217B1/ko not_active IP Right Cessation
-
1994
- 1994-01-13 JP JP00221094A patent/JP3479334B2/ja not_active Expired - Lifetime
- 1994-01-21 US US08/184,181 patent/US5499300A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR960014217B1 (ko) | 1996-10-14 |
| US5499300A (en) | 1996-03-12 |
| JPH06261013A (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3479334B2 (ja) | ステレオとデュアル音声信号認識用回路 | |
| JPH07226626A (ja) | 同期ビデオ検出器用制御発振器 | |
| CA1084598A (en) | Amplifying circuit | |
| JP3185803B2 (ja) | アンプ | |
| JPH01300772A (ja) | 映像中間周波信号処理回路 | |
| KR860000186B1 (ko) | Fm 복조회로 | |
| US6046639A (en) | Amplifier/oscillator circuit with common-emitter amplifier and differential amplifier | |
| JPS5947486B2 (ja) | パルス幅変調増巾回路 | |
| US5887246A (en) | Amplifier circuit for an intermediate-frequency signal of a radio receiver | |
| JPH0514054A (ja) | 信号発生装置 | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| JP3012741B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| US4468537A (en) | Sound system having suppression of AM stereophonic receiving circuit-induced noise | |
| JP2881770B2 (ja) | Ａｇｃ回路 | |
| EP0255826B1 (en) | Balanced differential load | |
| JP2760925B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| JPS60109313A (ja) | 中間周波処理用半導体集積回路 | |
| JP3399572B2 (ja) | Ｉｑ復調器 | |
| KR950006344Y1 (ko) | 하이패스 리미터회로 | |
| JPS5934023B2 (ja) | 受信器 | |
| JPS61234687A (ja) | 位相検波回路 | |
| JPS58201407A (ja) | 同期検波回路 | |
| JPS58207773A (ja) | 位相同期装置 | |
| JPS59153335A (ja) | Ａｍ・ｆｍ用ラジオ受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |