JPH0344280A

JPH0344280A - 映像中間周波信号処理回路

Info

Publication number: JPH0344280A
Application number: JP1181022A
Authority: JP
Inventors: Junichi Momotake; 百武　純一
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-07-12
Filing date: 1989-07-12
Publication date: 1991-02-26
Anticipated expiration: 2013-02-10
Also published as: JP2710990B2; DE4021912C2; DE4021912A1; US5105273A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は映像中間周波信号を処理する回路に関し、特
に映像中間周波信号から映像信号を復調する映像検波回
路に関する。

〔従来の技術〕

第５図は従来のインターキャリア方式のテレビジョン受
像機の回路構成を示すブロック図である。

アンテナ１１で受信された放送信号は、チューナ１３で
、映像搬送波周波数ｆｐ　（日本の場合５８゜７５ＭＨ
ｚ　）を有する映像中間周波（Ｖｉｄｅｏ　Ｉｎｔｅ−
ｒ＊ｅｄｌａｔｅ　Ｆｒｅｑｕｅｎｃｙ　；以下ｒＶ　
Ｉ　ＦＪと略す）信号に変換される。このＶＩＦ信号中
には、音声搬送波周波数ｆ　ｓｌ　（日本の場合５４．
２５ＭＨｚ）を有する音声中間周波信号も含まれている
。このＶＩＦ信号は、中間周波増幅回路１５で増幅され
て、映像検波回路１７に与えられる。映像検波回路１７
はＶＩＦ信号を検波し、映像検波出力信号を出力する。

この映像検波出力信号の中には、復調された映像信号成
分の他、音声搬送波周波数ｆ８２（日本の場合４．５Ｍ
Ｈｚ　）を有する音声中間周波信号成分も含まれている
。音声中間周波信号は音声トラップ回路１つで除去され
、復調された映像信号のみが映像回路２１で処理され、
受像管２３に与えられる。一方、音声中間周波信号のみ
が音声フィルタ２５で抽出され、音声ＦＭ検波回路２７
で音声信号に復調された後、音声増幅回路２９で増幅さ
れてスピーカ３１に与えられる。

第６図は映像検波回路１７の従来の回路構成を示すブロ
ック図である。中間周波増幅回路１５からのＶＩＦ信号
は、例えば表面弾性波フィルタより成る帯域フィルタ３
３に入力される。帯域フィルタ３３は、第７図に示すよ
うに、周波数ｆ　での通過量が一６ｄＢでかつ周波数ｆ
　の上下０゜７ＭＨｚの間で直線的な傾斜を有する帯域
通過特性を有している。このような帯域通過特性の帯域
フィルタ３３により正常な映像検波出力が得られること
は、例えば文献「“テレビ受像機の回路設計１　り、１
２５〜Ｉ２７．ラジオ技術社、　１９６８年発行」にも
記載されているとおり、周知の事実である。

帯域フィルタ３３で濾波されたＶＩＦ信号は増幅器１に
取込まれ増幅される。増幅器１は自動利得調整（以下Ａ
ＧＣという。）回路２の制御により、ＶＩＰ信号の振幅
変動にかかわらず、その出力を常に最適の一定振幅に保
っている。

増幅器１の出力は位相ロックループ（以下ＰＬＬという
。）回路３及び同期検波回路４に与えられる。ＰＬＬ回
路３は電圧制御発振器（以下ＶＣＯという。）６と、Ｖ
ＣＯ６の出力Ｓ６の位相を９０°進ませる移相器７と、
この移相器７の出力Ｓ７と増幅器１の出力Ｓ１とを位相
比較する位相検波回路８と、この位相検波回路８の出力
Ｓ８を濾波してＶＣＯ６の制御入力に与えるローパスフ
ィルタ（以下ＬＰＦという。）９とで槽底されている。

ＰＬＬ回路３がロックされるとき、ｖＣ０６の出力Ｓ６
は、ＶＩＦ信号の正規の映像搬送波（周波数ｆ　）に対
し同一周波数でかつ同一位相となって、同期検波回路４
に与えられる。同期検波回路４はこの信号に基づき、増
幅器ｌの出−力Ｓ１を同期検波し、映像検波出力Ｓ４を
導出する。

この映像検波出力Ｓ４は外部に出力されるとともに、内
部のＡＧＣ回路２及びロック検出回路１０にフィードバ
ックされる。ＡＧＣ回路２は映像検波出力Ｓ４の振幅を
検出し、この振幅が常に一定の振幅になるように増幅器
１の増幅率を制御する。一方、ロック検出回路１０は、
映像検波出力Ｓ４に基づきＰＬＬ回路３がロック時か、
非ロック時かを検出し、ＬＰＦ９の時定数を制御してい
る。すなわち、非ロック時にはＬ　Ｐ　Ｆ’　９の時定
数を小さくして応答を速め、ＰＬＬのひきこみ範囲（キ
ャプチャレンジ）を広くする。一方、ロック時にはＬＰ
Ｆ９の時定数を大きくして応答を遅くし、ノイズまたは
本来ＶＩＰ信号が有している位相歪等に応答しにくいよ
うに制御してい、る。このようなロック検出回路１０の
出力Ｓ１０を利用することにより、より正確な映像検波
出力Ｓ４を得ることができる。

第８図は、位相検波回路８及びＬＰＦ９の−構底側を示
す回路図である。同図に示すように、位相検波回路８の
ｎｐｎ）ランジスタＱｌ、Ｑ２のベースに、ＶＩＦ信号
を増幅器１により増幅して得られる信号Ｓ１が入力され
、ｎｐｎ　）ランジスタＱ３〜Ｑ６のベースに、ＶＣＯ
６の発振出力信号Ｓ６を移相器７により９０＠移相した
信号Ｓ７が入力されている。そして、トランジスタＱ１
のコレクタはトランジスタＱ３．Ｑ４のエミッタに共通
に、トランジスタＱ２のコレクタはトランジスタＱ５．
Ｑ６のエミッタに共通にそれぞれ接続される。また、ト
ランジスタＱｌ、Ｑ２のエミッタと接地レベル間には定
電流源１１が共通に接続される。上記トランジスタＱ１
〜Ｑ６により二重平衡型変調器を構成している。

トランジスタＱ３及びＱ５のコレクタがベース・コレク
タ共通のｐｎｐ）ランジスタＱ７のコレクタに接続され
るとともに、ｐｎｐ）ランジスタＱ９のベースに接続さ
れている。また、トランジスタＱ４及びＱ６のコレクタ
がベース・コレクタ共通のｐｎｐ）ランジスタＱ８のコ
レクタに接続されている。また、トランジスタＱ８のベ
ースにｐｎｐ　）ランジスタＱ１０のベースが接続され
ている。上記トランジスタＱ７〜ＱＩＯのエミッタは全
て電源ＨＩＶに接続される。また、トランジスタＱ９の
コレクタはｎｐｎ　）ランジスタＱｌｌにコレクタに、
トランジスタＱ１０のコレクタはベース・コレクタ共通
のｎｐｎ）ランジスタＱ１２のコレクタに接続される。

トランジスタＱ１１゜Ｑ１２はベース同士が接続されて
おり、それぞれのエミッタは接地されている。

このような構成の位相検波回路８では、トランジスタＱ
１〜Ｑ６から威る二重平衡型変調器により得られた、信
号Ｓ１と信号Ｓ７との乗算結果が、トランジスタＱ９お
よびＱＩＯのコレクタから電流信号として出力される。

この電流信号の差が位相検波出力Ｓ４となる。

一方、ＬＰＦ９は抵抗Ｒ１〜Ｒ５，ｎｐｎトランジスタ
０１３．Ｑ１４．キャパシタＣ１及び定電流源■２より
構成される。抵抗Ｒ１，Ｒ２，トランジスタ０１３及び
定電流源■２から成るバイアス回路は、トランジスタＱ
１３のエミッタよりバイアス電圧を与えることにより、
ノードＮ１の中心電圧を規定している。位相検波出力Ｓ
８に伴うキャパシタＣ１の充電、抵抗Ｒ３を介してのキ
ャパシタＣ１の放電により、バイアス電圧を中心として
、ノードＮ１の電圧値が決定される。このノードＮ１の
電圧値がＬＰＦ９の出力Ｓ９としてＶＣＯ６に与えられ
る。

ＬＰＦ９の時定数は、トランジスタＱ１４のオン時は、
抵抗Ｒ３，Ｒ４，キャパシタＣ１，トランジスタＱ１４
のオン抵抗により決定され、トランジスタＱ１４のオフ
時は抵抗Ｒ３〜Ｒ５，キャパシタＣ１により決定される
。このトランジスタＱ１４のベースはｎｐｎ）ランジス
タＱ１５のコレクタに接続されており、このトランジス
タＱ１５のコレクタは抵抗Ｒ６を介し電源線Ｊ！ｖに接
続され、エミッタは接地され、ベースにロック検出回路
１０の出力５１０（ロック検出時“Ｌ”、非ロック検出
時“Ｈ”）が与えられている。

したがって、ＰＬＬ回路３がロック状態の時、トランジ
スタＱ１５はオフし、トランジスタＱ１４がオンするた
め、ＬＰＦ９の時定数が大きくなり、一方、ＰＬＬ回路
３が非ロック状態の時、トランジスタＱ１５はオンし、
トランジスタＱ１４がオフするため、ＬＰＦ９の時定数
が小さくなる。

〔発明が解決しようとする課題〕

従来の映像中間周波信号処理回路は以上のように構成さ
れており、以下に述べる３つの問題点を有している。

■　放送信号が過変調の場合（例えば放送信号中の最も
深い変調度が１００％程度に達する場合）、変調度が深
いタイミングでの位相検波出力Ｓ８に多くの誤差成分を
含むことになり、この誤差成分を含んだ位相検波出力Ｓ
８に基づき、ＶＣＯ６が制御されてしまうことになる。

その結果、ｖＣＯ６が正常な発振出力信号Ｓ６を出力で
きなくなるため、同期検波回路４から正確な映像検波出
力Ｓ４を得ることができない。

■　放送信号の変調度が一般に許容される最大変調度内
に収まる場合でも、放送信号は大電力増幅器を通して送
信機より送信されているため、大電力増幅器の増幅特性
の非直線性により、放送信号中では変調度の違いに応じ
て映像搬送波の位相が変動している場合がある。このよ
うな放送信号をアンテナ１１にて受信し、チューナー１
３．中間周波増幅回路１５を介して映像検波回路１７に
取込んだ場合、映像搬送波の位相変動に正確に追従して
ＰＬＬ回路３中のＶＣＯ６が発振する。このＶＣＯ６の
発振出力信号Ｓ６に基づいて同期検波回路４はＶＩＦ信
号を同期検波するため、映像検波出力Ｓ４に含まれる音
声中間周波信号に位相変調成分が混入する。この位相変
調成分は、音声中間周波信号をＦＭ検波したとき、音声
バズとなって現れてしまう。

■　第５図に示したテレビジョン受信機のように、映像
検波出力から映像信号と音声中間周波信号を同時に抽出
するシステムでは、ＶＩＰ信号は必ず、第７図に示すよ
うに周波数ｆ　付近において傾斜を有する通過特性の帯
域フィルタ３３で濾波されることによって周波数選択さ
れる。このため、特公昭６１−１１０３０や前記文献に
も記載されているように、映像搬送波信号がＶＩＰ信号
のＡＭ酸成分より位相変調を受けてしまう。ＰＬＬ回路
３内のＶＣＯ６の出力Ｓ６はこれに正確に追従し、その
ＶＣＯ６の出力Ｓ６に基づいて同期検波回路４はＶＩＦ
信号を同期検波するため、映像検波出力Ｓ４に含まれる
音声中間周波信号に位相変調成分が混入する。その結果
、■と同様に、音声中間周波信号をＦＭ検波したときに
音声バズが生じてしまう。

この発明は上記■〜■の問題点を解決するためになされ
たもので、常に正確な映像検波出力を得ることができる
映像中間周波信号処理回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明にかかる映像中間周波信号処理回路は、映像中
間周波信号を入力する入力手段と、前記入力手段に接続
され、位相検波回路、ローパスフィルタ、電圧制御発振
器を含んで位相ロックループ（Ｐ　Ｌ　Ｌ）を構威し、
ロック時に、前記映像中間周波信号に同期しす：ＰＬＬ
出力信号を出力するＰＬＬ回路と、前記同期検波回路に
接続され、前記映像検波出力に基づき、前記ＰＬＬ回路
のロック状態、非ロック状態を検出し、前記ＰＬＬ回路
がロック状態か非ロック状態かを示すロック検出信号を
出力するＰＬＬロック検出手段と、前記同期検波回路に
接続され、前記映像検波出力に基づき、前記映像中間周
波信号の信号強度を検出し、該映像中間周波信号が弱電
界に対応するものか否かを示す前記信号強度検出信号を
出力する信号強度検出手段と、前記同期検波回路に接続
され、前記映像検波出力に基づき、前記映像中間周波信
号の時々刻々の変調度を検出し、該映像中間周波信号の
変調度が所定値以下か否かを示す変調度検出信号を前記
ＰＬＬ回路に出力する変調度検出手段とを備え、前記Ｐ
ＬＬ回路は、前記ロック検出信号。

前記信号強度検出信号及び前記変調度検出信号を受け、
これらの信号に応じてＰＬＬ状態及びホールド状態が切
換えられ、ＰＬＬ状態時には、前記映像中間周波信号と
前記電圧制御発振器からの発振出力信号との位相差に応
じた信号を前記位相検波回路から導出し前記ローパスフ
ィルタを介して前記電圧制御発振器に与えることによっ
て前記ＰＬＬ出力信号を出力し、ホールド状態時には、
該ホールド状態になる直前のＰＬＬ状態における前記電
圧制御発振器の前記発振出力信号を維持することによっ
て前記ＰＬＬ出力信号を出力する。

〔作用〕

この発明におけるＰＬＬ回路は、ロック検出信号、信号
強度検出信号及び変調度検出信号に応じて、ＰＬＬ状態
及びホールド状態が切換えられるため、変調度検出信号
に基づき、映像中間周波信号の変調度の深いタイミング
ではホールド状態になるように設定すれば、ＰＬＬ出力
は変調度の深いタイミングでの映像中間周波信号には追
従せず、変調度の浅いタイミングでの映像中間周波信号
のみに追従するようになる。

〔実施例〕

第１図はこの発明の一実施例である映像検波回路の回路
構成を示すブロック図である。同図に示すように、位相
検波回路８′には、増幅器１の出力の他に、映像検波出
力Ｓ４．ロック検出回路１０の出力Ｓ１０及びＡＧＣ回
路２のＡ　’Ｇ　Ｃ出力Ｓ２が入力されている。

位相検波回路８′は、上記した３つの出力Ｓ２゜Ｓ４．
ＳＩＯに基づき、後に詳述するように動作モードが切換
わる。これに応じ、ＰＬＬ回路３は、ＰＬＬ状態および
ホールド状態のいずれかに切換えられる。ＰＬＬ状態に
おいて、位相検波回路８は、増幅器１の出力Ｓ１を移相
器７の出力Ｓ７と位相比較し位相検波出力８８′を出力
する。またホールド状態において、位相検波回路８′は
、直近のＰＬＬ状態時に出力された位相検波出力８８′
をホールドして出力する。位相検波回路８′はホールド
状態の時、後述するようにＬ　Ｐ　Ｆ　９’内のキャパ
シタを利用している。

なお、他の構成は前述した第６図の従来回路と同様であ
るため説明は省略する。

第２Ａ図は位相検波回路８′及びＬＰＦ９’の一構底側
を示す回路図である。同図において、トランジスタＱ１
〜Ｑ１５．抵抗Ｒ１〜Ｒ６，キャパシタＣ１，および定
電流源１１．Ｉ２より成る回路部分は前述した第８図に
示す従来回路と同様であるので、説明は省略する。

同図に示すように、映像検波出力Ｓ４及びＡＧＣ出力Ｓ
２がそれぞれｎｐｎ）ランジスタＱ２１゜Ｑ２３のベー
スに入力されている。ＡＧＣ出力Ｓ２の電圧値は、弱電
界入力時は映像検波出力Ｓ４の振幅が小さいため最大値
（〉基準電圧Ｖ２）となり、このとき増幅器１のゲイン
は最大となる。

トランジスタＱ２１は、ベースに基準電圧ｖ１が入力さ
れているｎｐｎ　）ランジスタＱ２２と差動対をなし、
トランジスタＱ２１．Ｑ２２双方のエミッタは定電流源
Ｉ３を介して接地されている。

また、トランジスタ０２３は、ベースに基準電圧ｖ２が
入力されるｎｐｎ　トランジスタＱ２４と差動対をなし
、トランジスタＱ２３．０２４双方のエミッタは定電流
源■４を介して接地されている。

また、トランジスタＱ２１．Ｑ２４のコレクタは共に電
源線ＩＶに接続され、トランジスタＱ２２゜Ｑ２３のコ
レクタは共にｐｎｐ）ランジスタＱ２５のコレクタに接
続されている。

トランジスタＱ２１．Ｑ２２より成る差動対において、
映像検波出力Ｓ４が基準電圧Ｖｌより高い場合、すなわ
ち、第３Ａ図の期間Ｔｌ、Ｉ３゜Ｉ５に示すように、映
像検波出力Ｓ４の変調度が深い場合に、トランジスタＱ
２１がオンし、トランジスタＱ２２がオフする。逆に、
映像検波出力Ｓ４が基準電圧ｖ１より低い場合、すなわ
ち、映像検波出力Ｓ４の変調度が浅い場合にトランジス
タＱ２２がオンし、トランジスタＱ２１がオフする。

トランジスタＱ２３．Ｑ２４より成る差動対において、
ＡＧＣ出力Ｓ２が基準電圧ｖ２より高い場合、すなわち
、増幅器１のゲインが最大値に張り付いたままとなりＡ
ＧＣがかからない弱電界入力時に、トランジスタ０２３
がオンし、トランジスタＱ２４がオフする。逆にＡＧＣ
出力Ｓ２が基準電圧ｖ２より低い場合、すなわち、中・
強電界入力時に、トランジスタＱ２４がオンし、トラン
ジスタＱ２３がオフする。

一方、抵抗Ｒ６，電源線Ｉｖ間にコレクタ◆ベース共通
のトランジスタＱ２５が介挿され、このトランジスタＱ
２５のベースにｐｎｐ）ランジスタＱ２６のベースが接
続され、トランジスタＱ２６のエミッタは、トランジス
タＱ２５のエミッタと共に電源線１ｖに接続される。ま
た、トランジスタＱ２６のコレクタは抵抗Ｒ７を介して
接地されるとともに、ｎｐｎ　）ランジスタＱ２７及び
ｎｐｎ）ランジスタＱ３０のベースに接続される。

トランジスタＱ２７はｎｐｎ　トランジスタＱ２８と差
動対をなし、そのコレクタはトランジスタＱｌ、Ｑ２の
エミッタに接続され、そのエミッタはトランジスタ０２
８のエミッタに接続されるとともに、定ｔｓ流源■１を
介して接地される。一方、トランジスタ０２８のベース
には基準電圧ｖ３が与えられ、そのコレクタは電源線１
ｖに接続される。また、トランジスタＱ３０はｎｐｎ　
）ランジスタＱ２９と差動対をなし、そのコレクタはト
ランジスタ０１３のエミッタに接続され、そのエミツタ
は定電流源Ｉ２に接続される。一方、トランジスタＱ２
９のベースには基準電圧Ｖ３が与えられ、そのコレクタ
はトランジスタ０１３のベースに接続される。

このような構成において、ＡＧＣ出力Ｓ２が基準電圧Ｖ
２より低く、かつロック検出信号ＳＩＯが“Ｌ”レベル
である場合、すなわち、ＶＩＦ信号のサンプリングが容
易な中・強電界入力時で、ＰＬＬ回路３がロック状態で
ある場合、映像検波出力Ｓ４が基準電圧ｖ１より高いか
低いかに応じて位相検波回路８′およびＬＰＦ９’によ
るサンプリング動作とホールド動作が交互に行われる。

映像検波出力Ｓ４が基準電圧ｖ１より高い第３図の期間
ＴＩ、Ｔ３．Ｔ５ではホールド動作が行われる（ＰＬＬ
、回路３はホールド状態となる。）このとき、トランジ
スタＱ２１．Ｑ２４がオンし、トランジスタＱ２２．Ｑ
２３．Ｑ１５がオフする。

その結果、トランジスタＱ２５の電流経路が全て遮断さ
れてしまうため、トランジスタＱ２５はオフし、これに
伴いトランジスタＱ２６もオフする。

従って、トランジスタＱ２７．Ｑ３０のベースには電流
が供給されないため、トランジスタＱ２７、Ｑ３０がオ
フし、トランジスタＱ２８．Ｑ２９がオンする。

トランジスタＱ２７がオフすると、トランジスタＱ１〜
Ｑ６から成る二重平衡型変調器が動作しなくなるため、
位相検波出力Ｓ８’　は現れなくなり、キャパシタＣ１
が充電されることはなくなる。

さらに、トランジスタＱ２９がオンするとトランジスタ
Ｑ１３がオフするため、キャパシタＣ１の電荷は放電も
されなくなる。つまり、ノードＮ１の電位であるＬＰＦ
９’の出力Ｓ９’はホールドされる。このため、ＶＣＯ
６の出力Ｓ６は変化しなくなる。すなわちＰＬＬ回路３
はホールド状態となり、ＶＣＯ６の出力Ｓ６はホールド
状態になる直前のものが維持される。

一方、映像検波出力Ｓ４が基準電圧ｖ１より低い第３図
の期間Ｔ２．Ｔ４ではサンプリング動作が行われる（Ｐ
ＬＬ回路３はＰＬＬ状態となる）。

このとき、トランジスタＱ２２がオンすることにより、
このトランジスタＱ２２を介してトランジスタＱ２５の
コレクタ電流が流れるので、トランジスタＱ２５．Ｑ２
６がオンする。その結果、トランジスタＱ２７．Ｑ３０
がオンし、トランジスタＱ２８．Ｑ２９がオフする。ト
ランジスタＱ２７がオンすると、トランジスタＱ１〜Ｑ
６から成る二重平衡型変調器が動作し、位相検波出力Ｓ
８が現れて、キャパシタＣ１が充電される。これに応じ
てＶＣＯ６の出力Ｓ６は変化する。このようにしてサン
プリング動作が行われる。なおこのときの位相検波回路
８′およびＬＰＦ９’　は、第８図に示す従来回路と全
く等価になっている。すなわち、ＰＬＬ回路３はＰＬＬ
状態となり、通常のＰＬＬ動作のときと同様、ＶＣＯ６
の出力Ｓ６は増幅器１の出力Ｓ１に追従して変化する。

次に、ＡＧＣ出力Ｓ２が基準電圧ｖ２より低い場合、あ
るいはロック検出信号が′Ｈ″レベルである場合、すな
わち、ＶＩＦ信号のサンプリングが困難な弱電界時であ
るか、あるいはＰＬＬ回路３が非ロック状態である場合
、以下に示す、通常のＰＬＬ動作が行われる（ＰＬＬ回
路３はＰＬＬ状態となる）。

このとき、トランジスタ０２３．Ｑ１５のうち、少なく
とも１つがオンするため、トランジスタＱ２５のコレク
タ電流経路が確保され、トランジスタＱ２５．Ｑ２６は
オン状態となる。その結果、上述のサンプリング動作の
場合と同様、トランジスタＱ２７．Ｑ３０がオンし、ト
ランジスタＱ２８、Ｑ２９がオフするため、位相検波回
路８′Ｌ　Ｐ　Ｆ　９’　は第８図に示す従来回路と全
く等価になる。すなわちＰＬＬ回路３はＰＬＬ状態とな
る。

従って、従来通り、増幅器１の出力Ｓ１と移を１器７の
出力Ｓ７との位相差に基づき位相検波回路８′は位相検
波出力Ｓ８’を導出し、ＬＰＦ９は所定の時定数で位相
検波出力Ｓ８’を濾波してＶＣＯ６の制御電圧Ｓ９’を
出力する。このため、ＶＣＯ６の出力Ｓ６は増幅器１の
出力Ｓ１に追従して変化する。

このように、３つの出力Ｓ２．Ｓ４．ＳＩＯに基づき、
位相検波回路８′とＬＰＦ９’の動作が制御される。

非ロック時は、ＶＩＰ信号にＶＣＯ６の出力Ｓ６が同期
していない段階であるため、早期に同期させる必要上、
位相検波回路８′およびＬＰＦ９′によるサンプリング
／ホールド動作は行わず、常にＰＬＬ動作を行う。

また、ＡＧＣがかかっていない程度の弱電界入力時には
、ｖＩＦ信号のサンプリングが困難であるため、このと
きにも位相検波回路８′およびＬＰＦ９’　によるサン
プリング／ホールド動作は行わず、常にＰＬＬ動作を行
う。

しかしながら、ロック時でかつＡＧＣがかかる程度の電
界入力中では、位相検波回路８′およびＬ　Ｐ　Ｆ　９
’　によりサンプリング／ホールド動作を行うことによ
り、従来の問題点■〜■を解決する。

すなわち、ＶＩＦ信号の変調度の浅いタイミングでのみ
、サンプリング動作を行い、他のタイミングではホール
ド動作を行う。これにより、変調度の深いタイミングで
サンプリング動作が行われなくなり、過変調による問題
点■が回避される。また、問題点■、■のＶＩＦ信号の
位相に歪が生じる場合においても、位相歪が生じるＶＩ
Ｆ信号の変調度の深いタイミングではサンプリング動作
を行わないため、ＶＩＦ信号の位相歪に応じて、ＶＣＯ
６の出力Ｓ６が追従しなくなり問題点■、■が回避され
る。

以上、この実施例のＰＬＬ回路３は、ＶＩＦ信号の信号
強度が弱い場合（弱電界入力時）または非ロック時は、
従来と同様なひき込み応答性が得られるとともに、ＡＧ
Ｃがかかる程度の電界入力（ＶＩＰ信号のサンプリング
が容易）で、かつロック時は、ＶＩＰ信号の変調度に応
じてサンプルホールドを行うため、問題点■〜■を解決
し正確な映像検波出力を得ることができる。

第２Ｂ図はこの発明の他の実施例である映像検波回路に
おける位相検波回路８′及びＬＰＦ９’周辺を示す回路
図である。同図に示すように、第２Ａ図の回路のトラン
ジスタＱ２７〜Ｑ３０を除去し、代りにＬＰＦ９’の出
力側にｎｐｎ　）ランジスタＱ３１〜Ｑ３４と基準電圧
Ｖ４．定電流源１５、キャパシタＣ２によりサンプルホ
ールド回路３０を構成している。サンプルホールド回路
３０のｎｐｎ　）ランジスタＱ３３のベースにＬＰＦ９
′の出力Ｓ９’が与えられており、互いに差動対をなす
トランジスタＱ３１．Ｑ３２における、トランジスタＱ
３１のベースに基準電圧ｖ４が与えられ、トランジスタ
Ｑ３２のベースに、トランジスタＱ２６のコレクタが接
続されている。そして、トランジスタＱ３４のエミッタ
とトランジスタＱ３２のコレクタとの接続点に得られる
信号が、サンプルホールド回路３０の出力信号Ｓ３０と
なっており、トランジスタＱ３４のエミッタと接地レベ
ル間にホールド用キャパシタＣ２が設けられている。

このように構成すると、トランジスタＱ２６がオン状態
の場合、以下示すようにサンプリング動作が行われる。

すなわち、トランジスタＱ２６がオンすると、トランジ
スタＱ３１がオフ、トランジスタＱ３２がオンする。そ
の結果、トランジスタＱ３４はオンし、エミッタフォロ
ワとして動作するため、ＬＰＦ９’の出力Ｓ９’　とほ
ぼ等しい電圧がサンプルホールド回路３０の出力信号Ｓ
３０として出力される。同時に、キャパシタＣ２に出力
信号Ｓ３０の電圧に応じた電荷が蓄えられる。

一方、トランジスタＱ２６がオフ状態の場合、以下に示
すように、ホールド動作が行われる。すなわち、トラン
ジスタＱ２６がオフすると、トランジスタＱ３１がオン
、トランジスタＱ３２がオフする。その結果、トランジ
スタＱ３４はオフするため、出力信号Ｓ３０はＬ　Ｐ　
Ｆ　９’の出力Ｓ９の影響を受けなくなり、キャパシタ
Ｃ３に蓄積された電圧がそのまま出力信号Ｓ３０として
出力される。

このように、トランジスタＱ１〜Ｑ６から戊る二重平衡
型変調器を常時動作させたまま、トランジスタＱ２６の
オン、オフに応じてサンプリング回路３０がサンプリン
グ動作、ホールド動作を行うことによって、第２Ａ図で
示した回路と同様な動作を行うことができる。しかしな
がら、第２Ａ図の回路構成の方が新たにキャパシタＣ２
を設ける必要がないため、集積化した場合、外部端子を
増やす必要がない利点がある。

第４Ａ図は、ロック検出回路１０の一構底側を示した回
路図である。同図に示すように抵抗Ｒ４０とキャパシタ
Ｃ４０とにより積分回路を形成し、映像検波出力Ｓ４を
積分した信号がノードＮ４の電圧■Ｎ４に現われるよう
にしている。そして、この電圧ｖＮ４が、コンパレータ
４０の一方入力として取込まれており、コンパレータ４
０の他方入力には基準電圧Ｖ　が印加されている。この
コンパレータ４０の出力がロック検出回路１０の出力Ｓ
１０となる。

このように構成すると、非ロック時は同期検波回路４に
よる検波が正常に行われないため、第４Ｂ図に示すよう
に、ノードＮ４の電位ｖＮ４はほぼＶＯ（無信号電位）
と等しくなる。この電位”Ｎ４は、無信号電位ｖＯより
低く設定された基準電圧■　より高くなるため、コンパ
レータ４０の出力「Ｓ１０は“Ｈ“となり非ロックであるとの判定が行われ
る。

一方、ロック時で中強電界入力時は、第４Ｃ図に示すよ
うに、映像検波出力Ｓ４は無信号電位ＶＯよりも下のレ
ベルで変化し、ノードＮ４の電位”Ｎ４は基準電圧Ｖｒ
を下回るため、コンパレータ４０の出力Ｓ１０は“Ｌ”
となりロック状態であるとの判定が行われる。

さらに、ロック時であっても、弱電界入力時の場合、第
４Ｄ図に示すように、映像検波出力Ｓ４が無信号電位ｖ
Ｏよりも下のレベルで変化しても、ノードＮ４の電位ｖ
Ｎ４が基準電圧ｖｒを上回ってしまうため、コンパレー
タ４０の出力Ｓ１０は“Ｈ”となり、非ロック状態時と
同じ判定出力が得られる。

このようにロック検出回路１０を構成することにより、
ロック時においても、弱電界入力時には、非ロックであ
るとの判定を行うことができる。したがって、このロッ
ク検出回路１０を用いれば、第１図のブロック図におい
て、ＡＧＣ出力Ｓ２を位相検波回路８′に入力すること
なく、すなわち第２Ａ図や第２Ｂ図のトランジスタＱ２
３゜Ｑ２４、定電流源■４及び基準電圧Ｖ２を設けるこ
となく、第１図で示した映像検波回路と同様の効果を奏
することができる。

なお、上記実施例では、基準電圧ｖ１は第３Ａ図に示す
レベルに設定されている。このため、同期信号の前後も
含めたブランキング期間ＴＢ（第３Ｂ図参照）の間にお
いて、ＰＬＬ回路３はサンプリング動作を行う。しかし
ながら、基準電圧Ｖ１が変調度Ｏ％に近い程、よりＶＩ
Ｆ信号の変調度の浅いタイミングのみで、ＰＬＬ回路３
はサンプリング動作を行うことができる。そこで、第３
Ｂ図に示すレベルに基準電圧ｖ１を設定し、映像信号の
同期信号の同期期間ＴＳのタイミングに合わせてＰＬＬ
回路３がサンプリング動作を行うようにしてもよい。

また、この実施例では音声及び映像信号成分を共に処理
するＰＬＬ検波回路を示したが、この発明は映像専用あ
るいは音声専用のＰＬＬ方式の検波回路においても適用
可能である。すなわち、映像専用の場合、過変調のＶＩ
Ｆ信号が入力された場合においても正確な映像検波出力
が得られる。

一方、音声専用の場合、ＶＩＦ信号の帯域フィルタに傾
斜特性をもったものは用いられることはないため、映像
搬送波信号がＶＩＦ信号のＡＭ成分により位相変調を受
けることはなくなるが、送信機側の大電力増幅器の増幅
特性の非直線性により放送信号の映像搬送波が位相変調
を受ける場合には、音声バズが少ない音声中間周波信号
を得ることができる。

〔発明の効果〕

以上説明したように、この発明によれば、ロック検出信
号、信号強度検出信号及び変調度検出信号に応じて、Ｐ
ＬＬ状態及びホールド状態が切換えられるように構成し
ている。このため、変調度検出信号に基づき、映像中間
周波信号の変調度の深いタイミングではホールド状態に
なるように設定すれば、ＰＬＬ出力は変調度の深いタイ
ミングでの映像中間周波信号には追従せず、変調度の浅
いタイミングでの映像中間周波信号のみに追従するよう
になる。また、ロック検出信号及び信号強度検出信号に
基づき、非ロック時あるいは弱電界入力時には、映像中
間周波信号の変調度にかかわらず、常にＰＬＬ状態にす
ることができる。

その結果、常に正確な映像検波出力を導出するとともに
、従来同様の応答性を確保することができる効果がある
。

【図面の簡単な説明】

第１図はこの発明の一実施例である映像検波回路を示す
ブロック図、第２Ａ図及び第２Ｂ図はそれぞれ第１図で
示した位相検波回路及びＬＰＦ周辺の構成例を示す回路
図、第３Ａ図及び第３Ｂ図は映像検波出力の変調度を示
す説明図、第４Ａ図は第１図で示したロック検出回路の
他の構成例を示す回路図、第４Ｂ図〜第４Ｄ図は第４Ａ
図で示したロック検出回路の動作を説明するグラフ、第
５図は従来のテレビジョン受像機を示すブロック図、第
６図は従来の映像検波回路を示すブロック図、第７図は
従来の映像検波回路における帯域フィルタの通過特性を
示す図、第８図は第６図で示した位相検波回路及びＬＰ
Ｆの一構底側を示す回路図である。図において、１は増幅器、２はＡＧＣ回路、３はＰＬＬ
回路、４は同期検波回路、６はＶＣＯ。７は移相器、８′は位相検波回路、９′はＬＰＦ。１０はロック検出回路、３３は帯域フィルタである。なお、各図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

（１）映像中間周波信号を入力する入力手段と、前記入
力手段に接続され、位相検波回路、ローパスフィルタ、
電圧制御発振器を含んで位相ロックループ（ＰＬＬ）を
構成し、ロック時に、前記映像中間周波信号に同期した
ＰＬＬ出力信号を出力するＰＬＬ回路と、前記入力手段及び前記ＰＬＬ回路に接続され、前記ＰＬ
Ｌ出力信号に基づいて前記映像中間周波信号を同期検波
し、映像検波出力を導出する同期検波回路と、前記同期検波回路に接続され、前記映像検波出力に基づ
き、前記ＰＬＬ回路のロック状態、非ロック状態を検出
し、前記ＰＬＬ回路がロック状態か非ロック状態かを示
すロック検出信号を出力するＰＬＬロック検出手段と、前記同期検波回路に接続され、前記映像検波出力に基づ
き、前記映像中間周波信号の信号強度を検出し、該映像
中間周波信号が弱電界に対応するものか否かを示す信号
強度検出信号を出力する信号強度検出手段と、前記同期検波回路に接続され、前記映像検波出力に基づ
き、前記映像中間周波信号の時々刻々の変調度を検出し
、該映像中間周波信号の変調度が所定値以下か否かを示
す変調度検出信号を出力する変調度検出手段とを備え、前記ＰＬＬ回路は、前記ロック検出信号、前記信号強度
検出信号及び前記変調度検出信号を受け、これらの信号
に応じてＰＬＬ状態及びホールド状態が切換えられ、Ｐ
ＬＬ状態時には、前記映像中間周波信号と前記電圧制御
発振器からの発振出力信号との位相差に応じた信号を前
記位相検波回路から導出し前記ローパスフィルタを介し
て前記電圧制御発振器に与えることによって前記ＰＬＬ
出力信号を出力し、ホールド状態時には、該ホールド状
態になる直前のＰＬＬ状態における前記電圧制御発振器
の前記発振出力信号を維持することによって前記ＰＬＬ
出力信号を出力する映像中間周波信号処理回路。