JP2007166326A - 周波数変調器およびこれを用いたｆｍ送信回路 - Google Patents

Abstract

【課題】ＰＬＬのループフィルタが変調信号におよぼす影響を抑える。
【解決手段】演算増幅器１０は、反転入力端子に第１抵抗Ｒ１を介して入力信号が入力される。第２抵抗Ｒ２は、演算増幅器１０の出力端子と反転入力端子間の帰還経路に設けられる。ＶＣＯ１２は、演算増幅器１０から出力される制御電圧Ｖｃｎｔが入力される。分周器１４は、ＶＣＯ１２の出力信号Ｓｏｕｔを分周する。位相比較器１６は、分周器１４の出力信号を、基準クロック信号と比較し、位相差に応じた電圧を出力する。ループフィルタ１８は、位相比較器１６の出力電圧Ｖｃｐの高周波成分を除去し、演算増幅器１０の非反転入力端子へと出力する。
【選択図】図１

Description

本発明は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を利用した直接変調型の周波数変調器に関する。

ＦＭ放送や、車載用オーディオにおいて、送信すべきオーディオ信号（変調信号）にもとづいて、周波数変調された被変調信号を生成する周波数変調器が用いられている。たとえば、特許文献１には、電圧制御発振器（以下、ＶＣＯという）、分周器、位相比較器、ループフィルタを用いてＰＬＬを構成し、ＶＣＯの入力信号に変調信号であるオーディオ信号を重畳する直接変調型の周波数変調器が開示されている。

特許文献１に開示されるように、従来の直列変調型の周波数変調器においては、ループフィルタの出力端子と、ＶＣＯの入力端子の間に、カップリングキャパシタや、加算用の抵抗を用いて変調信号をカップリングする手法がとられていた。
特開平９−６９７２９号公報

しかしながら、従来においては、カップリングキャパシタや抵抗を用いて、変調信号を高周波信号に重畳するため、ＰＬＬのループフィルタのインピーダンスが、変調信号である入力信号に影響を与えるという問題があった。変調信号がループフィルタに影響を受けると、変調信号の高域が減衰するため、たとえばオーディオ信号を変調するような場合には、信号に歪みが発生する。また、ループフィルタから出力される信号が、変調信号を生成する回路側にリークする場合があった。

本発明はこうした課題に鑑みてなされたものであり、その目的は、ＰＬＬのループフィルタが変調信号におよぼす影響を抑えることができる周波数変調器の提供にある。

発明のある態様の周波数変調器は、反転入力端子に第１抵抗を介して入力信号が入力された演算増幅器と、演算増幅器の出力端子と反転入力端子間の帰還経路に設けられた第２抵抗と、演算増幅器の出力信号が入力された電圧制御発振器と、電圧制御発振器の出力信号を分周する分周器と、分周器の出力信号を、基準クロック信号と比較し、位相差に応じた電圧を出力する位相比較器と、位相比較器の出力電圧の高周波成分を除去し、演算増幅器の非反転入力端子へと出力するフィルタと、を備える。

この態様において、第１抵抗、第２抵抗および演算増幅器は、入力信号に対しては、反転アンプとして機能し、フィルタの出力信号に対しては、非反転アンプとして機能する。その結果、演算増幅器によって、入力信号とフィルタの出力信号が重畳され、電圧制御発振器に入力される。この態様によれば、演算増幅器の入力インピーダンスは高いため、フィルタのインピーダンスが、入力信号が入力される入力端子側の回路に及ぼす影響を低減することができる。

第１抵抗の抵抗値を第２抵抗の抵抗値より高く設定してもよい。この場合、入力信号を減衰させる一方で、ループゲインを低く設定することができる。

第１、第２抵抗の少なくとも一方は、可変抵抗であってもよい。この場合、電圧制御発振器の特性などに応じて、ループゲインや入力信号の振幅を調節することができる。

演算増幅器は、出力電圧を接地電圧から電源電圧の範囲で広く制御可能なレイルアンプであってもよい。この場合、電圧制御発振器の入力信号の電圧範囲を広く設定することができるため、本周波数変調器から出力される高周波信号の周波数帯を広くとることができる。

フィルタは、パッシブフィルタであってもよい。また、入力信号は、ステレオコンポジット信号であってもよい。

周波数変調器は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。周波数変調器を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。

本発明の別の態様は、上述の周波数変調器を利用したＦＭ送信回路である。このＦＭ送信回路は、オーディオ信号をステレオコンポジット信号に変換するステレオ変調部と、ステレオ変調部から出力されるステレオコンポジット信号に周波数変調をかける上述の周波数変調器と、周波数変調器から出力される高周波信号を増幅する増幅器と、を備える。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、ＰＬＬを用いた直接型の周波数変調器において、変調信号を、ループフィルタの出力信号に重畳し、周波数変調を行うことができる。

本実施の形態に係る周波数変調器は、ＶＣＯ、分周器、位相比較器、ループフィルタを用いてＰＬＬを構成し、ＶＣＯの入力信号に変調信号を重畳する直接変調型の周波数変調器である。図１は、本発明の実施の形態に係る周波数変調器１００の構成を示す回路図である。周波数変調器１００は、入力端子１０２に入力された変調信号である入力信号Ｓｉｎにもとづき周波数変調を行い、出力端子１０４から被変調信号Ｓｏｕｔを出力する。基準クロック端子１０６には、基準クロック信号ＣＫｒｅｆが入力される。本実施の形態において、入力信号Ｓｉｎは、所定の直流バイアスが与えられており、たとえば、電源電位と接地電位の中点（Ｖｃｃ／２）にバイアスされている。

周波数変調器１００は、演算増幅器１０、ＶＣＯ１２、分周器１４、位相比較器１６、ループフィルタ１８、第１抵抗Ｒ１、第２抵抗Ｒ２を含み、１つの半導体基板上に一体集積化される。

演算増幅器１０は、反転入力端子に第１抵抗Ｒ１を介して変調信号である入力信号Ｓｉｎが入力される。この演算増幅器１０には、たとえば、入力および出力電圧範囲が広いレールアンプを用いる。演算増幅器１０の回路構成は特に限定されるものではなく、入力段に差動増幅回路を備えるものであればよい。

第２抵抗Ｒ２は、演算増幅器１０の出力端子と反転入力端子間の帰還経路に設けられる。ＶＣＯ１２には、演算増幅器１０の出力電圧（以下、制御電圧Ｖｃｎｔという）が入力される。ＶＣＯ１２は、制御電圧Ｖｃｎｔに応じた周波数ｆｒｆを有する被変調信号Ｓｏｕｔを生成する。この出力信号Ｓｏｕｔは、出力端子１０４から外部へと出力されるとともに、分周器１４へと入力される。

分周器１４は、ＶＣＯ１２の出力信号Ｓｏｕｔを、１／ｎに分周し、帰還信号Ｓｆｂを出力する。位相比較器１６には、分周器１４から出力される周波数がｆｒｆ／ｎの帰還信号Ｓｆｂを、基準クロック端子１０６に入力される基準クロック信号ＣＫｒｅｆと比較し、２つの信号の位相差に応じた電圧（以下、位相差電圧Ｖｐｃという）を出力する。位相比較器１６は、どの構成のものを用いてもよく、たとえば、帰還信号Ｓｆｂと、基準クロック信号ＣＫｒｅｆの位相差に応じて、チャージ信号またはディスチャージ信号を出力する位相比較回路と、チャージ信号またはディスチャージ信号に応じて、キャパシタを充放電するチャージポンプ回路によって構成することができる。

ループフィルタ１８は、位相比較器１６の出力信号である位相差電圧Ｖｐｃ１の高周波成分を除去する。ループフィルタ１８から出力される位相差電圧Ｖｐｃ２は、演算増幅器１０の非反転入力端子へと入力される。本実施の形態において、ループフィルタ１８は、第１キャパシタＣ１、第２キャパシタＣ２、第３抵抗Ｒ３を含むパッシブフィルタにて構成される。第１キャパシタＣ１は、位相比較器１６の出力端子と接地間に設けられる。第２キャパシタＣ２および第３抵抗Ｒ３は直列に接続され、第１キャパシタＣ１と並列の経路に設けられている。もっとも、ループフィルタ１８の構成は実施の形態に限定されるものではなく、所望のカットオフ周波数が得られればいかなる構成であってもよく、また場合によっては、アクティブフィルタで構成してもよい。

以上のように構成された周波数変調器１００の動作について説明する。
入力端子１０２に入力される入力信号Ｓｉｎと、ループフィルタ１８から出力される位相差電圧Ｖｐｃ２と、制御電圧Ｖｃｎｔの間には、以下の関係式（１）が成り立つ。
Ｖｃｎｔ＝（１＋Ｒ２／Ｒ１）×Ｖｐｃ２−Ｒ２／Ｒ１×Ｓｉｎ …式（１）

すなわち、演算増幅器１０、第１抵抗Ｒ１、第２抵抗Ｒ２は、入力端子１０２に入力される変調信号である入力信号Ｓｉｎに対しては、反転アンプとして機能する。この反転アンプの利得Ｇ１は、第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値で決定され、Ｇ１＝Ｒ２／Ｒ１で与えられる。本実施の形態において、Ｒ１：Ｒ２＝１０：１程度に設定するものとする。このときの利得Ｇ１は、−２０ｄＢ程度となる。

また、演算増幅器１０、第１抵抗Ｒ１、第２抵抗Ｒ２は、ループフィルタ１８から出力される位相差電圧Ｖｐｃ２に対しては、非反転アンプとして機能する。この非反転アンプの利得Ｇ２は、第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値を用いて、（１＋Ｒ２／Ｒ１）で与えられる。

演算増幅器１０、第１抵抗Ｒ１、第２抵抗Ｒ２によって、入力信号Ｓｉｎとループフィルタ１８の出力信号である位相差電圧Ｖｐｃ２が重畳され、制御電圧Ｖｃｎｔが生成される。ＶＣＯ１２は、制御電圧Ｖｃｎｔに応じた周波数で発振することから、周波数変調器１００は、入力信号Ｓｉｎに応じて周波数変調された被変調信号Ｓｏｕｔを生成することができる。

この態様によれば、演算増幅器１０の入力インピーダンスが高いため、ループフィルタ１８のインピーダンスが、入力端子１０２側の回路に及ぼす影響を低減することができる。その結果、入力信号Ｓｉｎからは、ループフィルタ１８が見えないため、ループフィルタ１８により、入力信号Ｓｉｎの高域が減衰するのを防止し、信号の歪みを抑えることができる。

また、従来のように抵抗およびキャパシタを用いてカップリングする場合、ループフィルタ１８から出力される信号が、入力信号Ｓｉｎ側にリークする場合があったが、本実施の形態に係る周波数変調器１００においては、演算増幅器１０の入力インピーダンスが高いため、この問題も解消することができる。

さらに、従来技術において、カップリングキャパシタを用いる場合、このキャパシタが他の回路素子とともにハイパスフィルタを構成するため、その容量値を非常に大きくする必要があり、ＩＣ化できず、外付け部品として設ける必要があった。これに対して、本実施の形態に係る周波数変調器１００では、カップリングキャパシタを用いなくても、入力信号ＳｉｎをＰＬＬのＶＣＯ１２の入力に重畳することができるため、外付け部品を減らすことができる。また、カップリングキャパシタを外部に設ける場合、２つの端子を設ける必要があったが、これらの端子も削減し、チップ面積を低減することができる。

第１抵抗Ｒ１、第２抵抗Ｒ２の少なくとも一方を、可変抵抗として構成してもよい。この場合、ＶＣＯ１２の特性などに応じて、ループゲインや入力信号の振幅を調節することができる。

演算増幅器１０にレールアンプを用いた場合、ＶＣＯ１２の入力信号である制御電圧Ｖｃｎｔの電圧範囲を広く設定することができるため、周波数変調器１００から出力される高周波信号の周波数帯を広くとることができる。

次に、本実施の形態に係る周波数変調器１００の応用例について説明する。図２は、図１の周波数変調器１００を使用したＦＭ送信機２００の構成を示すブロック図である。このＦＭ送信機２００は、オーディオ信号をステレオコンポジット信号に変換し、周波数変調を行い、増幅してアンテナから送信する。このようなＦＭ送信機２００は、車載用オーディオにおいて、ケーブルを介さずに信号を送信する際に使用したり、あるいは携帯端末に内蔵され、据え置き型のオーディオ機器に対してオーディオ信号を送信する用途に用いることができる。ＦＭ送信機２００は、図１の周波数変調器１００に加えて、ステレオ変調部２０２、パワーアンプ２０４を含んで、ひとつのＬＳＩに集積化されてもよいし、別々のＩＣに分割して構成されてもよい。

オーディオ信号源２１０は、ＣＤプレイヤやＭＤプレイヤ、メモリオーディオ、ハードディスクオーディオなどであって、オーディオ信号Ｓ１を生成し、ＦＭ送信機２００へと出力する。ステレオ変調部２０２は、オーディオ信号Ｓ１をステレオコンポジット信号Ｓ２に変換する。ステレオコンポジット信号Ｓ２は、図１の周波数変調器１００へと入力される。周波数変調器１００は、ステレオコンポジット信号Ｓ２にもとづき周波数変調を行い、被変調信号Ｓ３（Ｓｏｕｔ）を生成する。周波数変調器１００から出力される被変調信号Ｓ３は、パワーアンプ２０４によって増幅され、アンテナ２２０から送信される。なお、図２のＦＭ送信機２００は主要なブロックのみを簡略化して示すものであり、その他にフィルタなどの回路ブロックは省略している。

図２のＦＭ送信機２００は、図１の周波数変調器１００を用いて構成するため、部品点数が低減されるために小型化が容易となる。その結果、携帯電話端末などへの実装が容易となる。

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では、演算増幅器１０、第１抵抗Ｒ１、第２抵抗Ｒ２を用いた構成としたが、これにキャパシタなどを付加してフィルタ機能を設けてもよい。また、ループフィルタ１８としてアクティブフィルタを用いてもよい。

実施の形態に係る周波数変調器の構成を示す回路図である。 図１の周波数変調器を使用したＦＭ送信機の構成を示すブロック図である。

符号の説明

１００ 周波数変調器、 １０ 演算増幅器、 １２ ＶＣＯ、 １４ 分周器、 １６ 位相比較器、 １８ ループフィルタ、 Ｒ１ 第１抵抗、 Ｒ２ 第２抵抗、 １０２ 入力端子、 １０４ 出力端子、 １０６ 基準クロック端子、 Ｃ１ 第１キャパシタ、 Ｃ２ 第２キャパシタ、 Ｒ３ 第３抵抗、 ２００ ＦＭ送信機。

Claims (8)

1. 反転入力端子に第１抵抗を介して入力信号が入力された演算増幅器と、
   前記演算増幅器の出力端子と反転入力端子間の帰還経路に設けられた第２抵抗と、
   前記演算増幅器の出力信号が入力された電圧制御発振器と、
   前記電圧制御発振器の出力信号を分周する分周器と、
   前記分周器の出力信号を、基準クロック信号と比較し、位相差に応じた電圧を出力する位相比較器と、
   前記位相比較器の出力電圧の高周波成分を除去し、前記演算増幅器の非反転入力端子へと出力するフィルタと、
   を備えることを特徴とする周波数変調器。
2. 前記第１抵抗の抵抗値を前記第２抵抗の抵抗値より高く設定したことを特徴とする請求項１に記載の周波数変調器。
3. 前記第１、第２抵抗の少なくとも一方は、可変抵抗であることを特徴とする請求項１に記載の周波数変調器。
4. 前記演算増幅器は、レイルアンプであることを特徴とする請求項１から３のいずれかに記載の周波数変調器。
5. 前記フィルタは、パッシブフィルタであることを特徴とする請求項１から４のいずれかに記載の周波数変調器。
6. 前記入力信号は、ステレオコンポジット信号であることを特徴とする請求項１から５のいずれかに記載の周波数変調器。
7. １つの半導体基板上に一体集積化されたことを特徴とする請求項１から６のいずれかに記載の周波数変調器。
8. オーディオ信号をステレオコンポジット信号に変換するステレオ変調部と、
   前記ステレオ変調部から出力されるステレオコンポジット信号にもとづいて周波数変調を行い、被変調信号を出力する請求項１から７のいずれかに記載の周波数変調器と、
   前記周波数変調器から出力される被変調信号を増幅する増幅器と、
   を備えることを特徴とするＦＭ送信回路。

Images