JPH0590840A - 周波数シンセサイザ回路 - Google Patents
周波数シンセサイザ回路Info
- Publication number
- JPH0590840A JPH0590840A JP3273504A JP27350491A JPH0590840A JP H0590840 A JPH0590840 A JP H0590840A JP 3273504 A JP3273504 A JP 3273504A JP 27350491 A JP27350491 A JP 27350491A JP H0590840 A JPH0590840 A JP H0590840A
- Authority
- JP
- Japan
- Prior art keywords
- low
- frequency
- characteristic
- lpf
- high speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 高速ロックアップ特性と超低周波変調特性を
併有する周波数シンセサイザ回路を提供する。 【構成】 電圧制御発振器と可変分周器と位相比較器と
ローパスフィルタと基準発振器により構成される周波数
シンセサイザにおいて、前記位相比較器又は前記電圧制
御発振器の変換利得の高低に従って、前記ローパスフィ
ルタの遮断周波数が低高となるように同時に切り換える
構成を有している。
併有する周波数シンセサイザ回路を提供する。 【構成】 電圧制御発振器と可変分周器と位相比較器と
ローパスフィルタと基準発振器により構成される周波数
シンセサイザにおいて、前記位相比較器又は前記電圧制
御発振器の変換利得の高低に従って、前記ローパスフィ
ルタの遮断周波数が低高となるように同時に切り換える
構成を有している。
Description
【０００１】
【産業上の利用分野】本発明は、無線通信装置などに使
用される周波数シンセサイザに関するものである。
用される周波数シンセサイザに関するものである。
【０００２】
【従来の技術】近年、無線通信機器、特にコードレス電
話の発表にはめざましいものがあり、年間数百万台の割
合でその生産高は増加している。
話の発表にはめざましいものがあり、年間数百万台の割
合でその生産高は増加している。
【０００３】図５は、従来方式のシンセサイザの１例で
あって、Ｒ1 ，Ｒ2 は抵抗、Ｃはローパスフィルタを形
成するためのコンデンサであって、電圧制御発振器１は
その入力ＶCONT端子に加えられる信号電圧により、発振
周波数ｆv が定まる発振器で、本例の場合にはローパス
フィルタの出力電圧と、変調信号入力端子に加えられる
変調信号電圧の和ＶCONT, 発振周波数ｆv が制御されて
いる。可変分周器２は電圧制御発振器出力を任意回数Ｎ
分周して位相比較器に加えるもので、位相比較器３はこ
の分周出力（ｆV ／Ｎ）と水晶発振器などによる基準発
振器の出力ｆr との周波数, 位相と比較し、両者が等し
くなるよう制御電圧Ｖe を送り出し、そして、ｆV ／Ｎ
＝ｆr となったときこの回路は安定する。この安定状態
に達するまでの時間、すなわちロックアップタイムは、
Ｒ1 ，Ｒ2 ，Ｃにより形成される。ローパスフィルタの
時定数と、電圧制御発振器および位相比較器の変換利得
とにより定まる。
あって、Ｒ1 ，Ｒ2 は抵抗、Ｃはローパスフィルタを形
成するためのコンデンサであって、電圧制御発振器１は
その入力ＶCONT端子に加えられる信号電圧により、発振
周波数ｆv が定まる発振器で、本例の場合にはローパス
フィルタの出力電圧と、変調信号入力端子に加えられる
変調信号電圧の和ＶCONT, 発振周波数ｆv が制御されて
いる。可変分周器２は電圧制御発振器出力を任意回数Ｎ
分周して位相比較器に加えるもので、位相比較器３はこ
の分周出力（ｆV ／Ｎ）と水晶発振器などによる基準発
振器の出力ｆr との周波数, 位相と比較し、両者が等し
くなるよう制御電圧Ｖe を送り出し、そして、ｆV ／Ｎ
＝ｆr となったときこの回路は安定する。この安定状態
に達するまでの時間、すなわちロックアップタイムは、
Ｒ1 ，Ｒ2 ，Ｃにより形成される。ローパスフィルタの
時定数と、電圧制御発振器および位相比較器の変換利得
とにより定まる。
【０００４】本例の場合において例えば高速ロックアッ
プ動作するために各素子の値を定めると、超域減変調は
全くかからないシンセサイザとなり、超低域変調を行う
ためには、各素子の値を低速に変更しなければならな
い。ゆえに両者を同時に実現することは不可能である。
プ動作するために各素子の値を定めると、超域減変調は
全くかからないシンセサイザとなり、超低域変調を行う
ためには、各素子の値を低速に変更しなければならな
い。ゆえに両者を同時に実現することは不可能である。
【０００５】このような従来のコードレス電話の無線回
路部に搭載された周波数シンセサイザ回路に求められる
技術的要求としては、高速のロックアップ（チャンネル
切替）タイム特性か、あるいは逆にこの高速ロックアッ
プを行わない代わりに５０ヘルツ程度の超低周波域まで
直接ＦＭ変調を可能とさせるもののみで、両者の特性を
同時に実現させる要求はなかった。すなわち高速ロック
アップを行うと超低周波変調は不可能となり逆に超低周
波変調を実現すると高速ロックアップが不可能となると
いう技術的問題が内在しているのである。
路部に搭載された周波数シンセサイザ回路に求められる
技術的要求としては、高速のロックアップ（チャンネル
切替）タイム特性か、あるいは逆にこの高速ロックアッ
プを行わない代わりに５０ヘルツ程度の超低周波域まで
直接ＦＭ変調を可能とさせるもののみで、両者の特性を
同時に実現させる要求はなかった。すなわち高速ロック
アップを行うと超低周波変調は不可能となり逆に超低周
波変調を実現すると高速ロックアップが不可能となると
いう技術的問題が内在しているのである。
【０００６】一方、コードレス電話を発展させたシステ
ムコードレス電話においては自動車電話などのセルラー
方式と同様に複数の基地局が形成する異なったセル間を
通話を途切れることなく移動できるいわゆるハンドオー
バー技術が使用されている。このため、通話中のゾーン
切替を自動的に行うために、その制御のため音声通話帯
域外の例えば３００Ｈｚ以下の超低域周波数を引きあて
て使用する場合が一般的である。
ムコードレス電話においては自動車電話などのセルラー
方式と同様に複数の基地局が形成する異なったセル間を
通話を途切れることなく移動できるいわゆるハンドオー
バー技術が使用されている。このため、通話中のゾーン
切替を自動的に行うために、その制御のため音声通話帯
域外の例えば３００Ｈｚ以下の超低域周波数を引きあて
て使用する場合が一般的である。
【０００７】
【発明が解決しようとする課題】このような動作を行う
システムコードレス電話の無線部分にはシステム全体の
動作タイミングの都合や、空きチャンネル制御通話瞬断
防止のために、そのチャンネル切替時間には高速性が要
求される、これを行うにはシンセサイザのロックアップ
タイムを低速にすることはできない。そのため、従来の
場合はシンセサイザに直接変調することを採用せずに回
路が複雑化し、かつコストアップを招く他の変調回路を
搭載してシンセサイザを高速とするか、あるいは超低域
の直接変調を行うものの、高速動作をあきらめるかのい
ずれかであった。また、高速動作を行うシンセサイザの
出力信号は、低速のものに比べ、Ｃ／Ｎ，Ｓ／Ｎが悪化
していた。
システムコードレス電話の無線部分にはシステム全体の
動作タイミングの都合や、空きチャンネル制御通話瞬断
防止のために、そのチャンネル切替時間には高速性が要
求される、これを行うにはシンセサイザのロックアップ
タイムを低速にすることはできない。そのため、従来の
場合はシンセサイザに直接変調することを採用せずに回
路が複雑化し、かつコストアップを招く他の変調回路を
搭載してシンセサイザを高速とするか、あるいは超低域
の直接変調を行うものの、高速動作をあきらめるかのい
ずれかであった。また、高速動作を行うシンセサイザの
出力信号は、低速のものに比べ、Ｃ／Ｎ，Ｓ／Ｎが悪化
していた。
【０００８】本発明の目的は、従来技術のこのような欠
点を解消し、高速ロックアップ特性と超低周波変調特性
を併有する周波数シンセサイザ回路を提供することにあ
る。
点を解消し、高速ロックアップ特性と超低周波変調特性
を併有する周波数シンセサイザ回路を提供することにあ
る。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明の周波数シンセサイザ回路は、電圧制御発振
器と可変分周器と位相比較器とローパスフィルタと基準
発振器により構成される周波数シンセサイザにおいて、
前記位相比較器又は前記電圧制御発振器の変換利得の高
低に従って、前記ローパスフィルタの遮断周波数が低高
となるように同時に切り換える構成を有している。
に、本発明の周波数シンセサイザ回路は、電圧制御発振
器と可変分周器と位相比較器とローパスフィルタと基準
発振器により構成される周波数シンセサイザにおいて、
前記位相比較器又は前記電圧制御発振器の変換利得の高
低に従って、前記ローパスフィルタの遮断周波数が低高
となるように同時に切り換える構成を有している。
【００１０】
【実施例】以下本発明の実施例について説明する。図１
は本発明の実施例の一例であって、ＳＷ1 はローパスフ
ィルタの時定数（濾波特性）を切り換えるスイッチであ
り、ＳＷ1 閉時は高速動作に適した値が、ＳＷ1 開時は
低域変調に適した値が選ばれる。ＳＷ2 は位相比較器の
出力する制御電圧Ｖe の変化範囲を、トランジスタに加
える電圧をダイオードＤ1 の順方向電圧降下分だけ減じ
て、変換利得を減ずるか否かを切り換えるスイッチであ
る。これら２つのスイッチＳＷ1 ，ＳＷ2 は連動してお
り、ＳＷ1 が閉のときＳＷ2 が開、逆にＳＷ1 が開であ
るときＳＷ2 は閉という動作をする。他の部分について
は図５の従来例と同様の構成である。
は本発明の実施例の一例であって、ＳＷ1 はローパスフ
ィルタの時定数（濾波特性）を切り換えるスイッチであ
り、ＳＷ1 閉時は高速動作に適した値が、ＳＷ1 開時は
低域変調に適した値が選ばれる。ＳＷ2 は位相比較器の
出力する制御電圧Ｖe の変化範囲を、トランジスタに加
える電圧をダイオードＤ1 の順方向電圧降下分だけ減じ
て、変換利得を減ずるか否かを切り換えるスイッチであ
る。これら２つのスイッチＳＷ1 ，ＳＷ2 は連動してお
り、ＳＷ1 が閉のときＳＷ2 が開、逆にＳＷ1 が開であ
るときＳＷ2 は閉という動作をする。他の部分について
は図５の従来例と同様の構成である。
【００１１】次に、図１の回路の動作を説明する。回路
が動作を始め出力周波数が安定するまでの間、ＳＷ1 は
閉の状態、ＳＷ2 は開の状態を保つ。ＳＷ1 が閉である
ときローパスフィルタの特性は高速動作に適した値とな
るので回路は高速に安定し、高速ロックアップ特性を得
る。回路が安定したのち、ＳＷ1 を開とする。するとロ
ーパスフィルタの特性は超低域変調が可能となる値とな
り、変調入力端子から変調信号と入力すれば、出力には
ＦＭ変調波が得られる。なおかつ、動作が低速化するの
で、出力信号のＳ／Ｎ，Ｃ／Ｎの改善も見込まれる。
が動作を始め出力周波数が安定するまでの間、ＳＷ1 は
閉の状態、ＳＷ2 は開の状態を保つ。ＳＷ1 が閉である
ときローパスフィルタの特性は高速動作に適した値とな
るので回路は高速に安定し、高速ロックアップ特性を得
る。回路が安定したのち、ＳＷ1 を開とする。するとロ
ーパスフィルタの特性は超低域変調が可能となる値とな
り、変調入力端子から変調信号と入力すれば、出力には
ＦＭ変調波が得られる。なおかつ、動作が低速化するの
で、出力信号のＳ／Ｎ，Ｃ／Ｎの改善も見込まれる。
【００１２】しかしこのとき、単にＳＷ1 のみを切り換
えただけでこの動作をおこなうと以下のような問題が生
ずる。それは、動作開始から安定するまでの間のＳＷ1
を閉じている状態のとき、Ｖe に含まれる交流成分Ｖ
eAC とＶCONTに含まれる交流成分ＶCAC との間には、コ
ンデンサＣのインピーダンスが、Ｒ1 ，Ｒ2 ，Ｒ3 の抵
抗値ｒ1 ，ｒ2 ，ｒ3 に比べて充分インピーダンスが低
いとみなせるので の関係が成立する。
えただけでこの動作をおこなうと以下のような問題が生
ずる。それは、動作開始から安定するまでの間のＳＷ1
を閉じている状態のとき、Ｖe に含まれる交流成分Ｖ
eAC とＶCONTに含まれる交流成分ＶCAC との間には、コ
ンデンサＣのインピーダンスが、Ｒ1 ，Ｒ2 ，Ｒ3 の抵
抗値ｒ1 ，ｒ2 ，ｒ3 に比べて充分インピーダンスが低
いとみなせるので の関係が成立する。
【００１３】次にＳＷ1 を開とした瞬間、両者の関係は
（２）式のようになる。 ここで、（１）（２）式のＶCAC とＶ’CAC を比較した
場合、ｒ1 ＞０ ｒ2 ＞０ ｒ3 ＞０ であれば次式が
成り立つので ＶＣＡＣ とＶ’CAC は ＶCAC ＞Ｖ’CAC ……（４） となる。すなわち、ＳＷ1 を閉から開にした瞬間、Ｖ
CONTに含まれている交流成分が、いきなりＶCAC から
Ｖ’CAC に変わりこの変化後のＶ’CAC がＶCAC より瞬
間的に少なくなるためこの減少した分電圧制御発振器の
出力周波数ｆv が変動し、出力に大きなポップノイズの
ＦＭ変調がかかってしまい、通信路に大きな衝撃音とな
って入りこむことになる。よってＳＷ1 を切り換えるの
みでは通信に供するに耐えぬものとなる。この様子を図
２に示す。
（２）式のようになる。 ここで、（１）（２）式のＶCAC とＶ’CAC を比較した
場合、ｒ1 ＞０ ｒ2 ＞０ ｒ3 ＞０ であれば次式が
成り立つので ＶＣＡＣ とＶ’CAC は ＶCAC ＞Ｖ’CAC ……（４） となる。すなわち、ＳＷ1 を閉から開にした瞬間、Ｖ
CONTに含まれている交流成分が、いきなりＶCAC から
Ｖ’CAC に変わりこの変化後のＶ’CAC がＶCAC より瞬
間的に少なくなるためこの減少した分電圧制御発振器の
出力周波数ｆv が変動し、出力に大きなポップノイズの
ＦＭ変調がかかってしまい、通信路に大きな衝撃音とな
って入りこむことになる。よってＳＷ1 を切り換えるの
みでは通信に供するに耐えぬものとなる。この様子を図
２に示す。
【００１４】このポップノイズの発生した原因は、そも
そもＳＷ1 を開くことによってＶCONTに含まれる交流成
分の量がＶCAC からＶ’CAC へ変動するためであった。
よってこの変動をなくし、（４）式において、次式が成
立するような ＶCAC ＝Ｖ’CAC ………（５） 条件を作り出せば、この変動は無くなるはずである。こ
こで例えば（１）式中のＶeAC と（２）式中のＶeAC と
をそれぞれ変化させたと仮定して、それぞれＶeAC1，Ｖ
eAC2とする。すなわち、（１）式は （２）式は のように書き換えられる。ここで、（６），（７）を
（５）式に代入すると （８）式を展開して、（９）を得る。
そもＳＷ1 を開くことによってＶCONTに含まれる交流成
分の量がＶCAC からＶ’CAC へ変動するためであった。
よってこの変動をなくし、（４）式において、次式が成
立するような ＶCAC ＝Ｖ’CAC ………（５） 条件を作り出せば、この変動は無くなるはずである。こ
こで例えば（１）式中のＶeAC と（２）式中のＶeAC と
をそれぞれ変化させたと仮定して、それぞれＶeAC1，Ｖ
eAC2とする。すなわち、（１）式は （２）式は のように書き換えられる。ここで、（６），（７）を
（５）式に代入すると （８）式を展開して、（９）を得る。
【００１５】従って、ＶeAC1とＶeAC2の間に、（９）式
の関係が成立するようにすれば、（５）式が成立しポッ
プノイズを消すことができる。以上から、ＳＷ1 の切り
換えに同期してＶe の交流成分量をＶeAC1からＶeAC2に
切り換えればよいことになる。
の関係が成立するようにすれば、（５）式が成立しポッ
プノイズを消すことができる。以上から、ＳＷ1 の切り
換えに同期してＶe の交流成分量をＶeAC1からＶeAC2に
切り換えればよいことになる。
【００１６】図１の回路例では、Ｖe の出力回路に加え
る電源電圧を、ＳＷ2 閉時は直接、ＳＷ2 開時にはダイ
オードＤ1 の順方向電圧降下分だけ減少させることによ
り、Ｖe に含まれる交流成分がｒ1 ‖ｒ3 ＋ｒ／ｒ1 ＋
ｒ2 倍に減少するようにループ全体の利得配分を行って
あるためＳＷ2 開時すなわち、ＳＷ1 閉時にはＶeAC1に
相当する出力が、ＳＷ 閉時にはすなわち、ＳＷ1 開時
にはＶeAC2に相当する出力がローパスフィルタに加わり
結局ローパスフィルタの切替による分圧比の変化がこ
の、ローパスフィルタに加える電圧の変化で打ち消され
てローパスフィルタ出力にはポップノイズの原因となる
電圧変動が発生しないことになる。以上が本発明の原理
と実施例である。
る電源電圧を、ＳＷ2 閉時は直接、ＳＷ2 開時にはダイ
オードＤ1 の順方向電圧降下分だけ減少させることによ
り、Ｖe に含まれる交流成分がｒ1 ‖ｒ3 ＋ｒ／ｒ1 ＋
ｒ2 倍に減少するようにループ全体の利得配分を行って
あるためＳＷ2 開時すなわち、ＳＷ1 閉時にはＶeAC1に
相当する出力が、ＳＷ 閉時にはすなわち、ＳＷ1 開時
にはＶeAC2に相当する出力がローパスフィルタに加わり
結局ローパスフィルタの切替による分圧比の変化がこ
の、ローパスフィルタに加える電圧の変化で打ち消され
てローパスフィルタ出力にはポップノイズの原因となる
電圧変動が発生しないことになる。以上が本発明の原理
と実施例である。
【００１７】図３は本実施例の回路によるポップノイズ
除去後の様子である。
除去後の様子である。
【００１８】また、図４は本発明の他の実施例で、位相
比較器を２台（３ａ，３ｂ）備え、それぞれの変換利得
を一方は高く、他方は低く設定しておき、ＳＷ2 により
どちらの位相比較器を使用するかを選択する。この場合
もＳＷ1 ＳＷ2 を同期して切替えて図１の実施例と同様
な結果を得ることができる。
比較器を２台（３ａ，３ｂ）備え、それぞれの変換利得
を一方は高く、他方は低く設定しておき、ＳＷ2 により
どちらの位相比較器を使用するかを選択する。この場合
もＳＷ1 ＳＷ2 を同期して切替えて図１の実施例と同様
な結果を得ることができる。
【００１９】図６は、従来の方式により超低周波変調が
可能となるようなシンセサイザを構成した場合の出力が
安定するまでに要する時間を図３と同一条件で測定した
ものである。非常に長い時間を要していたことが判る。
可能となるようなシンセサイザを構成した場合の出力が
安定するまでに要する時間を図３と同一条件で測定した
ものである。非常に長い時間を要していたことが判る。
【００２０】
【発明の効果】以上詳細に説明したように、本発明は一
つのシンセサイザ回路で、高速ロックアップ特性と超低
周波変調特性とを同時に実現したものである。応用分野
はシステムコードレステレホン，フルコードレスボタン
電話，その他高速ロックアップタイムと超低周波変調を
同時に必要とする無線通信機器をはじめとするシンセサ
イザ応用製品であり、実用的価値は大である。
つのシンセサイザ回路で、高速ロックアップ特性と超低
周波変調特性とを同時に実現したものである。応用分野
はシステムコードレステレホン，フルコードレスボタン
電話，その他高速ロックアップタイムと超低周波変調を
同時に必要とする無線通信機器をはじめとするシンセサ
イザ応用製品であり、実用的価値は大である。
【図１】本発明の１実施例を示す回路図である。
【図２】本発明の動作を説明するための特性図である。
【図３】本発明によるロックアップ特性例図である。
【図４】本発明の他の実施を示す回路図である。
【図５】従来方式のシンセサイザの構成例を示す回路図
である。
である。
【図６】従来の方式によるシンセサイザのロックアップ
特性例図である。
特性例図である。
１ 電圧制御発振器 ２ 分周波器 ３，３ａ，３ｂ 位相比較器 ４ 基準発振器 Ｒ1 ，Ｒ2 ，Ｒ3 抵抗 ＳＷ1 ，ＳＷ2 スイッチ Ｄ1 ダイオード
Claims (1)
- 【請求項１】 電圧制御発振器と可変分周器と位相比較
器とローパスフィルタと基準発振器により構成される周
波数シンセサイザにおいて、 前記位相比較器又は前記電圧制御発振器の変換利得の高
低に従って、前記ローパスフィルタの遮断周波数が低高
となるように同時に切り換える構成を有することを特徴
とする周波数シンセサイザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3273504A JPH0590840A (ja) | 1991-09-26 | 1991-09-26 | 周波数シンセサイザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3273504A JPH0590840A (ja) | 1991-09-26 | 1991-09-26 | 周波数シンセサイザ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590840A true JPH0590840A (ja) | 1993-04-09 |
Family
ID=17528816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3273504A Pending JPH0590840A (ja) | 1991-09-26 | 1991-09-26 | 周波数シンセサイザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590840A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667553B2 (en) | 2006-02-15 | 2010-02-23 | Rohm Co., Ltd. | Frequency modulator using PLL |
-
1991
- 1991-09-26 JP JP3273504A patent/JPH0590840A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667553B2 (en) | 2006-02-15 | 2010-02-23 | Rohm Co., Ltd. | Frequency modulator using PLL |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000165459A (ja) | 位相同期ル―プおよびその方法 | |
| US5790942A (en) | Frequency modulation radio transmission device | |
| US6112068A (en) | Phase-locked loop circuit with switchable outputs for multiple loop filters | |
| US7039380B2 (en) | Automatic center frequency tuning of a voltage controlled oscillator | |
| KR100290670B1 (ko) | 위상동기루프를사용한주파수합성기의락-업고속화회로 | |
| JP2000031898A (ja) | 移動電話用の送受信システム及び送信方法 | |
| EP1227592A2 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JPH0590840A (ja) | 周波数シンセサイザ回路 | |
| JPH04101515A (ja) | 電圧制御発振器の制御回路 | |
| JP3556917B2 (ja) | 周波数シンセサイザ | |
| JP2944520B2 (ja) | 無線電話装置 | |
| JPH024020A (ja) | マイクロ波帯シンセサイザ | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| JP3148448B2 (ja) | 通信機 | |
| JPH02246423A (ja) | 位相同期式周波数シンセサイザ | |
| JPH07240697A (ja) | 周波数シンセサイザ回路 | |
| JPH04100331A (ja) | コードレス電話装置 | |
| JPH01129615A (ja) | 周波数シンセサイザ装置 | |
| JPH04363921A (ja) | 自動車電話用シンセサイザ | |
| JPH0865159A (ja) | 周波数シンセサイザ | |
| JP2000013256A (ja) | 送信回路 | |
| KR19980029663U (ko) | 록-업(lock-up)타임 조정이 가능한 위상동기루프 | |
| JPH09219642A (ja) | 周波数シンセサイザ | |
| JPH03147409A (ja) | 周波数変調器 | |
| WO2004109928A1 (ja) | 周波数シンセサイザ及び無線通信装置 |