JPH0342009B2 - - Google Patents
Info
- Publication number
- JPH0342009B2 JPH0342009B2 JP59130375A JP13037584A JPH0342009B2 JP H0342009 B2 JPH0342009 B2 JP H0342009B2 JP 59130375 A JP59130375 A JP 59130375A JP 13037584 A JP13037584 A JP 13037584A JP H0342009 B2 JPH0342009 B2 JP H0342009B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- reference voltage
- limit reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 32
- 239000003990 capacitor Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、低電圧で駆動する電圧制御発振器
の発振停止制御に関する。
の発振停止制御に関する。
従来の技術
１〜3V程度の低電圧で駆動されるFMステレオ
復調装置に設置される位相同期ルーブには、第２
図に示すように、低電圧で駆動できる電圧制御発
振器が用いられている。
復調装置に設置される位相同期ルーブには、第２
図に示すように、低電圧で駆動できる電圧制御発
振器が用いられている。
この電圧制御発振器は、半導体集積回路上の第
１のトランジスタ４、第２のトランジスタ６、第
３のトランジスタ１２、第４のトランジスタ１
４、第５のトランジスタ２８、第６のトランジス
タ３０、第７のトランジスタ２４、第８のトラン
ジスタ２６、第９のトランジスタ１８、第10のト
ランジスタ２０とともにトランジスタ２，８，１
０，１６，２２，３２，３４，３６，３８、第２
の抵抗４６、第３の抵抗５０、第４の抵抗４８及
び抵抗４０，４２，４４，５２，５４，５６，５
８，６０，６２、外部接続用端子６４に接続され
たコンデンサ６６、第１の抵抗としての抵抗６８
および可変抵抗７０で構成されており、トランジ
スタ３０のベース側には制御電圧を制御電流に変
換する電圧／電流変換器からなる制御電流源とし
ての電流増幅器７２から制御電流が与えられる。
この制御電流によつて得られる発振出力は、トラ
ンジスタ２２のコレクタから取り出されて分周器
７４に加えられ、位相同期ループの所定周波数に
変換される。
１のトランジスタ４、第２のトランジスタ６、第
３のトランジスタ１２、第４のトランジスタ１
４、第５のトランジスタ２８、第６のトランジス
タ３０、第７のトランジスタ２４、第８のトラン
ジスタ２６、第９のトランジスタ１８、第10のト
ランジスタ２０とともにトランジスタ２，８，１
０，１６，２２，３２，３４，３６，３８、第２
の抵抗４６、第３の抵抗５０、第４の抵抗４８及
び抵抗４０，４２，４４，５２，５４，５６，５
８，６０，６２、外部接続用端子６４に接続され
たコンデンサ６６、第１の抵抗としての抵抗６８
および可変抵抗７０で構成されており、トランジ
スタ３０のベース側には制御電圧を制御電流に変
換する電圧／電流変換器からなる制御電流源とし
ての電流増幅器７２から制御電流が与えられる。
この制御電流によつて得られる発振出力は、トラ
ンジスタ２２のコレクタから取り出されて分周器
７４に加えられ、位相同期ループの所定周波数に
変換される。
この電圧制御発振器において、トランジスタ２
４，２６は電圧比較器を構成し、トランジスタ２
８，３０は各トランジスタ２４，２６のベースに
対して電圧シフト回路を構成している。また、ト
ランジスタ３２はベースにバイアスでバイアス電
圧VBが加えられて定電流を発生する定電流源を
構成している。
４，２６は電圧比較器を構成し、トランジスタ２
８，３０は各トランジスタ２４，２６のベースに
対して電圧シフト回路を構成している。また、ト
ランジスタ３２はベースにバイアスでバイアス電
圧VBが加えられて定電流を発生する定電流源を
構成している。
トランジスタ２８のベースには、トランジスタ
３０のベースに加えられるコンデンサ６６の端子
電圧に対応して下限基準電圧VLおよび上限基準
電圧VHが設定される。すなわち、下限基準電圧
VLは、電流反転回路を構成するトランジスタ８，
１０が導通してトランジスタ１２が導通し、トラ
ンジスタ１４，１６が非導通状態にあるとき、ト
ランジスタ１２のエミツタに発生する電源電圧
Vccからトランジスタ１０のエミツタ・コレクタ
間電圧VECおよびトランジスタ１２のベース・エ
ミツタ間電圧VBEを減じて得られる電圧（Vcc−
VEC−VBE）を抵抗４６，５０で分圧して設定さ
れる。また、上限基準電圧VHは、トランジスタ
８，１０，１２およびトランジスタ１４が導通状
態にあるときに設定され、トランジスタ１４のエ
ミツタにもトランジスタ１２のエミツタと同値の
電圧が発生するので、抵抗４６，４８の並列抵抗
値と抵抗５０の分圧によつて設定される。
３０のベースに加えられるコンデンサ６６の端子
電圧に対応して下限基準電圧VLおよび上限基準
電圧VHが設定される。すなわち、下限基準電圧
VLは、電流反転回路を構成するトランジスタ８，
１０が導通してトランジスタ１２が導通し、トラ
ンジスタ１４，１６が非導通状態にあるとき、ト
ランジスタ１２のエミツタに発生する電源電圧
Vccからトランジスタ１０のエミツタ・コレクタ
間電圧VECおよびトランジスタ１２のベース・エ
ミツタ間電圧VBEを減じて得られる電圧（Vcc−
VEC−VBE）を抵抗４６，５０で分圧して設定さ
れる。また、上限基準電圧VHは、トランジスタ
８，１０，１２およびトランジスタ１４が導通状
態にあるときに設定され、トランジスタ１４のエ
ミツタにもトランジスタ１２のエミツタと同値の
電圧が発生するので、抵抗４６，４８の並列抵抗
値と抵抗５０の分圧によつて設定される。
したがつて、トランジスタ１４，１６の不均一
性や電圧比較器のオフセツトなどの原因によつて
トランジスタ２６のベース電位よりトランジスタ
２４のベース電位が低くなつているものとする
と、トランジスタ２６はカツトオフ状態、トラン
ジスタ２４は導通状態となり、トランジスタ１
８，２０も導通する。この結果、トランジスタ１
８に流れる電流は、トランジスタ１４，１６のベ
ースに流れ込み、トランジスタ１４，１６が導通
する。トランジスタ１４から抵抗４８，５０に電
流が流れ、トランジスタ２８のベースには上限基
準電圧VHが加えられるとともに、トランジスタ
１６から抵抗５２を介してコンデンサ６６に電流
が流れ込む。コンデンサ６６の充電が進行し、そ
の端子電圧が上限基準電圧VHに到達すると、ト
ランジスタ２６が導通状態、トランジスタ２４が
カツトオフ状態に切換わる。これによつて、トラ
ンジスタ１４，１６も非導通状態となると、コン
デンサ６６の充電が解除されるとともに、抵抗６
８および可変抵抗７０を介して自然放電状態とな
る。このとき、トランジスタ２８のベースに加え
られていた上限基準電圧VHは、下限基準電圧VL
に切換わる。そして、コンデンサ６６の放電が進
行し、その端子電圧が下限基準電圧VLに到達す
ると、トランジスタ２４が導通状態、トランジス
タ２６がカツトオフ状態となり、トランジスタ２
８には上限基準電圧VHが設定され、コンデンサ
６６は充電状態となる。
性や電圧比較器のオフセツトなどの原因によつて
トランジスタ２６のベース電位よりトランジスタ
２４のベース電位が低くなつているものとする
と、トランジスタ２６はカツトオフ状態、トラン
ジスタ２４は導通状態となり、トランジスタ１
８，２０も導通する。この結果、トランジスタ１
８に流れる電流は、トランジスタ１４，１６のベ
ースに流れ込み、トランジスタ１４，１６が導通
する。トランジスタ１４から抵抗４８，５０に電
流が流れ、トランジスタ２８のベースには上限基
準電圧VHが加えられるとともに、トランジスタ
１６から抵抗５２を介してコンデンサ６６に電流
が流れ込む。コンデンサ６６の充電が進行し、そ
の端子電圧が上限基準電圧VHに到達すると、ト
ランジスタ２６が導通状態、トランジスタ２４が
カツトオフ状態に切換わる。これによつて、トラ
ンジスタ１４，１６も非導通状態となると、コン
デンサ６６の充電が解除されるとともに、抵抗６
８および可変抵抗７０を介して自然放電状態とな
る。このとき、トランジスタ２８のベースに加え
られていた上限基準電圧VHは、下限基準電圧VL
に切換わる。そして、コンデンサ６６の放電が進
行し、その端子電圧が下限基準電圧VLに到達す
ると、トランジスタ２４が導通状態、トランジス
タ２６がカツトオフ状態となり、トランジスタ２
８には上限基準電圧VHが設定され、コンデンサ
６６は充電状態となる。
このような発振動作によつて、自走発振周波数
が決定され、このような自走発振ではトランジス
タ２８のベース（Ａ点）には、第３図Ａに示す電
圧波形、トランジスタ３０のベース（Ｂ点）に
は、第３図Ｂに示す電圧波形が発生する。
が決定され、このような自走発振ではトランジス
タ２８のベース（Ａ点）には、第３図Ａに示す電
圧波形、トランジスタ３０のベース（Ｂ点）に
は、第３図Ｂに示す電圧波形が発生する。
また、この電圧制御発振器には、電流増幅器７
２から制御電流が与えられており、この制御電流
は電流増幅器７２から流出または電流増幅器７２
への扱い込みによつて与えられることから、これ
によつて、コンデンサ６６の充放電が制御され、
発振周波数は電流増幅器７２の制御電流によつて
制御されることになる。
２から制御電流が与えられており、この制御電流
は電流増幅器７２から流出または電流増幅器７２
への扱い込みによつて与えられることから、これ
によつて、コンデンサ６６の充放電が制御され、
発振周波数は電流増幅器７２の制御電流によつて
制御されることになる。
そして、FMステレオ復調装置においては、
AM放送を受信している場合、あるいは強制的に
モノラル復調に切換える場合には、ビート障害や
電力損失を削減するなどの理由から電圧制御発振
器の動作を停止させている。
AM放送を受信している場合、あるいは強制的に
モノラル復調に切換える場合には、ビート障害や
電力損失を削減するなどの理由から電圧制御発振
器の動作を停止させている。
したがつて、第２図に示す電圧制御発振器で
は、発振を停止するためにスイツチング回路７６
が設置されている。このスイツチング回路７６
は、トランジスタ７８および抵抗８０，８２で構
成されており、制御入力端子８４に加えられる制
御入力によつて導通することにより、トランジス
タ１０のコレクタ電流を接地側に放流するととも
に、トランジスタ１２のベース電位を低レベルに
移行させるものである。
は、発振を停止するためにスイツチング回路７６
が設置されている。このスイツチング回路７６
は、トランジスタ７８および抵抗８０，８２で構
成されており、制御入力端子８４に加えられる制
御入力によつて導通することにより、トランジス
タ１０のコレクタ電流を接地側に放流するととも
に、トランジスタ１２のベース電位を低レベルに
移行させるものである。
このような部位にスイツチング回路７６を設置
するのは、 (1) トランジスタ１０を流れる電流は定電流であ
り、トランジスタ７８で接地側に放流しても、
隣接する回路に影響を与えないこと、 (2) 単一のトランジスタ７８のみでその発振停止
が可能であること、 (3) トランジスタ１０に流れる電流が僅かな定電
流であり、無効電流の損失を低く抑えられるこ
と などの理由からである。
するのは、 (1) トランジスタ１０を流れる電流は定電流であ
り、トランジスタ７８で接地側に放流しても、
隣接する回路に影響を与えないこと、 (2) 単一のトランジスタ７８のみでその発振停止
が可能であること、 (3) トランジスタ１０に流れる電流が僅かな定電
流であり、無効電流の損失を低く抑えられるこ
と などの理由からである。
すなわち、3Vを越える電圧で駆動される電圧
制御発振器の発振を停止する場合には、ある程度
の損失が生じても問題は無いが、3V以下の低電
圧で駆動される電圧制御発振器では、無効電流の
流出を極力抑制することが必要であり、複雑な発
振停止手段を設置することは、半導体集積回路を
構成する上で不経済であり、回路設計上、好まし
くない。たとえば、トランジスタ２４をカツトオ
フ状態にして発振を停止させた場合、発振は停止
するものの、トランジスタ２６は導通状態とな
り、トランジスタ２６には発振動作時と変わらな
い電流が流れる。また、電圧制御発振器のみ電源
を遮断すれば、理論的には発振停止が可能である
が、半導体集積回路に他の回路とともに形成され
るため、実際的でない。
制御発振器の発振を停止する場合には、ある程度
の損失が生じても問題は無いが、3V以下の低電
圧で駆動される電圧制御発振器では、無効電流の
流出を極力抑制することが必要であり、複雑な発
振停止手段を設置することは、半導体集積回路を
構成する上で不経済であり、回路設計上、好まし
くない。たとえば、トランジスタ２４をカツトオ
フ状態にして発振を停止させた場合、発振は停止
するものの、トランジスタ２６は導通状態とな
り、トランジスタ２６には発振動作時と変わらな
い電流が流れる。また、電圧制御発振器のみ電源
を遮断すれば、理論的には発振停止が可能である
が、半導体集積回路に他の回路とともに形成され
るため、実際的でない。
発明が解決しようとする問題点
しかしながら、トランジスタ１０のコレクタと
接地点との間にスイツチング回路７６を設置した
場合、トランジスタ２８のベースを接地電位に低
下させることにより、その発振を停止させてい
る。
接地点との間にスイツチング回路７６を設置した
場合、トランジスタ２８のベースを接地電位に低
下させることにより、その発振を停止させてい
る。
この場合、トランジスタ２４のベースにインパ
ルス状のノイズが加わると、瞬間的にトランジス
タ２４が導通状態となるため、スイツチング回路
７６のトランジスタ７８が導通状態にあるにもか
かわらず、電圧制御発振器が動作状態に移行し、
発振を生じる欠点がある。
ルス状のノイズが加わると、瞬間的にトランジス
タ２４が導通状態となるため、スイツチング回路
７６のトランジスタ７８が導通状態にあるにもか
かわらず、電圧制御発振器が動作状態に移行し、
発振を生じる欠点がある。
そこで、この発明は、このようなノイズによる
誤動作を防止した電圧制御発振器の提供を目的と
する。
誤動作を防止した電圧制御発振器の提供を目的と
する。
問題点を解決するための手段
この発明の電圧制御発振器は、制御電圧に応じ
た制御電流を発生する制御電流源（電流増幅器７
２）と、この制御電流源から供給される制御電流
によつて充電されるコンデンサ６６と、このコン
デンサに並列に接続されて前記コンデンサの放電
回路を成す第１の抵抗（抵抗６８、可変抵抗７
０）と、定電流を発生する定電流源（トランジス
タ３２）と、この定電流源で発生させた定電流を
分配する第１及び第２のトランジスタ４，６を備
えた電流反転回路と、前記定電流源からの定電流
をベースに受けて導通する第３のトランジスタ１
２とともに、発振出力に応じて導通する第４のト
ランジスタ１４が設置され、前記第３のトランジ
スタに第２及び第３の抵抗４６，５０を直列に接
続して前記第２及び第３の抵抗の接続点に下限基
準電圧を発生するとともに、前記第３のトランジ
スタ及び前記第２の抵抗４６の直列回路に前記第
４のトランジスタ及び第４の抵抗４８の直列回路
を並列に接続し、前記第４のトランジスタの導通
により上限基準電圧を発生する基準電圧発生回路
と、前記第１のトランジスタを通して前記定電流
が供給されるとともに、ベースに下限基準電圧又
は上限基準電圧が加えられ、前記下限基準電圧又
は前記上限基準電圧をベース・エミツタ間電圧だ
けレベルシフトさせる第５のトランジスタ２８
と、前記第２のトランジスタを通して前記定電流
が供給されるとともに、ベースに前記コンデンサ
の充電電圧が加えられ、その充電電圧をベース・
エミツタ間電圧だけレベルシフトさせる第６のト
ランジスタ３０と、エミツタが共通に接続された
第７及び第８のトランジスタ２４，２６からなる
差動対が設置され、前記第７のトランジスタ側に
ベース・コレクタを共通にした第９のトランジス
タ１８が直列に接続され、この第９のトランジス
タのベース・コレクタにベースが共通に接続され
た第10のトランジスタ２０が前記第８のトランジ
スタに直列に接続され、前記第３のトランジスタ
でレベルシフトされた前記下限基準電圧又は前記
上限基準電圧が前記第７のトランジスタ２４のベ
ースに加えられ、かつ、前記第６のトランジスタ
でレベルシフトされた前記充電電圧が前記第８の
トランジスタのベースに加えられて前記コンデン
サの充電電圧と前記下限基準電圧又は前記上限基
準電圧とを比較し、大小関係に応じたスイツチン
グ動作をするとともに、前記第４のトランジスタ
のベースに加えるべき前記発振出力が前記第10の
トランジスタのコレクタ側から取り出される電圧
比較器とを備えた電圧制御発振回路であつて、発
振停止信号がベースに加えられて導通する第11の
トランジスタ７８により、前記第７のトランジス
タのベース電位を前記第７のトランジスタが非導
通領域に移行する程度に低下させるスイツチング
回路７６を設置したことを特徴とするものであ
る。
た制御電流を発生する制御電流源（電流増幅器７
２）と、この制御電流源から供給される制御電流
によつて充電されるコンデンサ６６と、このコン
デンサに並列に接続されて前記コンデンサの放電
回路を成す第１の抵抗（抵抗６８、可変抵抗７
０）と、定電流を発生する定電流源（トランジス
タ３２）と、この定電流源で発生させた定電流を
分配する第１及び第２のトランジスタ４，６を備
えた電流反転回路と、前記定電流源からの定電流
をベースに受けて導通する第３のトランジスタ１
２とともに、発振出力に応じて導通する第４のト
ランジスタ１４が設置され、前記第３のトランジ
スタに第２及び第３の抵抗４６，５０を直列に接
続して前記第２及び第３の抵抗の接続点に下限基
準電圧を発生するとともに、前記第３のトランジ
スタ及び前記第２の抵抗４６の直列回路に前記第
４のトランジスタ及び第４の抵抗４８の直列回路
を並列に接続し、前記第４のトランジスタの導通
により上限基準電圧を発生する基準電圧発生回路
と、前記第１のトランジスタを通して前記定電流
が供給されるとともに、ベースに下限基準電圧又
は上限基準電圧が加えられ、前記下限基準電圧又
は前記上限基準電圧をベース・エミツタ間電圧だ
けレベルシフトさせる第５のトランジスタ２８
と、前記第２のトランジスタを通して前記定電流
が供給されるとともに、ベースに前記コンデンサ
の充電電圧が加えられ、その充電電圧をベース・
エミツタ間電圧だけレベルシフトさせる第６のト
ランジスタ３０と、エミツタが共通に接続された
第７及び第８のトランジスタ２４，２６からなる
差動対が設置され、前記第７のトランジスタ側に
ベース・コレクタを共通にした第９のトランジス
タ１８が直列に接続され、この第９のトランジス
タのベース・コレクタにベースが共通に接続され
た第10のトランジスタ２０が前記第８のトランジ
スタに直列に接続され、前記第３のトランジスタ
でレベルシフトされた前記下限基準電圧又は前記
上限基準電圧が前記第７のトランジスタ２４のベ
ースに加えられ、かつ、前記第６のトランジスタ
でレベルシフトされた前記充電電圧が前記第８の
トランジスタのベースに加えられて前記コンデン
サの充電電圧と前記下限基準電圧又は前記上限基
準電圧とを比較し、大小関係に応じたスイツチン
グ動作をするとともに、前記第４のトランジスタ
のベースに加えるべき前記発振出力が前記第10の
トランジスタのコレクタ側から取り出される電圧
比較器とを備えた電圧制御発振回路であつて、発
振停止信号がベースに加えられて導通する第11の
トランジスタ７８により、前記第７のトランジス
タのベース電位を前記第７のトランジスタが非導
通領域に移行する程度に低下させるスイツチング
回路７６を設置したことを特徴とするものであ
る。
作 用
スイツチング回路を発振停止信号によつて導通
させ、第７及び第８のトランジスタからなる差動
対の基準電圧入力側を強制的に低レベルに移行さ
せることにより、ノイズによる誤動作が防止され
る。
させ、第７及び第８のトランジスタからなる差動
対の基準電圧入力側を強制的に低レベルに移行さ
せることにより、ノイズによる誤動作が防止され
る。
実施例
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第１図はこの発明の電圧制御発振器の実施例を
示している。
示している。
この電圧制御発振器には、トランジスタ２４，
２６によつて構成される電圧比較器の基準電圧設
定側入力部の電位を発振停止に至る低レベルに移
行させるとともに、トランジスタ２４に加えられ
るベース電流を接地側に放流させるように、トラ
ンジスタ２４のベースと接地点（GND）との間
にスイツチング回路７６が設置されている。
２６によつて構成される電圧比較器の基準電圧設
定側入力部の電位を発振停止に至る低レベルに移
行させるとともに、トランジスタ２４に加えられ
るベース電流を接地側に放流させるように、トラ
ンジスタ２４のベースと接地点（GND）との間
にスイツチング回路７６が設置されている。
このように構成すれば、通常の発振動作が持続
している場合において、制御入力端子８４に発振
停止信号が加えられて第11のトランジスタ７８が
導通状態になると、トランジスタ２８に対してバ
イパスが形成されることになる。この実施例の場
合、制御入力端子８４に高レベル入力が加えられ
たとき、トランジスタ７８が導通する。
している場合において、制御入力端子８４に発振
停止信号が加えられて第11のトランジスタ７８が
導通状態になると、トランジスタ２８に対してバ
イパスが形成されることになる。この実施例の場
合、制御入力端子８４に高レベル入力が加えられ
たとき、トランジスタ７８が導通する。
この結果、トランジスタ２４のベース電位は、
トランジスタ７８を介して接地レベルに移行する
とともに、定電流源としてのトランジスタ４から
トランジスタ２４のベースに加えられる定電流が
トランジスタ７８を介して接地側に放流される。
トランジスタ７８を介して接地レベルに移行する
とともに、定電流源としてのトランジスタ４から
トランジスタ２４のベースに加えられる定電流が
トランジスタ７８を介して接地側に放流される。
このため、トランジスタ２４は非導通状態とな
り、発振が停止される。
り、発振が停止される。
したがつて、このような構成によれば、スイツ
チング回路７６を導通状態に制御すれば、確実に
発振を停止させることができ、たとえば、トラン
ジスタ２４，２６の製造上の不均一特性などによ
る異常発振を防止できる。
チング回路７６を導通状態に制御すれば、確実に
発振を停止させることができ、たとえば、トラン
ジスタ２４，２６の製造上の不均一特性などによ
る異常発振を防止できる。
この停止動作を第２図に示す回路と比較すれ
ば、第２図に示す回路は、トランジスタ１２のベ
ースを低レベルに移行させ、トランジスタ２８の
ベースを間接的に低レベルに移行させ、インパル
ス状のノイズの到来で動作するような不安定な状
態に置かれているのに対し、第１図に示す回路で
は、トランジスタ２４のベースを直接接地レベル
に移行させていることから、トランジスタ２４，
２６から成る電圧比較器の比較動作を確実に停止
させることができ、トランジスタ２４のベース電
位のレベル低下が、第２図に示す回路に比較し、
より低くなつている点で異なる。
ば、第２図に示す回路は、トランジスタ１２のベ
ースを低レベルに移行させ、トランジスタ２８の
ベースを間接的に低レベルに移行させ、インパル
ス状のノイズの到来で動作するような不安定な状
態に置かれているのに対し、第１図に示す回路で
は、トランジスタ２４のベースを直接接地レベル
に移行させていることから、トランジスタ２４，
２６から成る電圧比較器の比較動作を確実に停止
させることができ、トランジスタ２４のベース電
位のレベル低下が、第２図に示す回路に比較し、
より低くなつている点で異なる。
また、トランジスタ２４のベースを低レベルに
移行させ、通常の動作電流を解除するように、ト
ランジスタ２４，２６の電圧比較器の比較動作を
停止させているので、無効電流が抑制される。
移行させ、通常の動作電流を解除するように、ト
ランジスタ２４，２６の電圧比較器の比較動作を
停止させているので、無効電流が抑制される。
しかも、トランジスタ２４のベース点には、ト
ランジスタ４から定電流が加えられており、スイ
ツチング回路７６を導通させた場合、接地側に流
出させる無効電流としては、トランジスタ４から
の定電流のみであり、半導体集積回路上の隣接す
る他の回路へ悪影響を回避することができる。
ランジスタ４から定電流が加えられており、スイ
ツチング回路７６を導通させた場合、接地側に流
出させる無効電流としては、トランジスタ４から
の定電流のみであり、半導体集積回路上の隣接す
る他の回路へ悪影響を回避することができる。
発明の効果
以上説明したように、この発明によれば、発振
停止のために複雑な回路を設置する必要がなく、
ノイズによる誤動作を防止でき、信頼性の高い発
振停止を実現できるとともに、発振停止中の無効
電流を抑制することができる。
停止のために複雑な回路を設置する必要がなく、
ノイズによる誤動作を防止でき、信頼性の高い発
振停止を実現できるとともに、発振停止中の無効
電流を抑制することができる。
第１図はこの発明の電圧制御発振器の実施例を
示す回路図、第２図は従来の電圧制御発振器を示
す回路図、第３図はその動作波形を示す説明図で
ある。 ４……第１のトランジスタ、６……第２のトラ
ンジスタ、１２……第３のトランジスタ、１４…
…第４のトランジスタ、１８……第９のトランジ
スタ、２０……第10のトランジスタ、２４……第
７のトランジスタ、２６……第８のトランジス
タ、２８……第５のトランジスタ、３０……第６
のトランジスタ、３２……トランジスタ（定電流
源）、４６……第２の抵抗、４８……第４の抵抗、
５０……第３の抵抗、６６……コンデンサ、６８
……抵抗（第１の抵抗）、７０……可変抵抗（第
１の抵抗）、７２……電流増幅器（制御電流源）、
７８……第11のトランジスタ、７６……スイツチ
ング回路。
示す回路図、第２図は従来の電圧制御発振器を示
す回路図、第３図はその動作波形を示す説明図で
ある。 ４……第１のトランジスタ、６……第２のトラ
ンジスタ、１２……第３のトランジスタ、１４…
…第４のトランジスタ、１８……第９のトランジ
スタ、２０……第10のトランジスタ、２４……第
７のトランジスタ、２６……第８のトランジス
タ、２８……第５のトランジスタ、３０……第６
のトランジスタ、３２……トランジスタ（定電流
源）、４６……第２の抵抗、４８……第４の抵抗、
５０……第３の抵抗、６６……コンデンサ、６８
……抵抗（第１の抵抗）、７０……可変抵抗（第
１の抵抗）、７２……電流増幅器（制御電流源）、
７８……第11のトランジスタ、７６……スイツチ
ング回路。
Claims (1)
- 【特許請求の範囲】 １ 制御電圧に応じた制御電流を発生する制御電
流源と、 この制御電流源から供給される制御電流によつ
て充電されるコンデンサと、 このコンデンサに並列に接続されて前記コンデ
ンサの放電回路を成す第１の抵抗と、 定電流を発生する定電流源と、 この定電流源で発生させた定電流を分配する第
１及び第２のトランジスタを備えた電流反転回路
と、 前記定電流源からの定電流をベースに受けて導
通する第３のトランジスタとともに、発振出力に
応じて導通する第４のトランジスタが設置され、
前記第３のトランジスタに第２及び第３の抵抗を
直列に接続して前記第２及び第３の抵抗の接続点
に下限基準電圧を発生するとともに、前記第３の
トランジスタ及び前記第２の抵抗の直列回路に前
記第４のトランジスタ及び第４の抵抗の直列回路
を並列に接続し、前記第４のトランジスタの導通
により上限基準電圧を発生する基準電圧発生回路
と、 前記第１のトランジスタを通して前記定電流が
供給されるとともに、ベースに下限基準電圧又は
上限基準電圧が加えられ、前記下限基準電圧又は
前記上限基準電圧をベース・エミツタ間電圧だけ
レベルシフトさせる第５のトランジスタと、 前記第２のトランジスタを通して前記定電流が
供給されるとともに、ベースに前記コンデンサの
充電電圧が加えられ、その充電電圧をベース・エ
ミツタ間電圧だけレベルシフトさせる第６のトラ
ンジスタと、 エミツタが共通に接続された第７及び第８のト
ランジスタからなる差動対が設置され、前記第７
のトランジスタ側にベース・コレクタを共通にし
た第９のトランジスタが直列に接続され、この第
９のトランジスタのベース・コレクタにベースが
共通に接続された第10のトランジスタが前記第８
のトランジスタに直列に接続され、前記第３のト
ランジスタでレベルシフトされた前記下限基準電
圧又は前記上限基準電圧が前記第７のトランジス
タのベースに加えられ、かつ、前記第６のトラン
ジスタでレベルシフトされた前記充電電圧が前記
第８のトランジスタのベースに加えられて前記コ
ンデンサの充電電圧と前記下限基準電圧又は前記
上限基準電圧とを比較し、大小関係に応じたスイ
ツチング動作をするとともに、前記第４のトラン
ジスタのベースに加えるべき前記発振出力が前記
第10のトランジスタのコレクタ側から取り出され
る電圧比較器と、 を備えた電圧制御発振回路であつて、 発振停止信号がベースに加えられて導通する第
11のトランジスタにより、前記第７のトランジス
タのベース電位を前記第７のトランジスタが非導
通領域に移行する程度に低下させるスイツチング
回路を設置したことを特徴とする電圧制御発振
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130375A JPS619003A (ja) | 1984-06-24 | 1984-06-24 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130375A JPS619003A (ja) | 1984-06-24 | 1984-06-24 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS619003A JPS619003A (ja) | 1986-01-16 |
| JPH0342009B2 true JPH0342009B2 (ja) | 1991-06-25 |
Family
ID=15032845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59130375A Granted JPS619003A (ja) | 1984-06-24 | 1984-06-24 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619003A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053042Y2 (ja) * | 1988-03-14 | 1993-01-26 | ||
| JP4731414B2 (ja) | 2006-06-26 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびそのテスト方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53102653A (en) * | 1977-02-18 | 1978-09-07 | Sony Corp | Rc oscillating circuit |
| JPS554122A (en) * | 1978-06-23 | 1980-01-12 | Matsushita Electric Works Ltd | Pulse generating circuit |
-
1984
- 1984-06-24 JP JP59130375A patent/JPS619003A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53102653A (en) * | 1977-02-18 | 1978-09-07 | Sony Corp | Rc oscillating circuit |
| JPS554122A (en) * | 1978-06-23 | 1980-01-12 | Matsushita Electric Works Ltd | Pulse generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS619003A (ja) | 1986-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4977381A (en) | Differential relaxation oscillator | |
| CA1169502A (en) | Hysteresis circuit | |
| KR0146287B1 (ko) | 단안정 멀티 바이브레이터 | |
| JPH0556049B2 (ja) | ||
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| EP0312141B1 (en) | Oscillator circuit comprising a phase control loop | |
| US5343097A (en) | Phase comparator circuit and phase locked loop (PLL) circuit using the same | |
| JPH0342009B2 (ja) | ||
| US5103123A (en) | Phase detector having all NPN transistors | |
| JP2584322B2 (ja) | Ｆｍ変調回路の中心周波数安定化回路 | |
| JPH0469442B2 (ja) | ||
| US4255721A (en) | Temperature compensated integratable RC oscillator | |
| US5010308A (en) | Crystal oscillator with offset and hysteresis | |
| JP2570864B2 (ja) | チャージポンプ回路 | |
| JPH0638594B2 (ja) | Ｆｍステレオ復調器 | |
| JP2680890B2 (ja) | 電圧制御発振回路 | |
| US4626801A (en) | Relaxation integrated circuit oscillator | |
| JPS59229905A (ja) | 位相比較器 | |
| JPS6338788B2 (ja) | ||
| JP2573172B2 (ja) | 電圧制御発振器 | |
| JPS6196820A (ja) | 電圧制御発振器 | |
| JPH083066Y2 (ja) | 同調電圧発生回路 | |
| JPH0349462Y2 (ja) | ||
| JP2966639B2 (ja) | 電圧制御発振回路 | |
| JPH0644184Y2 (ja) | Ａｆｔ電圧重畳回路 |