JPS619003A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPS619003A JPS619003A JP59130375A JP13037584A JPS619003A JP S619003 A JPS619003 A JP S619003A JP 59130375 A JP59130375 A JP 59130375A JP 13037584 A JP13037584 A JP 13037584A JP S619003 A JPS619003 A JP S619003A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- transistor
- voltage
- base
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 40
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明ぽ、低電圧で駆動する電圧制御発振器の発振停
止制御に関する。
止制御に関する。
従来の技術
1〜3■程度の低電圧で駆動されるFMステレオ復調装
置に設置される位相同期ループには、第2図に示すよう
に、低電圧で駆動できる電圧制御発振器が用いられてい
る。
置に設置される位相同期ループには、第2図に示すよう
に、低電圧で駆動できる電圧制御発振器が用いられてい
る。
この電圧制御発振器は、半導体集積回路上のトランジス
タ2.4.6.8.10.12.14.16.1B、、
20.22.24.26.28.30.32.34.3
6.38、抵抗40.42.44.46.48.50.
52.54.56.58.60.62、外部接続用端子
64に接続されたコンデンサ66、抵抗6Bおよび可変
抵抗70で構成されており、トランジスタ30のベース
側には制御電圧を電流に変換する電圧/電流変換器とし
ての電流増幅器72から制御電流が与えられる。この制
御電流によって得られる発振出力は、トランジスタ22
のコレクタから取り出されて分周器74に加えられ、位
相同期ループの所定周波数に変換される。
タ2.4.6.8.10.12.14.16.1B、、
20.22.24.26.28.30.32.34.3
6.38、抵抗40.42.44.46.48.50.
52.54.56.58.60.62、外部接続用端子
64に接続されたコンデンサ66、抵抗6Bおよび可変
抵抗70で構成されており、トランジスタ30のベース
側には制御電圧を電流に変換する電圧/電流変換器とし
ての電流増幅器72から制御電流が与えられる。この制
御電流によって得られる発振出力は、トランジスタ22
のコレクタから取り出されて分周器74に加えられ、位
相同期ループの所定周波数に変換される。
この電圧制御発振器において、トランジスタ24.26
は電圧比較器を構成し、トランジスタ2B、30は各ト
ランジスタ24.26のベースに対して電圧シフト回路
を構成している。
は電圧比較器を構成し、トランジスタ2B、30は各ト
ランジスタ24.26のベースに対して電圧シフト回路
を構成している。
トランジスタ28のベースには、トランジスタ30のベ
ースに加えられるコンデンサ66の端子電圧に対応して
下限基準電圧■、および上限基準電圧■。が設定される
。すなわち、下限基準電圧vLは、電流反転回路を構成
するトランジスタ8、lOが導通してトランジスタ12
が導通し、トランジスタ14.16が非導通状態にある
とき、トランジスタ12のエミッタに発生する電源電圧
VccからトランジスタlOのエミッタ・コレクタ間電
圧VtCおよびトランジスタ12のベース・エミッタ間
電圧■。を減じて得られる電圧(Vcc−V、C−V□
)を抵抗46.5oで分圧して設定される。また、上限
基準電圧vHは、トランジスタ8.10,12およびト
ランジスタ14が導通状態にあるときに設定され、トラ
ンジスタ14のエミッタにもトランジスタ12のエミッ
タと同値の電圧が発生するので、抵抗46.48の並列
抵抗値と抵抗50の分圧によって設定される。
ースに加えられるコンデンサ66の端子電圧に対応して
下限基準電圧■、および上限基準電圧■。が設定される
。すなわち、下限基準電圧vLは、電流反転回路を構成
するトランジスタ8、lOが導通してトランジスタ12
が導通し、トランジスタ14.16が非導通状態にある
とき、トランジスタ12のエミッタに発生する電源電圧
VccからトランジスタlOのエミッタ・コレクタ間電
圧VtCおよびトランジスタ12のベース・エミッタ間
電圧■。を減じて得られる電圧(Vcc−V、C−V□
)を抵抗46.5oで分圧して設定される。また、上限
基準電圧vHは、トランジスタ8.10,12およびト
ランジスタ14が導通状態にあるときに設定され、トラ
ンジスタ14のエミッタにもトランジスタ12のエミッ
タと同値の電圧が発生するので、抵抗46.48の並列
抵抗値と抵抗50の分圧によって設定される。
したがって、トランジスタ14.16の不均−j
性や電圧比較器のオフセットなどの原因によ
ってトランジスタ26のベース電位よりトランジスタ2
4のベース電位が低くなっているものとすると、トラン
ジスタ26はカントオフ状態、トランジスタ24は導通
状態となり、トランジスタ18.20も導通する。この
結果、トランジスタ18に流れる電流は、トランジスタ
14.16のベースに流れ込み、トランジスタ14.1
6が導通する。
性や電圧比較器のオフセットなどの原因によ
ってトランジスタ26のベース電位よりトランジスタ2
4のベース電位が低くなっているものとすると、トラン
ジスタ26はカントオフ状態、トランジスタ24は導通
状態となり、トランジスタ18.20も導通する。この
結果、トランジスタ18に流れる電流は、トランジスタ
14.16のベースに流れ込み、トランジスタ14.1
6が導通する。
トランジスタ14から抵抗48.50に電流が流れ、ト
ランジスタ28のベースには上限基準電圧vNが加えら
れるとともに、トランジスタ16から抵抗52を介して
コンデンサ66に電流が流れ込む。コンデンサ66の充
電が進行し、その端子電圧が上限基準電圧VHに到達す
ると、トランジスタ26が導通状態、トランジスタ24
がカットオフ状態に切換わる。これによって、トランジ
スタ14.16も非導通状態となると、コンデンサ66
の充電が解除されるとともに、抵抗68および可変抵抗
70を介して自然放電状態となる。このとき、トランジ
スタ28のベースに加えられていた上限基準電圧VNは
、下限基準電圧■、に切 λ換わる。そ
して、コンデンサ66の放電が進行し、その端子電圧が
下限基準電圧vLに到達すると、トランジスタ24が導
通状態、トランジスタ26がカットオフ状態となり、ト
ランジスタ28には上限基準電圧■。が設定され、コン
デンサ66は充電状態となる。
ランジスタ28のベースには上限基準電圧vNが加えら
れるとともに、トランジスタ16から抵抗52を介して
コンデンサ66に電流が流れ込む。コンデンサ66の充
電が進行し、その端子電圧が上限基準電圧VHに到達す
ると、トランジスタ26が導通状態、トランジスタ24
がカットオフ状態に切換わる。これによって、トランジ
スタ14.16も非導通状態となると、コンデンサ66
の充電が解除されるとともに、抵抗68および可変抵抗
70を介して自然放電状態となる。このとき、トランジ
スタ28のベースに加えられていた上限基準電圧VNは
、下限基準電圧■、に切 λ換わる。そ
して、コンデンサ66の放電が進行し、その端子電圧が
下限基準電圧vLに到達すると、トランジスタ24が導
通状態、トランジスタ26がカットオフ状態となり、ト
ランジスタ28には上限基準電圧■。が設定され、コン
デンサ66は充電状態となる。
このような発振動作によって、自走発振周波数が決定さ
れ、このような自走発振ではトランジスタ28のベース
(A点)には、第3図(A)に示す電圧波形、1ランジ
スタ30のベース(B点)には、第3図(B)に示す電
圧波形が発生する。
れ、このような自走発振ではトランジスタ28のベース
(A点)には、第3図(A)に示す電圧波形、1ランジ
スタ30のベース(B点)には、第3図(B)に示す電
圧波形が発生する。
また、この電圧制御発振器には、電流増幅器72から制
御電流が与えられており、この制御電流は電流増幅器7
2から流出または電流増幅器72への吸い込みによって
与えられることから、これによって、コンデンサ66の
充放電が制御され、発振周波数は電流増幅器72の制御
電流によって制御されることになる。
御電流が与えられており、この制御電流は電流増幅器7
2から流出または電流増幅器72への吸い込みによって
与えられることから、これによって、コンデンサ66の
充放電が制御され、発振周波数は電流増幅器72の制御
電流によって制御されることになる。
そして、FMステレオ復調装置においては、AM放送を
受信している場合、あるいは強制的にモノラル復調に切
換える場合には、ビート障害や電力損失を削減するなど
の理由から電圧制御発振器の動作を停止させている。
受信している場合、あるいは強制的にモノラル復調に切
換える場合には、ビート障害や電力損失を削減するなど
の理由から電圧制御発振器の動作を停止させている。
したがって、第2図に示す電圧制御発振器では、発振を
停止するためにスイッチング回路76が設置されている
。このスイッチング回路76は、トランジスタ78およ
び抵抗80.82で構成されており、制御入力端子84
に加えられる制御入力によって導通することにより、ト
ランジスタ10のコレクタ電流を接地側に放流するとと
もに、トランジスタ12のベース電位を低レベルに移行
させるものである。
停止するためにスイッチング回路76が設置されている
。このスイッチング回路76は、トランジスタ78およ
び抵抗80.82で構成されており、制御入力端子84
に加えられる制御入力によって導通することにより、ト
ランジスタ10のコレクタ電流を接地側に放流するとと
もに、トランジスタ12のベース電位を低レベルに移行
させるものである。
このような部位にスイッチング回路76を設置するのは
ミ (1)トランジスタ10を流れる電流は定電流であり、
トランジスタ78で接地側に放流しても、隣接する回路
に影響を与えないこと、 (2) 単一のトランジスタ78のみでその発振停止
が可能であること、 (3)トランジスタlOに流れる電流が僅かな定電流で
あり、無効電流の損失を低く抑えられるこなどの理由か
らである。
ミ (1)トランジスタ10を流れる電流は定電流であり、
トランジスタ78で接地側に放流しても、隣接する回路
に影響を与えないこと、 (2) 単一のトランジスタ78のみでその発振停止
が可能であること、 (3)トランジスタlOに流れる電流が僅かな定電流で
あり、無効電流の損失を低く抑えられるこなどの理由か
らである。
すなわち、3vを越える電圧で駆動される電圧制御発振
器の発振を停止する場合には、ある程度の損失が生じて
も問題は無いが、3v以下の低電圧で駆動される電圧制
御発振器では、無効電流の流出を極力抑制することが必
要であり、複雑な発振停止手段を設置することは、半導
体集積回路を一構成する上で不経済であり、回路設計上
、好ましくない。たとえば、トランジスタ24をカット
オフ状態にして発振を停止させた場合、発振は停止する
ものの、トランジスタ26は導通状態となり、トランジ
スタ26には発振動作時と変わらない電流が流れる。ま
た、電圧制御発振器のみ電源を遮断すれば、理論的には
発振停止が可能であるが、半導体集積回路に他の回路と
ともに形成されるため、実際的でない。
器の発振を停止する場合には、ある程度の損失が生じて
も問題は無いが、3v以下の低電圧で駆動される電圧制
御発振器では、無効電流の流出を極力抑制することが必
要であり、複雑な発振停止手段を設置することは、半導
体集積回路を一構成する上で不経済であり、回路設計上
、好ましくない。たとえば、トランジスタ24をカット
オフ状態にして発振を停止させた場合、発振は停止する
ものの、トランジスタ26は導通状態となり、トランジ
スタ26には発振動作時と変わらない電流が流れる。ま
た、電圧制御発振器のみ電源を遮断すれば、理論的には
発振停止が可能であるが、半導体集積回路に他の回路と
ともに形成されるため、実際的でない。
発明が解決しようとする問題点
しかしながら、トランジスタ10のコレクタと接地点と
の間にスイッチング回路76を設置した場合、トランジ
スタ28のベースを接地電位に低下させることにより、
その発振を停止させている。
の間にスイッチング回路76を設置した場合、トランジ
スタ28のベースを接地電位に低下させることにより、
その発振を停止させている。
この場合、トランジスタ24のベースにインパルス状の
ノイズが加わると、瞬間的にトランジスタ24が導通状
態となり、スイッチング回路76が導通状態にあるにも
かかわらず、発振を生じる欠点がある。
ノイズが加わると、瞬間的にトランジスタ24が導通状
態となり、スイッチング回路76が導通状態にあるにも
かかわらず、発振を生じる欠点がある。
この発明は、このような不安定な発振の停止制御を改善
し、必要に応じて確実に発振の停止を実現しようとする
ものである。
し、必要に応じて確実に発振の停止を実現しようとする
ものである。
問題点を解決するための手段
この発明は、コンデンサの端子電圧と上限基準電圧また
は下限基準電圧とを比較して前記コンデンサの充放電を
切換える電圧比較器の基準電圧設定例入力部に、発振停
止信号によって導通するスイッチング回路を設置したも
のである。
は下限基準電圧とを比較して前記コンデンサの充放電を
切換える電圧比較器の基準電圧設定例入力部に、発振停
止信号によって導通するスイッチング回路を設置したも
のである。
作用
スイッチング回路を発振停止信号によって導通させ、前
記基準電圧設定側入力部を強制的に低し
、1アベルに移行することにより、発振動作を停止させ
る。
記基準電圧設定側入力部を強制的に低し
、1アベルに移行することにより、発振動作を停止させ
る。
実施例
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第1図はこの発明の電圧制御発振器の実施例を示してい
る。
る。
この電圧制御発振器には、トランジスタ241.26に
よって構成される電圧比較器の基準電圧設定側入力部の
電位を発振停止に至る低レベルに移行させるとともに、
トランジスタ24に加えられるベース電流を接地側に放
流させるように、トランジスタ24のベースと接地点(
GND)との間にスイッチング回路76が設置されてい
る。
よって構成される電圧比較器の基準電圧設定側入力部の
電位を発振停止に至る低レベルに移行させるとともに、
トランジスタ24に加えられるベース電流を接地側に放
流させるように、トランジスタ24のベースと接地点(
GND)との間にスイッチング回路76が設置されてい
る。
このように構成すれば、通常の発振動作が持続している
場合において、制御入力端子84に発振 。
場合において、制御入力端子84に発振 。
停止信号が加えられてトランジスタ78が導通状態にな
ると、トランジスタ28に対してバイパスが形成される
ことになる。この実施例の場合、制御入力端子84に高
レベル入力が加えられたとき、トランジスタ78が導通
する。
ると、トランジスタ28に対してバイパスが形成される
ことになる。この実施例の場合、制御入力端子84に高
レベル入力が加えられたとき、トランジスタ78が導通
する。
この結果、トランジスタ24のベース電位は、トランジ
スタ78を介して接地レベルに移行するとともに、定電
流源としてのトランジスタ4からトランジスタ24のベ
ースに加えられる逝電流がトランジスタ78を介して接
地側に放流される。
スタ78を介して接地レベルに移行するとともに、定電
流源としてのトランジスタ4からトランジスタ24のベ
ースに加えられる逝電流がトランジスタ78を介して接
地側に放流される。
このため、トランジスタ24は非導通状態となり、発振
が停止される。
が停止される。
したがって、このような構成によれば、スイッチング回
路76を導通状態に一御すれば、確実に発振を停止させ
゛ることができ、たとえば、トランジスタ24.26の
製造上の不均一特性などによる異常発振を防止できる。
路76を導通状態に一御すれば、確実に発振を停止させ
゛ることができ、たとえば、トランジスタ24.26の
製造上の不均一特性などによる異常発振を防止できる。
この停止動作を第2図に示す回路と比較すれば、第2図
に示す回路は、トランジスタ12のベースを低レベルに
移行させ、トランジスタ28のペニスを間接的に低レベ
ルに移行させ、インパルス状のノイズの到来で動作する
ような不安定な状態に置かれているのに対し、第1図に
示す回路では、トランジスタ24のベースを直接接地レ
ベルに移行させていることから、トランジスタ24.2
6から成−る電圧比較器の比較動作を確実に停止させる
ことができ、トランジスタ24のベース電位のレベル低
下が、第2図に示す回路に比較し、より低くなっている
点で異なる。
に示す回路は、トランジスタ12のベースを低レベルに
移行させ、トランジスタ28のペニスを間接的に低レベ
ルに移行させ、インパルス状のノイズの到来で動作する
ような不安定な状態に置かれているのに対し、第1図に
示す回路では、トランジスタ24のベースを直接接地レ
ベルに移行させていることから、トランジスタ24.2
6から成−る電圧比較器の比較動作を確実に停止させる
ことができ、トランジスタ24のベース電位のレベル低
下が、第2図に示す回路に比較し、より低くなっている
点で異なる。
また、トランジスタ24のベースを低レベルに移行させ
、通常の動作電流を解除するように、トランジスタ24
.26の電圧比較器の比較動作を停止させているので、
無効電流が抑制される。
、通常の動作電流を解除するように、トランジスタ24
.26の電圧比較器の比較動作を停止させているので、
無効電流が抑制される。
しかも、トランジスタ24のベース点には、トランジス
タ4から定電流が加えられており、スイッチング回路7
6を導通させた場合、接地側に流出させる無効電流とし
ては、トランジスタ4からの定電流のみであり、半導体
集積回路上の隣接する他の回路への悪影響を回避するこ
とができる。
タ4から定電流が加えられており、スイッチング回路7
6を導通させた場合、接地側に流出させる無効電流とし
ては、トランジスタ4からの定電流のみであり、半導体
集積回路上の隣接する他の回路への悪影響を回避するこ
とができる。
発明の詳細
な説明したよう・に、この発明によれば、発振停止のた
めに複雑な回路を設置する必要がなく、確実に発振を停
止させることができるとともに、′
発振停止中の無効電流を抑制することができる。
めに複雑な回路を設置する必要がなく、確実に発振を停
止させることができるとともに、′
発振停止中の無効電流を抑制することができる。
第1図はこの発明の電圧制御発振器、の実施例を示す回
路図、第2図は従来の電圧制御発振器を示す回路図、第
3回↓よその動作鼓形を示す説明図である。 24.26・・・電圧”比較器を構成するトランジスタ
、76・・・スイッチング回路。
路図、第2図は従来の電圧制御発振器を示す回路図、第
3回↓よその動作鼓形を示す説明図である。 24.26・・・電圧”比較器を構成するトランジスタ
、76・・・スイッチング回路。
Claims (1)
- コンデンサの端子電圧と上限基準電圧または下限基準電
圧とを比較して前記コンデンサの充放電を切換える電圧
比較器の基準電圧設定側入力部に、発振停止信号によっ
て導通するスイッチング回路を設置し、このスイッチン
グ回路の導通によって前記基準電圧設定側入力部を強制
的に低レベルに移行させ、発振動作を停止させるように
した電圧制御発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59130375A JPS619003A (ja) | 1984-06-24 | 1984-06-24 | 電圧制御発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59130375A JPS619003A (ja) | 1984-06-24 | 1984-06-24 | 電圧制御発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS619003A true JPS619003A (ja) | 1986-01-16 |
JPH0342009B2 JPH0342009B2 (ja) | 1991-06-25 |
Family
ID=15032845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59130375A Granted JPS619003A (ja) | 1984-06-24 | 1984-06-24 | 電圧制御発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS619003A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01141502U (ja) * | 1988-03-14 | 1989-09-28 | ||
US7560997B2 (en) | 2006-06-26 | 2009-07-14 | Nec Electronics Corporation | Semiconductor integrated circuit device and test method therefor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53102653A (en) * | 1977-02-18 | 1978-09-07 | Sony Corp | Rc oscillating circuit |
JPS554122A (en) * | 1978-06-23 | 1980-01-12 | Matsushita Electric Works Ltd | Pulse generating circuit |
-
1984
- 1984-06-24 JP JP59130375A patent/JPS619003A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53102653A (en) * | 1977-02-18 | 1978-09-07 | Sony Corp | Rc oscillating circuit |
JPS554122A (en) * | 1978-06-23 | 1980-01-12 | Matsushita Electric Works Ltd | Pulse generating circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01141502U (ja) * | 1988-03-14 | 1989-09-28 | ||
JPH053042Y2 (ja) * | 1988-03-14 | 1993-01-26 | ||
US7560997B2 (en) | 2006-06-26 | 2009-07-14 | Nec Electronics Corporation | Semiconductor integrated circuit device and test method therefor |
Also Published As
Publication number | Publication date |
---|---|
JPH0342009B2 (ja) | 1991-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2879763B2 (ja) | Pllのチャージポンプ回路 | |
CA1171910A (en) | Superregenerative receiver | |
EP0788236A1 (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
US4598258A (en) | Circuit arrangement comprising a voltage-controlled oscillator operable with different sensitivities | |
JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたpll回路 | |
EP0312141B1 (en) | Oscillator circuit comprising a phase control loop | |
CA2080050C (en) | Power supply controller and frequency synthesizer using the same | |
JPS619003A (ja) | 電圧制御発振器 | |
JPS5828776B2 (ja) | 出力制御回路 | |
JPH0246417U (ja) | ||
JP2584322B2 (ja) | Fm変調回路の中心周波数安定化回路 | |
US4095194A (en) | Monolithic integrated circuit for an rc oscillator | |
JP2570864B2 (ja) | チャージポンプ回路 | |
JPS6010935A (ja) | Fmステレオ復調器 | |
JP2830815B2 (ja) | Pll周波数シンセサイザ | |
JPS59229905A (ja) | 位相比較器 | |
JPH0761007B2 (ja) | フェイズ・ロックド・ループ回路 | |
JP3157151B2 (ja) | 半導体集積回路 | |
JPH08307258A (ja) | 周波数シンセサイザ | |
JPH04207320A (ja) | チャージポンプ回路 | |
JP2560711Y2 (ja) | Vco停止回路 | |
JPS602683Y2 (ja) | Pll回路 | |
JPS5920213B2 (ja) | ステレオ復調回路 | |
JP2000224034A (ja) | Pll回路 | |
JPH0516725Y2 (ja) |