JPH083066Y2 - 同調電圧発生回路 - Google Patents
同調電圧発生回路Info
- Publication number
- JPH083066Y2 JPH083066Y2 JP14639989U JP14639989U JPH083066Y2 JP H083066 Y2 JPH083066 Y2 JP H083066Y2 JP 14639989 U JP14639989 U JP 14639989U JP 14639989 U JP14639989 U JP 14639989U JP H083066 Y2 JPH083066 Y2 JP H083066Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- tuning
- transistor
- pnp transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は、電圧制御発振器の発振周波数を制御する発
振制御電圧に応じて、同調回路の同調周波数を制御する
ための同調電圧を発生させる同調電圧発生回路に関する
ものである。
振制御電圧に応じて、同調回路の同調周波数を制御する
ための同調電圧を発生させる同調電圧発生回路に関する
ものである。
（従来の技術） 電子同調受信機にあっては、局部発振器として用いら
れる電圧制御発振器の発振周波数に連動させて、同調回
路の同調周波数が制御されている。そして、この連動を
させるために、電圧制御発振器に印加される発振制御電
圧に応じて、同調回路に含まれる可変容量ダイオードを
制御する同調電圧を発生させる同調電圧発生回路が用い
られている。
れる電圧制御発振器の発振周波数に連動させて、同調回
路の同調周波数が制御されている。そして、この連動を
させるために、電圧制御発振器に印加される発振制御電
圧に応じて、同調回路に含まれる可変容量ダイオードを
制御する同調電圧を発生させる同調電圧発生回路が用い
られている。
第３図は、従来の同調電圧発生回路の一例の回路図で
ある。第３図において、PLL回路の位相比較器PDから出
力される信号が、抵抗１とコンデンサ２からなるラグリ
ードフィルタによって平滑化されるとともにコンデンサ
２の充電電圧が維持されて電圧制御発振器VCOへ発振制
御電圧として与えられる。そして、コンデンサ２の端子
電圧がNPNトランジスタ３のベースに与えられる。このN
PNトランジスタ３のコレクタは、抵抗４を介して電源V
CCに接続されるとともにPNPトランジスタ５のベースに
接続される。また、NPNトランジスタ３のエミッタは、
抵抗６を介して接地されるとともに、抵抗７を介してPN
Pトランジスタ３のコレクタに接続される。そして、こ
のPNPトランジスタ５のエミッタは電源VCCに接続され、
コレクタから同調電圧VOUTが取り出される。
ある。第３図において、PLL回路の位相比較器PDから出
力される信号が、抵抗１とコンデンサ２からなるラグリ
ードフィルタによって平滑化されるとともにコンデンサ
２の充電電圧が維持されて電圧制御発振器VCOへ発振制
御電圧として与えられる。そして、コンデンサ２の端子
電圧がNPNトランジスタ３のベースに与えられる。このN
PNトランジスタ３のコレクタは、抵抗４を介して電源V
CCに接続されるとともにPNPトランジスタ５のベースに
接続される。また、NPNトランジスタ３のエミッタは、
抵抗６を介して接地されるとともに、抵抗７を介してPN
Pトランジスタ３のコレクタに接続される。そして、こ
のPNPトランジスタ５のエミッタは電源VCCに接続され、
コレクタから同調電圧VOUTが取り出される。
かかる構成において、コンデンサ２の端子電圧は、発
振制御電圧と連動しており、この電圧に応じてNPNトラ
ンジスタ３のコレクタ電流が変化する。そこで、発振制
御電圧が上昇すると、NPNトランジスタ３のコレクタ電
流が増加してコレクタの電位が低下する。これに伴な
い、PNPトランジスタ５のコレクタ電流が増加し、同調
電圧VOUTが上昇する。また、逆に発振制御電圧が下降す
ると、PNPトランジスタ５のコレクタ電流が減少して同
調電圧VOUTは低下する。ここで、同調電圧VOUTは、NPN
トランジスタ３のエミッタの電圧に（抵抗６の値＋抵抗
７の値）／抵抗６の値を積算した関係にある。そこで、
抵抗７の値を適宜に設定することで発振制御電圧の変化
分に対する同調電圧VOUTの変化分を任意に設定し得る。
また、抵抗６と７の値を適宜に設定することで同調電圧
VOUT全体の高低を調整し得る。なお、NPNトランジスタ
３のコレクタ電流は、抵抗４の値とPNPトランジスタ５
のエミッタとベース間の接合電圧によって定まり、ほぼ
一定であってNPNトランジスタ５のコレクタ電流に対し
て充分に小さい値に設定される。
振制御電圧と連動しており、この電圧に応じてNPNトラ
ンジスタ３のコレクタ電流が変化する。そこで、発振制
御電圧が上昇すると、NPNトランジスタ３のコレクタ電
流が増加してコレクタの電位が低下する。これに伴な
い、PNPトランジスタ５のコレクタ電流が増加し、同調
電圧VOUTが上昇する。また、逆に発振制御電圧が下降す
ると、PNPトランジスタ５のコレクタ電流が減少して同
調電圧VOUTは低下する。ここで、同調電圧VOUTは、NPN
トランジスタ３のエミッタの電圧に（抵抗６の値＋抵抗
７の値）／抵抗６の値を積算した関係にある。そこで、
抵抗７の値を適宜に設定することで発振制御電圧の変化
分に対する同調電圧VOUTの変化分を任意に設定し得る。
また、抵抗６と７の値を適宜に設定することで同調電圧
VOUT全体の高低を調整し得る。なお、NPNトランジスタ
３のコレクタ電流は、抵抗４の値とPNPトランジスタ５
のエミッタとベース間の接合電圧によって定まり、ほぼ
一定であってNPNトランジスタ５のコレクタ電流に対し
て充分に小さい値に設定される。
（考案が解決しようとする課題） ところで、上記第３図に示す従来の同調電圧発生回路
にあっては、入力インピーダンスが低くてNPNトランジ
スタ３にベース電流が常に流れるため、コンデンサ２は
このベース電流の放電によって端子電圧が低下する。こ
の発振制御電圧の直流リークを補充するために、位相比
較器PDより基準周波数に合ったパルス電流がコンデンサ
２に供給される。この結果、電圧制御発振器VCOの発振
制御電圧に基準周波数周期で脈動成分が重畳され、局部
発振周波数が僅かながら周期的に変動し、中間周波信号
に変動を生じさせる。
にあっては、入力インピーダンスが低くてNPNトランジ
スタ３にベース電流が常に流れるため、コンデンサ２は
このベース電流の放電によって端子電圧が低下する。こ
の発振制御電圧の直流リークを補充するために、位相比
較器PDより基準周波数に合ったパルス電流がコンデンサ
２に供給される。この結果、電圧制御発振器VCOの発振
制御電圧に基準周波数周期で脈動成分が重畳され、局部
発振周波数が僅かながら周期的に変動し、中間周波信号
に変動を生じさせる。
また、同調電圧VOUTの全体的な高低と、発振制御電圧
の変化分に対する同調電圧VOUTの変化分とは、ともに抵
抗6,7の値に大きな影響を受けるため、発振制御電圧に
対して同調電圧の全体的な高低と変化分とをそれぞれ別
個に任意に設定し得ない。
の変化分に対する同調電圧VOUTの変化分とは、ともに抵
抗6,7の値に大きな影響を受けるため、発振制御電圧に
対して同調電圧の全体的な高低と変化分とをそれぞれ別
個に任意に設定し得ない。
本考案は、上記した従来の同調電圧発生回路の事情に
鑑みてなされたもので、入力インピーダンスが高く、し
かも発振制御電圧に対して同調電圧の全体的な高低と変
化分とを別個に設定し得る同調電圧発生回路を提供する
ことを目的とする。
鑑みてなされたもので、入力インピーダンスが高く、し
かも発振制御電圧に対して同調電圧の全体的な高低と変
化分とを別個に設定し得る同調電圧発生回路を提供する
ことを目的とする。
（課題を解決するための手段） かかる目的を達成するために、本考案の同調電圧発生
回路は、電界効果トランジスタのソースを、コレクタが
接地された第１のPNPトランジスタのエミッタに接続
し、この第１のPNPトランジスタのベースを第１の抵抗
を介して電源に接続するとともに第２の抵抗を介して接
地し、前記電界効果トランジスタのドレインを第２のPN
Pトランジスタのベースに接続するとともに第３の抵抗
を介して前記電源に接続し、前記第２のPNPトランジス
タのエミッタを前記電源に接続するとともにコレクタを
第４の抵抗を介して前記第１のPNPトランジスタのベー
スに接続し、前記電界効果トランジスタのゲートに電圧
制御発振器に与えられる発振制御電圧に応じた電圧を与
えて前記第２のPNPトランジスタのコレクタより同調電
圧を取り出すように構成されている。
回路は、電界効果トランジスタのソースを、コレクタが
接地された第１のPNPトランジスタのエミッタに接続
し、この第１のPNPトランジスタのベースを第１の抵抗
を介して電源に接続するとともに第２の抵抗を介して接
地し、前記電界効果トランジスタのドレインを第２のPN
Pトランジスタのベースに接続するとともに第３の抵抗
を介して前記電源に接続し、前記第２のPNPトランジス
タのエミッタを前記電源に接続するとともにコレクタを
第４の抵抗を介して前記第１のPNPトランジスタのベー
スに接続し、前記電界効果トランジスタのゲートに電圧
制御発振器に与えられる発振制御電圧に応じた電圧を与
えて前記第２のPNPトランジスタのコレクタより同調電
圧を取り出すように構成されている。
（作用） 発振制御電圧に応じた電圧が、電界効果トランジスタ
のゲートに与えられるので、入力インピーダンスは高
く、発振制御電圧に直流リークを生じない。そこで、位
相比較器PDと電圧制御発振器VCOを含んで構成されるPLL
回路等がロックアップすると、位相比較器PDからコンデ
ンサ２への充電制御はなされず、発振制御電圧が変動し
ない。
のゲートに与えられるので、入力インピーダンスは高
く、発振制御電圧に直流リークを生じない。そこで、位
相比較器PDと電圧制御発振器VCOを含んで構成されるPLL
回路等がロックアップすると、位相比較器PDからコンデ
ンサ２への充電制御はなされず、発振制御電圧が変動し
ない。
また、第４の抵抗により定める負帰還量で第２のPNP
トランジスタによる利得を調整することで、発振制御電
圧の変化分に対する同調電圧の変化分を調整し得る。そ
して、第１と第２の抵抗によるバイアス電圧を調整する
ことで、同調電圧の全体的な高低が調整し得る。したが
って、同調電圧の変化分と全体的な高低を別個に調整し
得る。
トランジスタによる利得を調整することで、発振制御電
圧の変化分に対する同調電圧の変化分を調整し得る。そ
して、第１と第２の抵抗によるバイアス電圧を調整する
ことで、同調電圧の全体的な高低が調整し得る。したが
って、同調電圧の変化分と全体的な高低を別個に調整し
得る。
さらに、出力段の第２のPNPトランジスタを飽和状態
で使用できるので、バイアス電圧から電源の電圧までの
広い範囲で同調電圧を変化させ得る。
で使用できるので、バイアス電圧から電源の電圧までの
広い範囲で同調電圧を変化させ得る。
（実施例） 以下、本考案の実施例を第１図ないし第２図を参照し
て説明する。第１図は、本考案の同調電圧発生回路の一
実施例の回路図であり、第２図は、第１図の回路の各部
の電圧と同調周波数もしくは発振周波数の特性図であ
る。
て説明する。第１図は、本考案の同調電圧発生回路の一
実施例の回路図であり、第２図は、第１図の回路の各部
の電圧と同調周波数もしくは発振周波数の特性図であ
る。
第１図において、PLL回路の位相比較器PDから出力さ
れる信号が、抵抗１とコンデンサ２からなるラグリーフ
ィルタによって平滑化されるとともに充電電圧が維持さ
れて電圧制御発振器VCOへ発振制御電圧として与えられ
ることは、第３図と同様である。そして、発振制御電圧
に応じた電圧としてのコンデンサ２の端子電圧VAが、接
合型のＮチャンネル電界効果トランジスタ10のゲートに
与えられる。この電界効果トランジスタ10のソースは、
第１のPNPトランジスタ11のエミッタに接続される。そ
して、第１のPNPトランジスタ11のコレクタは接地さ
れ、ベースは第１の抵抗12を介して電源VCCに接続され
るとともに第２の抵抗13を介して接地される。また、電
界効果トランジスタ10のドレインは、第２のPNPトラン
ジスタの14のベースに接続されるとともに、第３の抵抗
15を介して電源VCCに接続される。第２のPNPトランジス
タ14のコレクタは、第４の抵抗16を介して第１のPNPト
ランジスタ11のベースに接続される。そして、第２のPN
Pトランジスタ14のコレクタから同調電圧VOUTが取り出
される。
れる信号が、抵抗１とコンデンサ２からなるラグリーフ
ィルタによって平滑化されるとともに充電電圧が維持さ
れて電圧制御発振器VCOへ発振制御電圧として与えられ
ることは、第３図と同様である。そして、発振制御電圧
に応じた電圧としてのコンデンサ２の端子電圧VAが、接
合型のＮチャンネル電界効果トランジスタ10のゲートに
与えられる。この電界効果トランジスタ10のソースは、
第１のPNPトランジスタ11のエミッタに接続される。そ
して、第１のPNPトランジスタ11のコレクタは接地さ
れ、ベースは第１の抵抗12を介して電源VCCに接続され
るとともに第２の抵抗13を介して接地される。また、電
界効果トランジスタ10のドレインは、第２のPNPトラン
ジスタの14のベースに接続されるとともに、第３の抵抗
15を介して電源VCCに接続される。第２のPNPトランジス
タ14のコレクタは、第４の抵抗16を介して第１のPNPト
ランジスタ11のベースに接続される。そして、第２のPN
Pトランジスタ14のコレクタから同調電圧VOUTが取り出
される。
かかる構成において、コンデンサ２の端子電圧VAが上
昇すれば、電界効果トランジスタ10のドレイン電流が増
加し、第２のPNPトランジスタ14のベースの電圧が低下
し、この第２のPNPトランジスタ14を流れるコレクタ電
流が増加し、第４の抵抗16と第２の抵抗13に流れる電流
が増加して同調電圧VOUTが上昇する。また、逆にコンデ
ンサ２の端子電圧VAが下降すれば、電界効果トランジス
タ10のドレイン電流が減少し、第２のPNPトランジスタ1
4のベースの電圧が上昇し、この第２のPNPトランジスタ
14に流れるコレクタ電流も減少して同調電圧VOUTは減少
する。
昇すれば、電界効果トランジスタ10のドレイン電流が増
加し、第２のPNPトランジスタ14のベースの電圧が低下
し、この第２のPNPトランジスタ14を流れるコレクタ電
流が増加し、第４の抵抗16と第２の抵抗13に流れる電流
が増加して同調電圧VOUTが上昇する。また、逆にコンデ
ンサ２の端子電圧VAが下降すれば、電界効果トランジス
タ10のドレイン電流が減少し、第２のPNPトランジスタ1
4のベースの電圧が上昇し、この第２のPNPトランジスタ
14に流れるコレクタ電流も減少して同調電圧VOUTは減少
する。
ところで、電界効果トランジスタ10のドレイン電流お
よび第１のPNPトランジスタ11のコレクタ電流は、第２
のPNPトランジスタ14のエミッタとベース間の接合電圧
と第３の抵抗15の値によって設定され、ほぼ一定であ
る。そして、電界効果トランジスタ10のドレイン電流お
よび第１のPNPトランジスタ11のコレクタ電流が充分小
さくなるように設定すれば、電界効果トランジスタ10の
ゲートとソース間の電圧および第１のPNPトランジスタ1
1のエミッタとベース間の接合電圧は、ほぼ一定であ
る。そこで、第２のPNPトランジスタ14のコレクタ電流
を考慮しなければ、電界効果トランジスタ10のゲート電
圧、すなわちコンデンサ２の端子電圧VAの電圧変化に対
して、第１のPNPトランジスタ11のベース電圧VBの電圧
変化は、第２図に示すごとく、1:1である。そして、こ
のベース電圧VBのバイアス電圧は、第１と第２の抵抗1
2,13による電源VCCの電圧の分圧電圧によって設定し得
る。さらに、第２のPNPトランジスタ14のコレクタ電流
を考慮するならば、コンデンサ２の端子電圧VAの変化に
よる同調電圧VOUTの変化は、第４の抵抗16を介して第１
のPNPトランジスタ11のベースの電圧に負帰還方向に作
用する。そこで、第４の抵抗16の値を適宜に設定するこ
とで、第２のPNPトランジスタ14による利得が任意に決
定でき、コンデンサ２の端子電圧VAの変化分に対して、
第２図のごとく、同調電圧VOUTの変化分を適宜に設定し
得る。
よび第１のPNPトランジスタ11のコレクタ電流は、第２
のPNPトランジスタ14のエミッタとベース間の接合電圧
と第３の抵抗15の値によって設定され、ほぼ一定であ
る。そして、電界効果トランジスタ10のドレイン電流お
よび第１のPNPトランジスタ11のコレクタ電流が充分小
さくなるように設定すれば、電界効果トランジスタ10の
ゲートとソース間の電圧および第１のPNPトランジスタ1
1のエミッタとベース間の接合電圧は、ほぼ一定であ
る。そこで、第２のPNPトランジスタ14のコレクタ電流
を考慮しなければ、電界効果トランジスタ10のゲート電
圧、すなわちコンデンサ２の端子電圧VAの電圧変化に対
して、第１のPNPトランジスタ11のベース電圧VBの電圧
変化は、第２図に示すごとく、1:1である。そして、こ
のベース電圧VBのバイアス電圧は、第１と第２の抵抗1
2,13による電源VCCの電圧の分圧電圧によって設定し得
る。さらに、第２のPNPトランジスタ14のコレクタ電流
を考慮するならば、コンデンサ２の端子電圧VAの変化に
よる同調電圧VOUTの変化は、第４の抵抗16を介して第１
のPNPトランジスタ11のベースの電圧に負帰還方向に作
用する。そこで、第４の抵抗16の値を適宜に設定するこ
とで、第２のPNPトランジスタ14による利得が任意に決
定でき、コンデンサ２の端子電圧VAの変化分に対して、
第２図のごとく、同調電圧VOUTの変化分を適宜に設定し
得る。
また、電界効果トランジスタ10のゲートは極めて高い
入力インピーダンスである。そこで、コンデンサ２から
電界効果トランジスタ10に直流リークを生じない。この
ために、位相比較器PDと電圧制御発振器VCOを含んで構
成されるPLL回路等がロックアップした状態であれば、
位相比較器PDからコンデンサ２への充電制御はなされ
ず、発振制御電圧が変動するようなことがない。よっ
て、発振周波数が安定する。
入力インピーダンスである。そこで、コンデンサ２から
電界効果トランジスタ10に直流リークを生じない。この
ために、位相比較器PDと電圧制御発振器VCOを含んで構
成されるPLL回路等がロックアップした状態であれば、
位相比較器PDからコンデンサ２への充電制御はなされ
ず、発振制御電圧が変動するようなことがない。よっ
て、発振周波数が安定する。
さらに、出力段としての第２のPNPトランジスタ14
は、コレクタと接地間に第４と第２の抵抗16,13が直列
に介装されるので、飽和状態で使用することができる。
そこで、第２のPNPトランジスタ14のエミッタとコレク
タ間の電圧は飽和状態では極めて小さくなり、同調電圧
VOUTを、第１と第２の抵抗12,13で設定するバイアス電
圧から電源VCCの電圧までの広い範囲で変化させ得る。
は、コレクタと接地間に第４と第２の抵抗16,13が直列
に介装されるので、飽和状態で使用することができる。
そこで、第２のPNPトランジスタ14のエミッタとコレク
タ間の電圧は飽和状態では極めて小さくなり、同調電圧
VOUTを、第１と第２の抵抗12,13で設定するバイアス電
圧から電源VCCの電圧までの広い範囲で変化させ得る。
なお、第１と第２の抵抗12,13で設定するバイアス電
圧に対して、同調電圧VOUTが交叉するように変化させる
ためには、同調回路の入力インピーダンスを低く設定す
るか、または第２のPNPトランジスタ14のコレクタと接
地間に適宜な抵抗を介装させれば良い。
圧に対して、同調電圧VOUTが交叉するように変化させる
ためには、同調回路の入力インピーダンスを低く設定す
るか、または第２のPNPトランジスタ14のコレクタと接
地間に適宜な抵抗を介装させれば良い。
（考案の効果） 本考案の同調電圧発生回路は、以上説明したように構
成されているので、以下に記載されるような効果を奏す
る。
成されているので、以下に記載されるような効果を奏す
る。
本考案の同調電圧発生回路の入力インピーダンスは極
めて高いので、同調電圧を発生させるために発振制御電
圧の直流リークを生じさせることがない。そこで、PLL
回路等がロックアップした状態であれば、発振制御電圧
は変動せず、電圧制御発振器の発振周波数が安定してい
る。
めて高いので、同調電圧を発生させるために発振制御電
圧の直流リークを生じさせることがない。そこで、PLL
回路等がロックアップした状態であれば、発振制御電圧
は変動せず、電圧制御発振器の発振周波数が安定してい
る。
また、第４の抵抗によって負帰還量を適宜に設定する
ことで、発振制御電圧の変化分に対して、同調電圧の変
化分を任意に調整し得る。そして、第１と第２の抵抗に
よって、同調電圧の全体的な高低を任意に調整し得る。
このようにして、同調電圧の変化分と全体的な高低を別
個に調整できるので、同調回路の同調周波数範囲に応じ
た同調電圧を容易に発生させ得る。
ことで、発振制御電圧の変化分に対して、同調電圧の変
化分を任意に調整し得る。そして、第１と第２の抵抗に
よって、同調電圧の全体的な高低を任意に調整し得る。
このようにして、同調電圧の変化分と全体的な高低を別
個に調整できるので、同調回路の同調周波数範囲に応じ
た同調電圧を容易に発生させ得る。
さらに、第２のPNPトランジスタを飽和状態で用いる
こともでき、第１と第２の抵抗によるバイアス電圧と電
源の電圧の広い範囲で同調電圧を変化させることができ
る。このために、同調回路の同調周波数範囲を広いもの
とし得る。
こともでき、第１と第２の抵抗によるバイアス電圧と電
源の電圧の広い範囲で同調電圧を変化させることができ
る。このために、同調回路の同調周波数範囲を広いもの
とし得る。
第１図は、本考案の同調電圧発生回路の一実施例の回路
図であり、第２図は、第１図の回路の各部の電圧と同調
周波数もしくは発振周波数の特性図であり、第３図は、
従来の同調電圧発生回路の一例の回路図である。 10:電界効果トランジスタ、11:第１のPNPトランジス
タ、12:第１の抵抗、13:第２の抵抗、14:第２のPNPトラ
ンジスタ、15:第３の抵抗、16:第４の抵抗、VCC：電
源、VA：コンデンサの端子電圧、VOUT：同調電圧。
図であり、第２図は、第１図の回路の各部の電圧と同調
周波数もしくは発振周波数の特性図であり、第３図は、
従来の同調電圧発生回路の一例の回路図である。 10:電界効果トランジスタ、11:第１のPNPトランジス
タ、12:第１の抵抗、13:第２の抵抗、14:第２のPNPトラ
ンジスタ、15:第３の抵抗、16:第４の抵抗、VCC：電
源、VA：コンデンサの端子電圧、VOUT：同調電圧。
Claims (1)
- 【請求項１】電界効果トランジスタのソースを、コレク
タが接地された第１のPNPトランジスタのエミッタに接
続し、この第１のPNPトランジスタのベースを第１の抵
抗を介して電源に接続するとともに第２の抵抗を介して
接地し、前記電界効果トランジスタのドレインを第２の
PNPトランジスタのベースに接続するとともに第３の抵
抗を介して前記電源に接続し、前記第２のPNPトランジ
スタのエミッタを前記電源に接続するとともにコレクタ
を第４の抵抗を介して前記第１のPNPトランジスタのベ
ースに接続し、前記電界効果トランジスタのゲートに電
圧制御発振器に与えられる発振制御電圧に応じた電圧を
与えて前記第２のPNPトランジスタのコレクタより同調
電圧を取り出すことを特徴とした同調電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14639989U JPH083066Y2 (ja) | 1989-12-19 | 1989-12-19 | 同調電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14639989U JPH083066Y2 (ja) | 1989-12-19 | 1989-12-19 | 同調電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0384640U JPH0384640U (ja) | 1991-08-28 |
| JPH083066Y2 true JPH083066Y2 (ja) | 1996-01-29 |
Family
ID=31692991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14639989U Expired - Lifetime JPH083066Y2 (ja) | 1989-12-19 | 1989-12-19 | 同調電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083066Y2 (ja) |
-
1989
- 1989-12-19 JP JP14639989U patent/JPH083066Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0384640U (ja) | 1991-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5334951A (en) | Phase lock loops and methods for their operation | |
| US20040104782A1 (en) | Voltage controlled oscillator circuit for a low power electronic device | |
| US5459755A (en) | PLL circuit | |
| US7061338B2 (en) | Average controlled (AC) resonator driver | |
| US6734747B1 (en) | Piezoelectric oscillator | |
| JPH083066Y2 (ja) | 同調電圧発生回路 | |
| JPH07176996A (ja) | 電流制御発振器 | |
| US4595887A (en) | Voltage controlled oscillator suited for being formed in an integrated circuit | |
| US7038550B2 (en) | Smart current controlled (SCC) resonator driver | |
| JP2956781B2 (ja) | エミッタ結合マルチバイブレータ回路 | |
| US4071832A (en) | Current controlled oscillator | |
| US4500831A (en) | Current source | |
| US6177827B1 (en) | Current mirror circuit and charge pump circuit | |
| US6954112B2 (en) | Method of forming a variable frequency oscillator and structure therefor | |
| US3400337A (en) | Stabilized variable frequency multivibrator | |
| JPS6218081B2 (ja) | ||
| JPH11510023A (ja) | 発振回路 | |
| US6265917B1 (en) | Circuit and method for altering the frequency of a signal | |
| JPH069583Y2 (ja) | 定電圧電源回路 | |
| KR19990064076A (ko) | 발진기 | |
| GB2313726A (en) | Voltage follower with improved power supply rejection | |
| JP2576193B2 (ja) | 発振回路 | |
| JPS58140822A (ja) | 電流制御回路 | |
| JPH0418255Y2 (ja) | ||
| JPS5944806B2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |