JPS58140822A - 電流制御回路 - Google Patents
電流制御回路Info
- Publication number
- JPS58140822A JPS58140822A JP57021156A JP2115682A JPS58140822A JP S58140822 A JPS58140822 A JP S58140822A JP 57021156 A JP57021156 A JP 57021156A JP 2115682 A JP2115682 A JP 2115682A JP S58140822 A JPS58140822 A JP S58140822A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- supplied
- current
- voltage
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 17
- 230000010355 oscillation Effects 0.000 description 8
- 238000009412 basement excavation Methods 0.000 description 4
- 238000003754 machining Methods 0.000 description 3
- 241000270666 Testudines Species 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 101150058243 Lipf gene Proteins 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 210000001217 buttock Anatomy 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 210000002414 leg Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電流制御回路に関し、籍にＭ工８集ｓｋＬ
ｇｌ略化されたＰＬＬ（フェーズ・ロック・ループ）の
ｖｃｏ （電汁制−発伽回路）に通し７ｔｌＥ流制−回
路に関する。
ｇｌ略化されたＰＬＬ（フェーズ・ロック・ループ）の
ｖｃｏ （電汁制−発伽回路）に通し７ｔｌＥ流制−回
路に関する。
ＰＬＬは一極の周疲畝負帰還回紬で、ｖＯＯの胸ぴ畝か
？ｌに人力匍号胸ぴ数に一歓するように動作する。駆１
図はＰＬＬのブロック構成の一例を示す。ＰＬＬの７０
０回路では、前段のループフィルタから供給される入力
信号Ｓとｖ００Ｉ！２回路の出力信号Ｆ′の片波数差に
比例した制御人力信号ｖ１によって、ガえＶｉ足電は回
路のような亀流匍Ｊ御回路を駆動させる。そして、スイ
ッチ回ｗＩを用いて積分コンデンサに供給される電流の
向きｔ変えることにより、積分コンデンサを充放電させ
て、制御人力信号ｖ１に比例したｆｉ１波数の三角波を
発生させるようにはれている。
？ｌに人力匍号胸ぴ数に一歓するように動作する。駆１
図はＰＬＬのブロック構成の一例を示す。ＰＬＬの７０
０回路では、前段のループフィルタから供給される入力
信号Ｓとｖ００Ｉ！２回路の出力信号Ｆ′の片波数差に
比例した制御人力信号ｖ１によって、ガえＶｉ足電は回
路のような亀流匍Ｊ御回路を駆動させる。そして、スイ
ッチ回ｗＩを用いて積分コンデンサに供給される電流の
向きｔ変えることにより、積分コンデンサを充放電させ
て、制御人力信号ｖ１に比例したｆｉ１波数の三角波を
発生させるようにはれている。
ＶＯＯ１路の出力信号Ｆはその１箇あるいは第１図のよ
うにカウンタを介して周波数が倭数分の１にされて、Ｐ
ＦＯ（位相胸波数比較器）にフィードバックされる。Ｐ
ＦＣでは、入力信号Ｓの周波数１位相とＶＯＯの出力信
号Ｆ′の胸波数１位相とを比較してＶＣＯ回路の発振周
波数と人力信号日の周波数の走イぎ号を出力する。する
と、ループフィルタを介して周波数差に比列し九制−人
力便号ｖ１かＶＯＯ回鮎回路給され、菫終的に人力１６
１１１８０Ｓ該叙とｖｏｏｏ発−崗該欽ρ蟲−歇するよ
うに動作される。
うにカウンタを介して周波数が倭数分の１にされて、Ｐ
ＦＯ（位相胸波数比較器）にフィードバックされる。Ｐ
ＦＣでは、入力信号Ｓの周波数１位相とＶＯＯの出力信
号Ｆ′の胸波数１位相とを比較してＶＣＯ回路の発振周
波数と人力信号日の周波数の走イぎ号を出力する。する
と、ループフィルタを介して周波数差に比列し九制−人
力便号ｖ１かＶＯＯ回鮎回路給され、菫終的に人力１６
１１１８０Ｓ該叙とｖｏｏｏ発−崗該欽ρ蟲−歇するよ
うに動作される。
また、ＰＬＬでＨｖｏ ｏ回路の出力信号？の位相と人
力信号８の位相を位相検波器で積卸して、両者の位相【
−散させるような制御１か行なわれることかある。
力信号８の位相を位相検波器で積卸して、両者の位相【
−散させるような制御１か行なわれることかある。
この場合、ＶＯＯの出力信号？の位相を補正するために
、位相検ＩＩｔ１ｉｉｉＦから出力されるアップ、ダウ
ン’ｔｇｓ＜補正信号）か、ループフィルタからＶＯＯ
回路に入力される制−人力！ＭＶｔに直接加えられるよ
うにするには、コンデンサおよびこれを充放電させるイ
ンバータ（ロ）路あるいはアンプ勢か路壁とされる。そ
のため、回路が便雑になり、回路面構も増大してし箇う
。
、位相検ＩＩｔ１ｉｉｉＦから出力されるアップ、ダウ
ン’ｔｇｓ＜補正信号）か、ループフィルタからＶＯＯ
回路に入力される制−人力！ＭＶｔに直接加えられるよ
うにするには、コンデンサおよびこれを充放電させるイ
ンバータ（ロ）路あるいはアンプ勢か路壁とされる。そ
のため、回路が便雑になり、回路面構も増大してし箇う
。
しかも、ＶＯＯｌ路に供給される制御入力信号ｖ１と、
これによって生じる７００回路のバイアス電流とのｇ１
係ｔｒｉ必ずしもリニアにならない。そのため、所−の
バイアス電Ｌｒ倚る几めに、制御人力０１号Ｖ１に加え
るアップ・ダウン１Ｓ号を作る回路かそれだけｆ！Ｉｌ
ｌになるという不都合があつ几。
これによって生じる７００回路のバイアス電流とのｇ１
係ｔｒｉ必ずしもリニアにならない。そのため、所−の
バイアス電Ｌｒ倚る几めに、制御人力０１号Ｖ１に加え
るアップ・ダウン１Ｓ号を作る回路かそれだけｆ！Ｉｌ
ｌになるという不都合があつ几。
そこで、この発明σ、■００１Ｐ！Ｊ路のバイアス電Ｉ
ＭＩ供給する定［流帥とは別に、アップ・ダウン信号が
供給されるヌイツチトランジスタｔｆ＆け、バイアスｗ
ＩＷＬの増装置をトランジスタの寸法比で簡単に決定さ
れるようにし、これによって７００回路の発蚕周ＩｊＬ
Ｗ！ｉ、位相を正確に制御できるようにし７ｔ［ｆｉ制
微回路１ｒ＊供することを目的とする。
ＭＩ供給する定［流帥とは別に、アップ・ダウン信号が
供給されるヌイツチトランジスタｔｆ＆け、バイアスｗ
ＩＷＬの増装置をトランジスタの寸法比で簡単に決定さ
れるようにし、これによって７００回路の発蚕周ＩｊＬ
Ｗ！ｉ、位相を正確に制御できるようにし７ｔ［ｆｉ制
微回路１ｒ＊供することを目的とする。
以下図面に基づいてこの発明を説明する。
第２図ａ本発明に係る１［流制御回路會愉えたＶＯＯ回
路の一実Ｍ例を示す。
路の一実Ｍ例を示す。
この７００回路は、積分コンデンサａ１！−有し、この
相分コンデンサＣの充放電によって三％４波を発生する
発振（ロ）路ｌと、この発掘回路１の相分コンデンサＣ
に電ｔＭを供給する＾めの電１５を匍」惧回路と【、て
の定電流回路２と、この定電流回路２をバイアスするバ
イアス回路３とｔＴｉする。
相分コンデンサＣの充放電によって三％４波を発生する
発振（ロ）路ｌと、この発掘回路１の相分コンデンサＣ
に電ｔＭを供給する＾めの電１５を匍」惧回路と【、て
の定電流回路２と、この定電流回路２をバイアスするバ
イアス回路３とｔＴｉする。
定電流回路２に、バイアス回路３からのバイアス電圧が
惧鞄場れる定電流用の駆動Ｍ工８ＦｆｆｉＴＱ、と、こ
の駆＠Ｍ工８ＦＫＴＱ、と並列に配設され、カレントミ
ラー回路接続によりバイアスされるＭ工８１ＦｉＣＴＱ
、とｔ嘴する。Ｍ工８ＰＫＴＱｓのドレインＦｉＭ工８
ＦＭＴＱｌのドレインに共通に接続されている。Ｍ工８
ＦＩＣＴＱ、のソースには、位相補正用のパルス信号Ｐ
０か供給されてオン・オフされるスイッチＭ工８ＰＩＴ
Ｑｍが接続されている。
惧鞄場れる定電流用の駆動Ｍ工８ＦｆｆｉＴＱ、と、こ
の駆＠Ｍ工８ＦＫＴＱ、と並列に配設され、カレントミ
ラー回路接続によりバイアスされるＭ工８１ＦｉＣＴＱ
、とｔ嘴する。Ｍ工８ＰＫＴＱｓのドレインＦｉＭ工８
ＦＭＴＱｌのドレインに共通に接続されている。Ｍ工８
ＦＩＣＴＱ、のソースには、位相補正用のパルス信号Ｐ
０か供給されてオン・オフされるスイッチＭ工８ＰＩＴ
Ｑｍが接続されている。
また、上記定電流用駆動Ｍ工８ＦｌｉＴＱ−のソーｘＫ
Ｆ１．Ｍより Ｆ ＲＴ Ｑａか接続されている。
Ｆ１．Ｍより Ｆ ＲＴ Ｑａか接続されている。
このＭ工８シｌＴＱｍｒ［、そのゲートかクランドレベ
ルに接続され、抵抗として作用する。
ルに接続され、抵抗として作用する。
上記Ｍ Ｉ Ｂ Ｆ ＲＴ Ｑａ 〜Ｑａからなる定電
流回路２は、通常σスイッチＭ工５ＰＫＴＧＬ・かオフ
されている。Ｍ工８１ＦＩＣＴＱ、＋がそのしきい随電
圧ｖｔｈよりもわずかＪＩＣ＠、いバイアス電圧を、バ
イアス１ｇｌ晒３より供給されて、定ＩＩＥ流−とじて
動作され、定電流工が流されて発掘回路ｌに供給する。
流回路２は、通常σスイッチＭ工５ＰＫＴＧＬ・かオフ
されている。Ｍ工８１ＦＩＣＴＱ、＋がそのしきい随電
圧ｖｔｈよりもわずかＪＩＣ＠、いバイアス電圧を、バ
イアス１ｇｌ晒３より供給されて、定ＩＩＥ流−とじて
動作され、定電流工が流されて発掘回路ｌに供給する。
そして、ヌイツチＭ工８ＦＩＴＱｓのゲートに補正傷号
Ｐ０が供給されると、ＭＩ８ＦＩＴＱ虐。
Ｐ０が供給されると、ＭＩ８ＦＩＴＱ虐。
Ｑｌに一関的に電流Δ工が流される。この増加電穴△工
に上配駆動Ｍ工８ＦＩ！ｉＴＱ、に流れている矩亀流工
に付加されて、工十Δ工の電流か発掘（ロ）路ＩＫ供給
される。
に上配駆動Ｍ工８ＦＩ！ｉＴＱ、に流れている矩亀流工
に付加されて、工十Δ工の電流か発掘（ロ）路ＩＫ供給
される。
前記Ｖ工８ＦＩｉｉＴＱｍに、補正信号Ｐ。によってス
イッチＭ工８ＦＫＴＱ、がオンされたときにＭ工８ＦＢ
ＴＱ、の抵抗成分によって降下はれてＭ工８ＦＩＣＴｌ
；Ｌｔのソース電位Ｖ呻下分に対工６する電圧降下を、
鹿勧ＭよりνＩＴＱ、のソースに与スる。
イッチＭ工８ＦＫＴＱ、がオンされたときにＭ工８ＦＢ
ＴＱ、の抵抗成分によって降下はれてＭ工８ＦＩＣＴｌ
；Ｌｔのソース電位Ｖ呻下分に対工６する電圧降下を、
鹿勧ＭよりνＩＴＱ、のソースに与スる。
これによって、Ｍ工ａＦＩｃＴＱｓＫ＆される電ｈ〔工
と、ＭＩ８ＦＥＴＧＬｍ Ｋｌ！１ｌｔＪれる付加１１
［ｉΔ工との比が、−工８ＦＫＴＱ、とＱｌの寸法比（
Ｗ／−り比）によって決定されるようにされている。
と、ＭＩ８ＦＥＴＧＬｍ Ｋｌ！１ｌｔＪれる付加１１
［ｉΔ工との比が、−工８ＦＫＴＱ、とＱｌの寸法比（
Ｗ／−り比）によって決定されるようにされている。
つまり、定電流［ｇｌＩＩ６２として汀、第３図に示す
ようｉｃ、Ｍ工８ＦＩｌｉＴＱ番倉省略し７ｔ（ロ）路
であっても、後段の完像ＩＵ路ｌに供給される電大倉側
−することができる。
ようｉｃ、Ｍ工８ＦＩｌｉＴＱ番倉省略し７ｔ（ロ）路
であっても、後段の完像ＩＵ路ｌに供給される電大倉側
−することができる。
しかし、纂３図ノＩＰ！１略ノヨうｒｅ、ＭＩ８ＦＩＣ
ＴＱａｋ％略した場合にｄ％禰正傷信号。を供給【。
ＴＱａｋ％略した場合にｄ％禰正傷信号。を供給【。
てＭ工８ＦＫＴＱｍ 、ＱｌにΔ工ｔ−ｆｉし几とき
Ｋ、ＭＩ８ＦＫＴＱｓのＩＩＩｔ打成分によって、Ｍ工
８ＦｆｆｉＴＱｌのンース暖圧か降下ざｔＬ、Ｍ工８Ｆ
］ｌｆＴＱｍの一バイアスポイントかＭＩｓｐｍＴＱ＆
と同じφ件にされなくなる。その結果、謝３図の回路
でに、電流工とΔ工との比を、Ｍ工８ＦＫＴＱ＋とＱｍ
の寸法比にのみによって決定できなくなる。
Ｋ、ＭＩ８ＦＫＴＱｓのＩＩＩｔ打成分によって、Ｍ工
８ＦｆｆｉＴＱｌのンース暖圧か降下ざｔＬ、Ｍ工８Ｆ
］ｌｆＴＱｍの一バイアスポイントかＭＩｓｐｍＴＱ＆
と同じφ件にされなくなる。その結果、謝３図の回路
でに、電流工とΔ工との比を、Ｍ工８ＦＫＴＱ＋とＱｍ
の寸法比にのみによって決定できなくなる。
そして、畢純な１くルス信号Ｐ０でσ、発儀回路１の位
相を正確に側番することができないことになる。
相を正確に側番することができないことになる。
次に、バイアス回Ｍ：Ｈ；ｒ、ループフィルタからの制
−人力ｇＩ号ｖ１が供給される入力Ｍ工８ＦＩＩｉＴＱ
１と、この入力Ｍ工８ＦＥＴのドレインに播絖さｎ、定
電流回路２の駆動ＭＩ８ＩＦｆｉＴＱ、とＱ。
−人力ｇＩ号ｖ１が供給される入力Ｍ工８ＦＩＩｉＴＱ
１と、この入力Ｍ工８ＦＥＴのドレインに播絖さｎ、定
電流回路２の駆動ＭＩ８ＩＦｆｉＴＱ、とＱ。
に、カレントミラー回路接続によりバイアス電圧倉与え
るＭＩＱ、ＦＩＴＱ、と、このＭ工８ＦＥＴＱ６のソー
スにＩＩ＃続さｒｔｆｃｉｉｔ何閂工８ＦＥｔＴＱ。
るＭＩＱ、ＦＩＴＱ、と、このＭ工８ＦＥＴＱ６のソー
スにＩＩ＃続さｒｔｆｃｉｉｔ何閂工８ＦＥｔＴＱ。
とからなる。
上ｉＭ工８７ＩＴＱ、のソーヌａグランドレベルに接続
され、筐たＭよりＩＰ’１ｌｊＴＱｔのソースおよびケ
ートＨ［＄１１１庄Ｖ。。およびグランドレベルにそれ
ぞれ４＃枕されている。
され、筐たＭよりＩＰ’１ｌｊＴＱｔのソースおよびケ
ートＨ［＄１１１庄Ｖ。。およびグランドレベルにそれ
ぞれ４＃枕されている。
直列接Ｍ’；Ｊｆｔ７ｊ Ｍ Ｉ ８ Ｐ ＲＴ Ｑ
＠ 〜Ｑｔ ４’（：より横Ｉｆｔきれたバイアス回路
３は、側御入力信号ｖ１に比例したバイアス電圧ｔ１定
電訛回路２に供給シテ、駆＠ＭＩ８ＦＩＴＱ＋に流され
るｗｉ工ｒ制御する。
＠ 〜Ｑｔ ４’（：より横Ｉｆｔきれたバイアス回路
３は、側御入力信号ｖ１に比例したバイアス電圧ｔ１定
電訛回路２に供給シテ、駆＠ＭＩ８ＦＩＴＱ＋に流され
るｗｉ工ｒ制御する。
また、上−己バイアス回路３ば、Ｍ工８１ＰＫＴＱｌの
ｇｍが小、ＭＩ８１ＦＩＴＱｓの８ｍ２）’大となるよ
うに形成されることにより、Ｍ工８ Ｆ！！：ＴＱ−に
与えるバイアス電圧が、ＭＩ８ＰＫＴＱ。
ｇｍが小、ＭＩ８１ＦＩＴＱｓの８ｍ２）’大となるよ
うに形成されることにより、Ｍ工８ Ｆ！！：ＴＱ−に
与えるバイアス電圧が、ＭＩ８ＰＫＴＱ。
のしきい亀亀圧ｖｔｈよりもわずρ為だけ高くなるよう
にされている。
にされている。
これによって、Ｍ工８ＦｊＥｆＴ４ｊ＋ に鐘される１
流工が小さくされ、かつＭ工８゜ＦＫＴＱ、σドレイン
ーソース間噸圧の広い範囲にわたって定ｍ流脅性倉示す
ようにな４゜ その給米、発振回路ｌ内の個分コンデンサＣのサイズを
小さくすることができるようになり４また、発振回路ｌ
の出力波形（三角波）のｍ−性か向上される。
流工が小さくされ、かつＭ工８゜ＦＫＴＱ、σドレイン
ーソース間噸圧の広い範囲にわたって定ｍ流脅性倉示す
ようにな４゜ その給米、発振回路ｌ内の個分コンデンサＣのサイズを
小さくすることができるようになり４また、発振回路ｌ
の出力波形（三角波）のｍ−性か向上される。
次に、発振１始ｌについて説明する。
＠伽回１ｄ６ｔ ｒ；ｒ定電流回路２からの電流が供給
される検分コンデンサ０と、この検分コンデンサＯＫ供
給される１ＩｉｌｌｌＥの流れの向きを切り換えるスイ
ッチ手段４ｍ、４ｂｔＮしている。スィッチ手段４ａｔ
ｊＭ工８ＰＩＴＱ１１とＱＩｍ とから、マタスイッチ
手段４’ｌｊＭ工８ＰＩＴＱ＋烏とＱ、とからなる。ス
イッチ手段４ａ、４ｂは臀に制限されないが、Ｒ＠８フ
リップフロップ５の出力信１１（４。
される検分コンデンサ０と、この検分コンデンサＯＫ供
給される１ＩｉｌｌｌＥの流れの向きを切り換えるスイ
ッチ手段４ｍ、４ｂｔＮしている。スィッチ手段４ａｔ
ｊＭ工８ＰＩＴＱ１１とＱＩｍ とから、マタスイッチ
手段４’ｌｊＭ工８ＰＩＴＱ＋烏とＱ、とからなる。ス
イッチ手段４ａ、４ｂは臀に制限されないが、Ｒ＠８フ
リップフロップ５の出力信１１（４。
ｑによってそれぞれオン、オフ劃−される。
上記Ｒ−８フリップフロッ１５に、積分コンデンサＣの
崗燗子の電位と所定の基ｆｓｔ圧ｖｒ、ｆとをそれぞれ
比較して出力するコンパレータ６ｍ。
崗燗子の電位と所定の基ｆｓｔ圧ｖｒ、ｆとをそれぞれ
比較して出力するコンパレータ６ｍ。
６ｂによって、セット、リセットされるようにされてい
る。
る。
そζで、元す、定電流回路２から定１ｔｔＩ／ｌｘが供
給されている場合の発振回ｗＩｌの動作を説明する。
給されている場合の発振回ｗＩｌの動作を説明する。
初めに、Ｒ・８７リツプフロツプ５がコンパレータ６ｂ
によｐセット場れた場合を考える。この場合に汀、纂４
図に示すように、７リツプフロツプ５の出力ＱＵハイレ
ベルからロウレベルに、まπ出力Ｑにロウレベルからハ
イレベルに変化される。その結果、出力Ｑによって、Ｍ
工８ＦＩＩＴＱ、かオン、ＱＩｍかオフされ、出力Ｑに
よってＭＩ８Ｆ里ＴＱ＋ｍがオフ、ＱＩｍ がオンされ
る。
によｐセット場れた場合を考える。この場合に汀、纂４
図に示すように、７リツプフロツプ５の出力ＱＵハイレ
ベルからロウレベルに、まπ出力Ｑにロウレベルからハ
イレベルに変化される。その結果、出力Ｑによって、Ｍ
工８ＦＩＩＴＱ、かオン、ＱＩｍかオフされ、出力Ｑに
よってＭＩ８Ｆ里ＴＱ＋ｍがオフ、ＱＩｍ がオンされ
る。
そのため、定電流回路２から供給される電ｉ１１は、オ
ンされたＭ工８ＦＩＴＱＩ、とＱ、を通って、工Ｓのよ
うな経路で流れ、検分コンデンサ０が光電され始める。
ンされたＭ工８ＦＩＴＱＩ、とＱ、を通って、工Ｓのよ
うな経路で流れ、検分コンデンサ０が光電され始める。
これＫよって、ｖＩの電圧が除々に上昇される。このと
き、積分コンデンサＣに供給される′ｌｌｃ流に、比較
的小さな定を流工でめる几め、ｖｌの電圧に第４図ｔｃ
＋のように、ゆるやかに、略画巌的に上昇される。
き、積分コンデンサＣに供給される′ｌｌｃ流に、比較
的小さな定を流工でめる几め、ｖｌの電圧に第４図ｔｃ
＋のように、ゆるやかに、略画巌的に上昇される。
Ｖ Ｉ（Ｄ 電圧ｕコンパレータ６ａにおいて基準電圧
ｖｒ＠ｆと比較感れ、ＶＢ＞ｖｒｅｆになるとコンパレ
ータ６ａか出力する。この出力信号によって、ＲＩＩＳ
フリップフロップ５がリセットきれて、出力Ｃｕｔロウ
レベルに、また出力Ｑは〕−イレペルに変化される。
ｖｒ＠ｆと比較感れ、ＶＢ＞ｖｒｅｆになるとコンパレ
ータ６ａか出力する。この出力信号によって、ＲＩＩＳ
フリップフロップ５がリセットきれて、出力Ｃｕｔロウ
レベルに、また出力Ｑは〕−イレペルに変化される。
すると、スイッチ手段８ＦｌｉＴＱ＋ｌとＱ１０かオフ
、ＭｌＢｌＰｌｉＴＱｌ、とＱ＋ｓｌｉオンさｎて、亀
流経細か工１からｌ８のように変えられる。
、ＭｌＢｌＰｌｉＴＱｌ、とＱ＋ｓｌｉオンさｎて、亀
流経細か工１からｌ８のように変えられる。
その結果、積分コジデンサ０の光電電荷が一旦放電され
て、Ｖ−の電圧がＯｖまで急激に立下がり、続いて、積
分コンデンサ０か逆電位に充電され始める。これに伴っ
て、ｖｌの電圧はゆっくりと直−的に上昇する。
て、Ｖ−の電圧がＯｖまで急激に立下がり、続いて、積
分コンデンサ０か逆電位に充電され始める。これに伴っ
て、ｖｌの電圧はゆっくりと直−的に上昇する。
そして、７９の電圧が基準電圧ｖｒ６ｆｔ越えた時点で
コンパレータ６ｂが出力して、Ｒ・８７リツプフΩツブ
５が１ツトされる。とれによって、スイッチ手＠４ａ％
４ｂが切り換えられて、電流経路が再び１自から１働
に変化される。ナしてＶｌの電位は急激に立下がる。
コンパレータ６ｂが出力して、Ｒ・８７リツプフΩツブ
５が１ツトされる。とれによって、スイッチ手＠４ａ％
４ｂが切り換えられて、電流経路が再び１自から１働
に変化される。ナしてＶｌの電位は急激に立下がる。
このようＫして、上記動作を繰り返すことにより、発ｍ
−路１は、定電流（ロ）路２から供給される電流量の大
きさ、すなわち、制御人力（１１号ｖ１に比例した胸ｒ
ｌＬＩＩｘで発振する。
−路１は、定電流（ロ）路２から供給される電流量の大
きさ、すなわち、制御人力（１１号ｖ１に比例した胸ｒ
ｌＬＩＩｘで発振する。
次Ｋ、定電流回路２のスイッチＭ工ｓｙｍ’ｒＱａＫ１
１１止傷号Ｐ。か加えられて、発′ＩＩｉ回路１に供給
される電流か工十Δ工にされ几とする。すると、積分コ
ンデンサＯｋ光亀する速坂が連（なって、ｌＩ４１１１
・１のＩｊＬ形の傾きか大要（なｏ１三角波の周期が＠
（される。その結果、ＶＯＯ回路の出力信号の周波数は
増加される。
１１止傷号Ｐ。か加えられて、発′ＩＩｉ回路１に供給
される電流か工十Δ工にされ几とする。すると、積分コ
ンデンサＯｋ光亀する速坂が連（なって、ｌＩ４１１１
・１のＩｊＬ形の傾きか大要（なｏ１三角波の周期が＠
（される。その結果、ＶＯＯ回路の出力信号の周波数は
増加される。
従って、ＶＯＯ回路の出力信号の位相が入力信４８の位
相よりも遅れた場合に、Ｐｒｏ内の位相検＃！鋤でこれ
が横細され、定電流回路２のスイッチＭＩ８１ＦＫＴＫ
補正信号Ｐ。か供給されると、ＶＯＯ回路の出力信号の
周期か台〈なって位相が早（され、入力備考の位相に一
欽されるようになる。
相よりも遅れた場合に、Ｐｒｏ内の位相検＃！鋤でこれ
が横細され、定電流回路２のスイッチＭＩ８１ＦＫＴＫ
補正信号Ｐ。か供給されると、ＶＯＯ回路の出力信号の
周期か台〈なって位相が早（され、入力備考の位相に一
欽されるようになる。
また、ＶＣＯ回路の出力信号の位相を遅らせｔいよつな
場合に汀、上記定電流向ｗＩ２におけるス肖ツチＭＩ８
ν迎ＴＱｓを、通常はオンされていて、禰正信号Ｐ０に
よってオフされるように構成すればよい。これによって
、信号Ｐ。か供給されタトきに鉦工８１ＦＩＴＱｔｔ’
（Ｗれる定電置工か一Δ工だけ叡少されて、積分コンデ
ンサＯの光電速度か運〈なり、掘撮回路１の発振鵬波数
が諷少される。すると、ＶａＯ回路の出力信号の位相か
飾れて、人力信号Ｂの位相と一欽されるようになる。
場合に汀、上記定電流向ｗＩ２におけるス肖ツチＭＩ８
ν迎ＴＱｓを、通常はオンされていて、禰正信号Ｐ０に
よってオフされるように構成すればよい。これによって
、信号Ｐ。か供給されタトきに鉦工８１ＦＩＴＱｔｔ’
（Ｗれる定電置工か一Δ工だけ叡少されて、積分コンデ
ンサＯの光電速度か運〈なり、掘撮回路１の発振鵬波数
が諷少される。すると、ＶａＯ回路の出力信号の位相か
飾れて、人力信号Ｂの位相と一欽されるようになる。
この場合にも、定電流回路２における電流量と一Δ工と
の比ｔｉｔ、ＭＩ８？１ＴＱ１ とＱｓとの寸法比によ
って決定され得ることは勿論である。
の比ｔｉｔ、ＭＩ８？１ＴＱ１ とＱｓとの寸法比によ
って決定され得ることは勿論である。
つｔす、本発＃４によれば、スイッチ手段８ＦＫＴＱ・
の抵抗成分による電圧降下と、ＭＩＩＩＩＰＭＴＱ４に
よる電圧降下とを同一のｗＩｌ会にできるため、ＭＩＩ
ＩＩＦＭＩＴＱ−とＱｓに同一のバイアス電圧を供給す
ることが可能となる。
の抵抗成分による電圧降下と、ＭＩＩＩＩＰＭＴＱ４に
よる電圧降下とを同一のｗＩｌ会にできるため、ＭＩＩ
ＩＩＦＭＩＴＱ−とＱｓに同一のバイアス電圧を供給す
ることが可能となる。
そのＷＩ来、製造上のバラツキに影会されずに、ＭＩ８
Ｆ焉Ｔの寸法比によってＰｊ１足の電流比を得ることか
で１！、電流量の制＃が正確に行なえるようになる。
Ｆ焉Ｔの寸法比によってＰｊ１足の電流比を得ることか
で１！、電流量の制＃が正確に行なえるようになる。
狐１図は本発明に係る電流制御回路か迩柑されるｖｏｏ
回路１ｃｍ１するＰＬＬのｗａｎｔ示すブロック図、植
２図は本発明に係る電流制傭回路の一央ｈＡ鉤を示すｖ
００全体の回路図、第３図は蒐へ制御Ｉｇｌ路の他θｍ
成−１を示す回路図、餠４図にＶＣＯ［ｇＪｗｌにお轄
る′フリツブフロラ１の出力と発振出力とのｍｅｔ示す
タイミングチャートである。 ｌ・・・発条回路、２・・・定電流回路（電流制御回路
）、３・・・バイアス回路、４ ａ ＊ ４ ｂ・・・
スイッチ手段。 第 １ 図 第 ２ 置 第 ３ 図 第 ４ 図
回路１ｃｍ１するＰＬＬのｗａｎｔ示すブロック図、植
２図は本発明に係る電流制傭回路の一央ｈＡ鉤を示すｖ
００全体の回路図、第３図は蒐へ制御Ｉｇｌ路の他θｍ
成−１を示す回路図、餠４図にＶＣＯ［ｇＪｗｌにお轄
る′フリツブフロラ１の出力と発振出力とのｍｅｔ示す
タイミングチャートである。 ｌ・・・発条回路、２・・・定電流回路（電流制御回路
）、３・・・バイアス回路、４ ａ ＊ ４ ｂ・・・
スイッチ手段。 第 １ 図 第 ２ 置 第 ３ 図 第 ４ 図
Claims (1)
- 制御人力信号に応じた電圧罠よって駆動され定ＩＬＩ−
とじて動作される第１のトランジスタと、この纂ｌのト
ランジスタとカレントミラー回路接続された鯖２のトラ
ンジスタと、この第２のトランジスタに僧続され葡止傷
号か供給されることによってオン、オフされるスイッチ
トランジスタと、上記纂ｌのトランジスタに直列接続さ
れ、上記スイッチトランジスタの抵抗成分による電圧降
下に対応した電圧降下を与える抵抗手段とｔ＃Ｉえ几こ
とｔ−特徴とする１１ＬｔＩＬ制−回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57021156A JPS58140822A (ja) | 1982-02-15 | 1982-02-15 | 電流制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57021156A JPS58140822A (ja) | 1982-02-15 | 1982-02-15 | 電流制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58140822A true JPS58140822A (ja) | 1983-08-20 |
Family
ID=12047040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57021156A Pending JPS58140822A (ja) | 1982-02-15 | 1982-02-15 | 電流制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58140822A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04505533A (ja) * | 1989-06-02 | 1992-09-24 | モトローラ・インコーポレーテッド | 自動電流制御を備えた電圧制御発振器 |
| US5272432A (en) * | 1991-05-01 | 1993-12-21 | Winbond Electronics N.A. Corporation | DAC current source with stabilizing bias |
| US6150887A (en) * | 1996-09-10 | 2000-11-21 | Nec Corporation | PLL Circuit in which output oscillation signal frequency can be controlled based on bias signal |
-
1982
- 1982-02-15 JP JP57021156A patent/JPS58140822A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04505533A (ja) * | 1989-06-02 | 1992-09-24 | モトローラ・インコーポレーテッド | 自動電流制御を備えた電圧制御発振器 |
| US5272432A (en) * | 1991-05-01 | 1993-12-21 | Winbond Electronics N.A. Corporation | DAC current source with stabilizing bias |
| US6150887A (en) * | 1996-09-10 | 2000-11-21 | Nec Corporation | PLL Circuit in which output oscillation signal frequency can be controlled based on bias signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0788236B1 (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
| US7558311B2 (en) | Spread spectrum clock generator and method for generating a spread spectrum clock signal | |
| EP1434351A1 (en) | Charge pump circuit and PLL circuit using same | |
| KR100985008B1 (ko) | 용량성 전하 펌프 | |
| JPH07114349B2 (ja) | デューティ制御回路装置 | |
| JPS639409B2 (ja) | ||
| JP2000091909A (ja) | 同期発振回路 | |
| JPH021620A (ja) | 電圧制御発振回路 | |
| US20050012470A1 (en) | CCFL circuit with independent adjustment of frequency and duty cycle | |
| JPS6216617A (ja) | Ｐｌｌ周波数シンセサイザ | |
| US20010043123A1 (en) | Semiconductor integrated circuit and phase locked loop circuit | |
| US6734747B1 (en) | Piezoelectric oscillator | |
| JPS58140822A (ja) | 電流制御回路 | |
| US8686799B2 (en) | Low noise wide range voltage-controlled oscillator with transistor feedback | |
| US4922139A (en) | Filter circuit for generating a VCO control voltage responsive to the output signals from a frequency/phase discriminator | |
| US7579884B2 (en) | Frequency doubler device | |
| US7199627B2 (en) | DC-DC converter connected to phase locked loop | |
| JPH083066Y2 (ja) | 同調電圧発生回路 | |
| US7230497B1 (en) | System for controlling frequency of oscillator | |
| JPS5926662Y2 (ja) | Ｆｍ受信機の同調表示装置 | |
| JPH05336736A (ja) | 半導体集積回路の内部電圧発生装置 | |
| US6954112B2 (en) | Method of forming a variable frequency oscillator and structure therefor | |
| JP3266883B2 (ja) | 圧電発振器 | |
| JPH0964730A (ja) | Ｐｌｌ回路 | |
| SU1385266A1 (ru) | Генератор |