JP3254940B2 - 電圧制御発振器およびｐｌｌ用ｉｃならびにｐｌｌ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電圧制御発振器および
ＰＬＬ用ＩＣならびにＰＬＬ回路に関し、さらに詳しく
は、小型化とローコスト化とを両立することができる電
圧制御発振器およびそれを好適に利用可能なＰＬＬ用Ｉ
ＣならびにＰＬＬ回路に関する。

【０００２】

【従来の技術】図３は、従来のＰＬＬ（Ｐhase Ｌocked
Ｌoop；位相同期ループ）モジュールの一例を示す構成
図である。このＰＬＬモジュール５００は、ＰＬＬ用Ｉ
Ｃ５１（位相比較器，プリスケーラ，チャージポンプ等
を１チップ化したもの）と，ローパスフィルタ２と，Ｖ
ＣＯ５３（Ｖoltage Ｃontorolled Oscillator；電圧制
御発振器）とを具備して構成されている。さて、基準周
波数信号Ｓｉが前記ＰＬＬ用ＩＣ５１に加わると、その
信号と前記ＶＣＯ５３からフィードバックされた発振信
号Ｓｏとの位相差に対応する誤差電圧Ｖｆが出力され
る。すると、前記ローパスフィルタ２は前記誤差電圧Ｖ
ｆの低周波成分だけを通過させ、それを制御電圧Ｖｉｎ
として前記ＶＣＯ５３に入力する。この結果、前記発振
信号Ｓｏは前記基準周波数信号Ｓｉの周波数に近づくよ
うに制御される。

【０００３】図４は、前記ＶＣＯ５３を示す回路図であ
る。このＶＣＯ５３は、コルピッツ型発振回路（Ｃolpi
tts Oscillator）をなす発振段回路Ｈと，そこで得られ
た信号を緩衝増幅して発振信号Ｓｏを出力するバッファ
段回路Ｂとから基本的に構成されている。すなわち、発
振段トランジスタＱ１のコレクタ側をバッファ段トラン
ジスタＱ２のエミッタ側と接続して、両トランジスタを
（コイルＬを介して）直列に接続してなる（直列接続す
る理由は、消費電流を抑制するためである）。前記発振
段トランジスタＱ１のベースは、バイアス抵抗Ｒ３を介
して接地されている。また、前記バッファ段トランジス
タＱ２のベース−コレクタ間はバイアス抵抗Ｒ１で接続
され、前記ベースはバイアス抵抗Ｒ２を介して前記発振
段トランジスタＱ１のベースと接続されている。したが
って、電源電圧Ｖｃｃが前記バッファ段トランジスタＱ
２のコレクタに加えられると、エミッタ側から前記発振
段回路Ｈに動作電圧が供給されると共に両トランジスタ
がバイアスされる。いま、ローパスフィルタ２（図３参
照）から制御電圧Ｖｉｎが与えられると、それにより前
記発振段回路Ｈの可変容量ダイオード（バリキャップ）
Ｄの容量が制御され、その容量と，コンデンサＣの容量
と，共振素子θのインダクタンスとで決まる周波数の発
振信号Ｓｏが前記バッファ段トランジスタＱ２のコレク
タ側から出力される。

【０００４】ところで、前記発振段トランジスタＱ１の
コレクタ電圧Ｖｃは、前記バッファ段トランジスタＱ２
のベース−エミッタ間電圧をＶＢＥとすると、 Ｖｃ＝（Ｒ２＋Ｒ３）・Ｖｃｃ／｛Ｒ１＋Ｒ２＋Ｒ３｝−ＶＢＥ である。前記バイアス抵抗Ｒ１，Ｒ２は、発振段回路Ｈ
（および前記ＰＬＬ用ＩＣ５１）に外付けするものなの
で、抵抗値の誤差（バラツキ）ΔＲは比較的小さい（例
えばΔＲ＝±５％程度）。したがって、実際のコレクタ
電圧Ｖｃを、設計値に略一致させることが比較的容易で
ある。

【０００５】図５は、従来のＰＬＬモジュールの他例を
示す構成図である。このＰＬＬモジュール６００は、Ｖ
ＣＯ６３の一部の回路をＰＬＬ用ＩＣ６１に内蔵させた
ところが、上記ＰＬＬモジュール５００とは異なる。す
なわち、図６に示すように、ＶＣＯ６３は、発振段回路
Ｈだけを独立して持ち、バッファ段回路Ｂを前記ＰＬＬ
用ＩＣ６１の内部に形成する（電源電圧Ｖｃｃはバッフ
ァ段回路ＢとＰＬＬ用ＩＣ本来の回路の両方に供給され
るようになっている）。図中、バッファ段トランジスタ
Ｑ２のバイアス抵抗の参照符号をＲ１’，Ｒ２’とした
のは、集積回路の構成要素として形成される抵抗を、他
と区別するためである。

【０００６】前記発振段トランジスタＱ１のコレクタ電
圧Ｖｃ’は、前記バッファ段トランジスタＱ２のベース
−エミッタ間電圧をＶＢＥとすると、 Ｖｃ’＝（Ｒ2’＋Ｒ3）・Ｖｃｃ／｛Ｒ1’＋Ｒ2’＋Ｒ3｝−ＶＢＥ…（１） である。ところで、前記バイアス抵抗Ｒ１’，Ｒ２’
は、ＰＬＬ用ＩＣ６１のウェハーロットごとに、抵抗値
の誤差（バラツキ）ΔＲが比較的大きく（例えばΔＲ＝
±２０％程度）なってしまう。

【０００７】したがって、前記バイアス抵抗Ｒ１’，Ｒ
２’の設計値をＲ１，Ｒ２とすると、上記（１）式よ
り、 Ｖｃ’＝(ΔＲ・Ｒ2＋Ｒ3)・Ｖcc／｛ΔＲ・(Ｒ1＋Ｒ2)＋Ｒ3｝−ＶBE…（２） である。つまり、誤差ΔＲが大きいため、そのままで
は、前記トランジスタＱ１の実際のコレクタ電圧Ｖｃ’
は、設計値Ｖｃとは異なってしまう。ところが、前記コ
レクタ電圧Ｖｃ’の精度が悪いと、前記ＶＣＯ６３の性
能（発振特性の安定度など）に支障をきたす恐れがあ
る。そのため、実際のコレクタ電圧Ｖｃ’が設計値Ｖｃ
と略一致するように、バイアス抵抗Ｒ３をＰＬＬ用ＩＣ
６１（のウェハーロット）ごとに選別，変更して、調整
を行う必要がある。

【０００８】

【発明が解決しようとする課題】上記従来のＶＣＯ５３
（図４参照）では、バッファ段回路Ｂを発振段回路Ｈ
（およびＰＬＬ用ＩＣ５１）に外付けするので、ＶＣＯ
５３や，ＰＬＬモジュール５００が大型化する問題点が
ある。また、上記従来のＶＣＯ６３（図６参照）では、
バッファ段回路Ｂ（バッファ段トランジスタＱ２、バイ
アス抵抗Ｒ１’，Ｒ２’）をＰＬＬ用ＩＣ６１に内蔵す
るので小型化できる利点はある。ところが、上記（２）
式を参照して説明したように、実際のコレクタ電圧Ｖ
ｃ’が設計値Ｖｃと異なってしまうために、バイアス抵
抗Ｒ３をＰＬＬ用ＩＣ６１（のウェハーロット）ごとに
いちいち調整しなければならず、手間がかかってコスト
高となる問題点がある（この問題点は、発振段回路Ｈを
ディスクリート回路で作成する場合でも，ＰＬＬ用ＩＣ
５１とは別ウェハーに集積回路として形成する場合でも
生じる）。そこで、本発明の目的は、小型化とローコス
ト化とを両立することができる電圧制御発振器およびそ
れを好適に利用可能なＰＬＬ用ＩＣならびにＰＬＬ回路
を提供することにある。

【０００９】

【課題を解決するための手段】第１の発明では、発振段
回路（Ｈ）の発振段トランジスタ（Ｑ１）のコレクタ側
を前記発振段回路（Ｈ）とは別のバッファ段ＩＣ（１
１）のバッファ段トランジスタ（Ｑ２）のエミッタ側と
接続して両トランジスタを直列に接続してなり、前記バ
ッファ段トランジスタ（Ｑ２）のコレクタに電源電圧
（Ｖｃｃ）を加え、前記バッファ段トランジスタ（Ｑ
２）のエミッタ側から前記発振段回路（Ｈ）に動作電圧
を供給し、前記バッファ段トランジスタ（Ｑ２）のコレ
クタ側から発振信号（Ｓｏ）を出力する電圧制御発振器
において、前記バッファ段ＩＣ（１１）は、前記バッフ
ァ段トランジスタ（Ｑ２）のベース−コレクタ間を接続
する第１バイアス抵抗（Ｒ１’）と、前記バッファ段ト
ランジスタ（Ｑ２）のベースを接地する第２バイアス抵
抗（Ｒ２’）および第３バイアス抵抗（Ｒ３’）の直列
回路とを具備してなり、前記第２バイアス抵抗（Ｒ
２’）と前記第３バイアス抵抗（Ｒ３’）の接続点を前
記発振段トランジスタ（Ｑ１）のベースと接続してなる
ことを特徴とする電圧制御発振器（１３）を提供する。

【００１０】第２の発明では、上記第１の発明の電圧制
御発振器における前記バッファ段ＩＣを構成要素の一部
として内蔵することを特徴とするＰＬＬ用ＩＣ（１１）
を提供する。

【００１１】第３の発明では、上記第２の発明のＰＬＬ
用ＩＣ（１１）と、そのＰＬＬ用ＩＣ（１１）から出力
された誤差電圧（Ｖｆ）から不要成分を除去するループ
フィルタ（２）と、そのループフィルタ（２）の通過電
圧を制御電圧（Ｖｉｎ）として受け取る上記第１の発明
の電圧制御発振器（１３）とを具備してなることを特徴
とするＰＬＬ回路（１００）を提供する。

【００１２】

【作用】上記第１の発明の電圧制御発振器（１３）で
は、バッファ段ＩＣ（１１）のバッファ段トランジスタ
（Ｑ２）のベース−コレクタ間を第１のバイアス抵抗
（Ｒ１’）で接続し、前記ベースを第２のバイアス抵抗
（Ｒ２’）および第３のバイアス抵抗（Ｒ３’）の直列
回路を介して接地している。これによりバッファ段トラ
ンジスタ（Ｑ２）をバイアスするようになっている。さ
らに、第２のバイアス抵抗（Ｒ２’）と第３のバイアス
抵抗（Ｒ３’）の接続点を発振段トランジスタ（Ｑ１）
のベースと接続しているので、発振段トランジスタ（Ｑ
１）をバイアスするようにもなっている。このとき、バ
ッファ段トランジスタ（Ｑ２）のエミッタ電圧すなわち
発振段トランジスタ（Ｑ１）のコレクタ電圧は、前記接
続点の電圧すなわち第１〜第３のバイアス抵抗（Ｒ
１’，Ｒ２’，Ｒ３’）による電源電圧（Ｖｃｃ）の分
圧からバッファ段トランジスタ（Ｑ２）のベース−エミ
ッタ間電圧を減じたものとなる。このため、発振段トラ
ンジスタ（Ｑ１）のコレクタ電圧は、バッファ段ＩＣ
（１１）のウェハーロットごとの抵抗値のバラツキの影
響を受けにくくなって精度が高くなり、バイアス抵抗等
をいちいち調整しなくてよくなる。つまり、バッファ段
ＩＣ（１１）の利用による小型化と、コレクタ電圧の無
調整化によるローコスト化とを両立できるようになる。

【００１３】上記第２の発明のＰＬＬ用ＩＣ（１１）
は、上記第１の発明または第２の発明にかかるバッファ
段ＩＣを構成要素の一部として内蔵するものである。こ
のため、独立したバッファ段ＩＣを新たに設けなくてよ
く、省スペース化と，構成簡素化の観点から好都合であ
る。

【００１４】上記第３の発明のＰＬＬ回路（１００）
は、上記第２の発明のＰＬＬ用ＩＣ（１１）と、ループ
フィルタ（２）と、上記第１の発明の電圧制御発振器
（１３）とを具備したものである。このため、回路全体
としても、小型化とローコスト化を実現することが出来
る。

【００１５】

【実施例】以下、図に示す実施例により本発明をさらに
詳細に説明する。なお、これにより本発明が限定される
ものではない。

【００１６】図１は、本発明の一実施例のＰＬＬモジュ
ールを示す構成図である。このＰＬＬモジュール１００
は、ＰＬＬ用ＩＣ１１（位相比較器，プリスケーラ，チ
ャージポンプ等を１チップ化したもの）と，ローパスフ
ィルタ２と，ＶＣＯ１３とを具備して構成されている。
ただし、前記ＶＣＯ１３の一部の回路は前記ＰＬＬ用Ｉ
Ｃ１１に内蔵されている。さて、基準周波数信号Ｓｉが
前記ＰＬＬ用ＩＣ１１に加わると、その信号と前記ＶＣ
Ｏ１３からフィードバックされた発振信号Ｓｏとの位相
差に対応する誤差電圧Ｖｆが出力される。すると、前記
ローパスフィルタ２は前記誤差電圧Ｖｆの低周波成分だ
けを通過させ、それを制御電圧Ｖｉｎとして前記ＶＣＯ
１３に入力する。この結果、前記発振信号Ｓｏは前記基
準周波数信号Ｓｉの周波数に近づくように制御される。

【００１７】図２は、前記ＶＣＯ１３を示す回路図であ
る。このＶＣＯ１３は、コルピッツ型発振回路をなす発
振段回路Ｈと，そこで得られた信号を緩衝増幅して発振
信号Ｓｏを出力するバッファ段回路Ｂとから基本的に構
成されている。すなわち、発振段トランジスタＱ１のコ
レクタ側を、バッファ段トランジスタＱ２のエミッタ側
と接続して両トランジスタを（コイルＬを介して）直列
に接続してなる（直列接続する理由は、消費電流を抑制
するためである）。前記バッファ段トランジスタＱ２の
ベース−コレクタ間はバイアス抵抗Ｒ１’で接続され、
前記ベースはバイアス抵抗Ｒ２’，Ｒ３’の直列回路を
介して接地されている。そして、前記バイアス抵抗Ｒ
２’とＲ３’の接続点は前記発振段トランジスタＱ１の
ベースに接続されている。したがって、電源電圧Ｖｃｃ
が前記バッファ段トランジスタＱ２のコレクタに加えら
れると、エミッタ側から前記発振段回路Ｈに動作電圧が
供給されると共に、両トランジスタがバイアスされる
（電源電圧Ｖｃｃはバッファ段回路ＢとＰＬＬ用ＩＣ本
来の回路の両方に供給されるようになっている）。い
ま、ローパスフィルタ２（図１参照）から制御電圧Ｖｉ
ｎが与えられると、それにより前記発振段回路Ｈの可変
容量ダイオード（バリキャップ）Ｄの容量が制御され、
その容量と，コンデンサＣの容量と，共振素子θのイン
ダクタンスとで決まる周波数の発振信号Ｓｏが前記バッ
ファ段トランジスタＱ２のコレクタ側から出力される。

【００１８】ところで、前記発振段トランジスタＱ１の
コレクタ電圧Ｖｃ’は、前記バッファ段トランジスタＱ
２のベース−エミッタ間電圧をＶＢＥとすると、 Ｖｃ’＝(Ｒ2’＋Ｒ3’)・Ｖｃｃ／{Ｒ1’＋Ｒ2’＋Ｒ3’}−ＶＢＥ…（３） である。前記バイアス抵抗Ｒ１’，Ｒ２’，Ｒ３’は、
ＰＬＬ用ＩＣ５１のウェハーロットごとに、抵抗値の誤
差（バラツキ）ΔＲが比較的大きく（例えばΔＲ＝±２
０％程度）なってしまう。

【００１９】したがって、前記バイアス抵抗Ｒ１’，Ｒ
２’，Ｒ３’の設計値をＲ１，Ｒ２，Ｒ３とすると、上
記（３）式より、 Ｖｃ’＝ΔＲ・（Ｒ2＋Ｒ3）・Ｖcc／｛ΔＲ・（Ｒ1＋Ｒ2＋Ｒ3）｝−ＶＢＥ ＝（Ｒ2＋Ｒ3）・Ｖcc／（Ｒ1＋Ｒ2＋Ｒ3）−ＶＢＥ …（４） である。つまり、分母子のΔＲが消去されるので、コレ
クタ電圧Ｖｃ’が誤差ΔＲの影響を受けにくくなる（例
えば、抵抗比｛Ｒ２＋Ｒ３｝／｛Ｒ１＋Ｒ２＋Ｒ３｝の
誤差は１％程度にできる）。

【００２０】上記ＰＬＬモジュール１００によれば、Ｖ
ＣＯ１３のバッファ段回路ＢをＰＬＬ用ＩＣ１１に内蔵
させる。また、上記（４）式から明らかなように、発振
段トランジスタＱ１の実際のコレクタ電圧Ｖｃ’がＰＬ
Ｌ用ＩＣ１１のウェハーロットごとの抵抗値のバラツキ
の影響を受けにくくなって精度が高くなり、バイアス抵
抗等をいちいち調整しなくてよくなる。このため、ＶＣ
Ｏ１３およびＰＬＬモジュール１００の小型化とローコ
スト化とを両立することが出来る。

【００２１】

【発明の効果】本発明の電圧制御発振器によれば、比較
的簡単な構成にして、小型形状を損わずに、安定した発
振特性を得ることが出来る。また、本発明のＰＬＬ用Ｉ
ＣならびにＰＬＬ回路によれば、前記電圧制御発振器を
好適に利用できる。

【図面の簡単な説明】

【図１】本発明の一実施例のＰＬＬモジュールを示す構
成図である。

【図２】図１のＰＬＬモジュールにおけるＶＣＯを示す
回路図である。

【図３】従来のＰＬＬモジュールの一例を示す構成図で
ある。

【図４】図３のＰＬＬモジュールにおけるＶＣＯを示す
回路図である。

【図５】従来のＰＬＬモジュールの他例を示す構成図で
ある。

【図６】図５のＰＬＬモジュールにおけるＶＣＯを示す
回路図である。

【符号の説明】

２ ローパスフィル
タ １１ ＰＬＬ用ＩＣ １３ ＶＣＯ １００ ＰＬＬモジュー
ル Ｈ 発振段回路 Ｂ バッファ段回路 Ｑ１ 発振段トランジ
スタ Ｑ２ バッファ段トラ
ンジスタ Ｒ１’，Ｒ２’，Ｒ３’ バイアス抵抗

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−179904（ＪＰ，Ａ) 特開 昭62−183218（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03L 7/06 - 7/23 H03B 5/00 - 5/28

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 発振段回路（Ｈ）の発振段トランジスタ
   （Ｑ１）のコレクタ側を前記発振段回路（Ｈ）とは別の
   バッファ段ＩＣ（１１）のバッファ段トランジスタ（Ｑ
   ２）のエミッタ側と接続して両トランジスタを直列に接
   続してなり、前記バッファ段トランジスタ（Ｑ２）のコ
   レクタに電源電圧（Ｖｃｃ）を加え、前記バッファ段ト
   ランジスタ（Ｑ２）のエミッタ側から前記発振段回路
   （Ｈ）に動作電圧を供給し、前記バッファ段トランジス
   タ（Ｑ２）のコレクタ側から発振信号（Ｓｏ）を出力す
   る電圧制御発振器において、 前記バッファ段ＩＣ（１１）は、前記バッファ段トラン
   ジスタ（Ｑ２）のベース−コレクタ間を接続する第１バ
   イアス抵抗（Ｒ１’）と、前記バッファ段トランジスタ
   （Ｑ２）のベースを接地する第２バイアス抵抗（Ｒ
   ２’）および第３バイアス抵抗（Ｒ３’）の直列回路と
   を具備してなり、前記第２バイアス抵抗（Ｒ２’）と前
   記第３バイアス抵抗（Ｒ３’）の接続点を前記発振段ト
   ランジスタ（Ｑ１）のベースと接続してなることを特徴
   とする電圧制御発振器（１３）。
2. 【請求項２】 請求項１に記載の電圧制御発振器におけ
   る前記バッファ段ＩＣを構成要素の一部として内蔵する
   ことを特徴とするＰＬＬ用ＩＣ（１１）。
3. 【請求項３】 請求項２に記載のＰＬＬ用ＩＣ（１１）
   と、そのＰＬＬ用ＩＣ（１１）から出力された誤差電圧
   （Ｖｆ）から不要成分を除去するループフィルタ（２）
   と、そのループフィルタ（２）の通過電圧を制御電圧
   （Ｖｉｎ）として受け取る請求項１に記載の電圧制御発
   振器（１３）とを具備してなることを特徴とするＰＬＬ
   回路（１００）。