JP3526774B2 - Pll回路装置 - Google Patents

Pll回路装置

Info

Publication number
JP3526774B2
JP3526774B2 JP06474199A JP6474199A JP3526774B2 JP 3526774 B2 JP3526774 B2 JP 3526774B2 JP 06474199 A JP06474199 A JP 06474199A JP 6474199 A JP6474199 A JP 6474199A JP 3526774 B2 JP3526774 B2 JP 3526774B2
Authority
JP
Japan
Prior art keywords
circuit
pll
vco
circuit device
chassis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06474199A
Other languages
English (en)
Other versions
JP2000261317A (ja
Inventor
敏行 ▲高▼木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06474199A priority Critical patent/JP3526774B2/ja
Publication of JP2000261317A publication Critical patent/JP2000261317A/ja
Application granted granted Critical
Publication of JP3526774B2 publication Critical patent/JP3526774B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、VCO回路(電圧
制御発振回路)を有するPLL(位相同期ループ)回路
装置に関し、詳しくは、車載用高周波ユニットの局部発
振に好適に用いられるPLL回路装置に関する。
【0002】
【従来の技術】図5は、従来のコルピッツ形発振回路の
一例を示す図である。PLL回路を構成する場合、PL
L−IC2のチャージポンプ出力3をローパスフィルタ
4に接続し、バラクタダイオード等を用いた電圧可変型
LC共振回路5を通してVCO回路1の発振用のトラン
ジスタ6のべ一ス端子に接続する。発振回路には、トラ
ンジスタ6のコレクタ・エミック間のコンデンサ7と、
ベ一ス・エミック間のコンデンサ8を外付けしている。
なお、発振回路の出力はトランジスタ6のエミッタ出力
にしているが、コレクタ出力にする場合もある。また、
従来のPLL回路装置は、前記VCO回路1とPLL−
IC2の電源及び接地(GND)は、VCO回路1とP
LL−IC2が設けられた基板のパタ一ン上でつながっ
ている構成が一般的である。
【0003】
【発明が解決しようとする課題】最近の車載用高周波ユ
ニットにおいてPLL回路装置の小型化が求められてい
るがVCO回路1は上述の構成のように決まっているこ
とから、必然的に部品点数も決まってしまう。つまり、
一定の部品点数を実装しなければならないので、実装面
積を小型化することは難しいという問題がある。また、
PLL−IC2のスイッチングノイズ(分周回路、位相
比較器、チャージポンプのロジックノイズ)は必ずVC
Oの性能を悪化させるが、このノイズは基板パターンの
中でも特に電源とGNDを通してVCO回路に流入し、
実際の回路配置やパターンの特性を大きく変えるために
設計者の経験と勘が必要とされる。そのため、実際にV
COの特性が出るかどうかの理論的予測が難しいという
問題がある。
【0004】本発明は、このような問題に鑑みてなされ
たものであって、部品点数の削減を図ったPLL回路装
置を提供することを第1の目的とする。また、PLL−
ICからVCO回路へのノイズの流入を防止し、VCO
回路の性能の向上を図ったPLL回路装置を提供するこ
とを第2の目的とする。
【0005】
【課題を解決するための手段】本発明のPLL回路装置
は、PLLのチャージポンプ出力をLC共振回路を通し
て発振用のトランジスタのべ一ス端子に接続し、該トラ
ンジスタのエミッタ又はコレクタから出力させるVCO
回路を有するものであって、前記トランジスタのコレク
タ・エミッタ間及び/又はべ一ス・エミック間にコンデ
ンサを接続せず該トランジスタの持つ浮遊容量で代用す
る構成とするものである。
【0006】また、本発明のPLL回路装置は、VCO
回路とPLL−ICが基板に設けられたものであって、
前記VCO回路とPLL−ICの電源及び/又はGND
は基板上で互いに分離されているものである。これによ
り、PLL−ICからのスイッチングノイズがVCO回
路に混入するのを防ぐことができ、このため、実際に基
板上で動作確認しなくても、VCO回路の位相雑音が低
減されるため、高周波回路の経験が浅い設計者でも特性
の良いPLL回路を設計することが可能となる。
【0007】さらに、基板上で互いに分離されている前
記電源及び/又はGNDはコネクタを介して接続されて
いることで、簡単な構成でVCO回路とPLL−ICの
アイソレーションを良くすることができる。また、基板
上で互いに分離されている前記GNDはシャーシを介し
て接続されていることで、簡単な構成でVCO回路とP
LL−ICのアイソレーションを良くすることができ
る。
【0008】
【発明の実施の形態】以下、添付図面を参照しながら本
発明の好適な実施の形態について詳細に説明する。な
お、図5と同一機能のものは同一符号で示している。図
1は、本発明の第1実施の形態によるPLL回路装置の
回路図である。VCO回路1はPLL−IC2のチャー
ジポンプの出力3をローパスフィルタ4に接続し、バラ
クタダイオード等を用いた電圧可変型LC共振回路5を
通して、発振用のトランジスタ6のべ一ス端子に接続す
る。この構成は図6の従来と同じである。なお、発振回
路の出力はトランジスタ6のエミッタ出力にすることが
多いが、コレクタ出力(図1の鎖線で示す)にすること
もできる。
【0009】本発明においては、従来の図5の回路構成
におけるトランジスタ6のコレクタ・エミッタ間のコン
デンサ7と、べ一ス・エミッタ間のコンデンサ8の両方
のコンデンサを外した構成にしたものである。なお、コ
ンデンサ7と8のうちのいずれか一つを外した構成にし
てもよい。図5におけるコンデンサ7と8のどちらを外
すか、もしくは両方を外すかは発振周波数帯や発振安定
性などにより使い分けることができる。また、コンデン
サ7、8を外すことにより、Q値(quality f
actor)を調整することが困難になるため、高調波
成分を抑制できにくくなる場合があるが、この点は周波
数逓倍回路に接続する場合には問題にならない。このた
め、本発明のPLL回路装置は、高調波成分を得る目的
でVCO回路の出力を周波数逓倍回路に接続する場合に
好適であるが、これに限定するものではない。
【0010】一般に、高周波の発振回路ではLC共振回
路の時定数が小さくなるため、コンデンサの容量も小さ
くなる。本発明では、この点に着目し、トランジスタ6
のコレクタ・エミッタ間及びベース・エミック間のキャ
パシタンスを、もともとトランジスタ6が持っている浮
遊容量で代用する構成としたものである。これにより、
外付けのコンデンサ7、8の分だけ、部品点数を減らす
ことができる。図2〜図4は、VCO回路とPLL−I
Cの電源パターンを分離したPLL回路装置の実施の形
態を示す。
【0011】図2は、電源の配線構造を示す図である。
基板10内でのVCO回路1とPLL−IC2の電源の
パターンは分離されている(図2は模式図であって、形
状や大きさ等に特に意味はない。図3及び図4も同
じ)。そして、この2つのパターンをつなぐ手段とし
て、コネクタ11を利用し、このコネクタ11を介して
のみ電源のVCC12と2つのパターンを接続するように
している。図3は、GNDの配線構造を示す図である。
同様に基板10内でのVCO回路1とPLL−IC2の
GNDのパターンは分離されている。そして、この2つ
のパターンをつなぐ手段として、コネクタ11を利用
し、このコネクタ11を介してのみ本体もしくは電源の
GND14と2つのパターンを接続するようにしてい
る。
【0012】図4は、GNDの他の配線構造を示す図で
ある。2つのパターンをつなぐ手段として、基板10の
シャーシ15を利用し、このシャーシ15と本体もしく
は電源のGND14とを接続することも可能である。な
お、シャーシ15を利用する場合、シャーシ15のカシ
メ部16等をパターンに半田付けすることによりシャー
シ15とパターンとを電気的に接続している。以上のよ
うに、コネクタ11、13又はシャーシ15を通しての
みVCO回路とPLL−ICの2つのパターンと電源の
CC12、又は本体もしくは電源のGND14とを接続
することで、PLL−IC2からのスイッチングノイズ
がVCO回路1に混入するのを防ぐことができる。
【0013】
【発明の効果】以上、詳述したように、請求項1記載の
発明によれば、VCO回路における部品点数が削減さ
れ、実装面積の小型化が可能となり、したがって、例え
ば高周波RFユニットに適用する場合、VCO回路が小
型化できるため、高周波RFユニット自体の小型化にも
つながる。また、請求項2記載の発明によれば、PLL
−ICからのスイッチングノイズがVCO回路に混入す
るのを防ぐことができ、このため、実際に基板上で動作
確認しなくても、VCO回路の位相雑音が低減されるた
め、高周波回路の経験が浅い設計者でも特性の良いPL
L回路を設計することが可能となる。
【図面の簡単な説明】
【図1】本発明のPLL回路装置の実施の形態を示す回
路図である。
【図2】本発明のPLL回路装置の他の実施の形態を示
す模式図である。
【図3】本発明のPLL回路装置のさらに他の実施の形
態を示す模式図である。
【図4】本発明のPLL回路装置のさらに他の実施の形
態を示す模式図である。
【図5】従来の変形コルピッツ型VCO回路を説明する
回路図である。
【符号の説明】
1 VCO回路 2 PLL−IC 3 チャージポンプ出力 5 LC共振回路 6 トランジスタ 10 基板 11、13 コネクタ 12 電源のVCC 13 本体もしくは電源のGND 15 シャーシ
フロントページの続き (56)参考文献 特開 平9−93124(JP,A) 特開 平10−256904(JP,A) 特開 平5−243845(JP,A) 特開 平3−273710(JP,A) 特開 平5−129950(JP,A) 特開 平4−196922(JP,A) 特開 平2−291161(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03L 7/099 H03B 5/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 VCO回路とPLL−ICが基板に設け
    られたPLL回路装置であって、前記基板のシャーシを備え、 前記VCO回路と前記PLL−ICのGNDは前記基板
    上で互いにパターンに分離され 前記GNDのパターンは前記シャーシを介して互いに接
    続され、 前記シャーシは、カシメ部を有し、前記カシメ部を前記
    パターンに半田付けすることにより前記シャーシと前記
    パターンとを電気的に接続する ことを特徴とするPLL
    回路装置。
  2. 【請求項2】 さらに、前記VCO回路と前記PLL−
    ICの電源は前記基板上で互いにパターンに分離され、 前記電源のパターンはコネクタを介して互いに接続され
    ている ことを特徴とする請求項1記載のPLL回路装
    置。
JP06474199A 1999-03-11 1999-03-11 Pll回路装置 Expired - Fee Related JP3526774B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06474199A JP3526774B2 (ja) 1999-03-11 1999-03-11 Pll回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06474199A JP3526774B2 (ja) 1999-03-11 1999-03-11 Pll回路装置

Publications (2)

Publication Number Publication Date
JP2000261317A JP2000261317A (ja) 2000-09-22
JP3526774B2 true JP3526774B2 (ja) 2004-05-17

Family

ID=13266895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06474199A Expired - Fee Related JP3526774B2 (ja) 1999-03-11 1999-03-11 Pll回路装置

Country Status (1)

Country Link
JP (1) JP3526774B2 (ja)

Also Published As

Publication number Publication date
JP2000261317A (ja) 2000-09-22

Similar Documents

Publication Publication Date Title
KR0153379B1 (ko) 디지탈 무선통신시스템의 업/다운컨버터용 전압제어발진기
US6380816B1 (en) Oscillator and voltage controlled oscillator
EP0863605B1 (en) Circuit arrangement for avoiding parasitic oscillation modes within an oscillator circuit
US6043724A (en) Two-stage power noise filter with on and off chip capacitors
JP4373332B2 (ja) 発振器および集積回路
JP3526774B2 (ja) Pll回路装置
JPH036107A (ja) 電圧制御発振器
US6181216B1 (en) Low phase-noise voltage controlled oscillator
KR100389106B1 (ko) 발진기
JPH0917950A (ja) シンセサイザ用半導体集積回路
US6788160B2 (en) Oscillator circuit connected to a voltage source providing a substantially constant supply voltage
US20010052826A1 (en) Voltage-controlled oscillator
JP3409061B2 (ja) 圧電発振器
US8791732B2 (en) Phase locked loop
JPH0319506A (ja) 水晶発振回路
JP2903934B2 (ja) 発振回路と、この発振回路を用いたbsチューナ
JP4465865B2 (ja) Ic回路及びこれを用いた圧電発振器
JP3254940B2 (ja) 電圧制御発振器およびpll用icならびにpll回路
JP2003060434A (ja) 発振器およびそれを用いた電子装置
US20050110588A1 (en) Oscillator
JPH0318106A (ja) 発振回路
JP2005101964A (ja) 高周波逓倍発振回路
JP3024190B2 (ja) 位相同期発振装置
JP2003188645A (ja) 共振回路及び電圧制御発振回路及び共振回路調整方法
JP2001308637A (ja) 発振器および通信装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees