JPH0453136B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、ステレオ復調時にステレオ復調表
示出力を発生しステレオインジケータに出力する
ステレオ復調表示回路に関する。

従来の技術 一般に、ステレオ復調装置におけるステレオ復
調系統およびその表示系統は、第３図に示すよう
に構成されている。

すなわち、入力端子２には、図示していない
FM受信器のFM復調回路からFM復調出力であ
るステレオ複合信号が加えられ、このステレオ複
合信号は、位相同期ループ（PLL）４およびス
テレオ復調表示回路６に加えられる。

位相同期ループ４において、位相検波器８には
入力端子２からステレオ複合信号が加えられると
ともに、位相同期ループ４の出力である19KHzの
パイロツト信号が加えられ、両者の位相偏移が検
出される。この位相偏移は、ループフイルタ１０
によつて直流に変換された後、直流増幅器１２で
増幅され、電圧制御発振器１４の電圧制御入力と
なつている。

電圧制御発振器１４は、直流増幅器１２の直流
出力によつて発振周波数が制御され、76KHzの周
波数を発振する。この発振出力は、分周器１６で
分周されて38KHzのスイツチング信号に変換され
るとともに、さらに、分周器１８で分周されて
19KHzのパイロツト信号に変換され、位相検波器
８に加えられる。

したがつて、位相同期ループ４の出力は、ステ
レオ複合信号に含まれているパイロツト信号の位
相に同期する。

また、分周器１６が発生する38KHzのスイツチ
ング信号は、スイツチ回路２０に加えられるとと
もに、ステレオ復調表示回路６の分周器２２に加
えられて19KHzのパイロツト信号に変換される。
この分周器２２の出力は、入力端子２に加えられ
るステレオ複合信号とともに位相検波器２４に加
えられる。位相検波器２４は両入力信号の位相を
検出し、この検出出力はループフイルタ２６で直
流に変換され、ドライバ２８に加えられる。

このドライバ２８は、ループフイルタ２６の出
力レベルに応じた切換出力を発生し、この出力を
スイツチ回路２０に加えるとともに、ステレオ表
示器３０に加える。すなわち、入力端子２に加え
られるステレオ複合信号は、電界強度に応じた振
幅を持つており、このステレオ複合信号から分離
されたパイロツト信号も同様に電界強度に応じた
振幅を有する。そこで、ドライバ２８にはステレ
オ復調が適正であるか否かを判定する判定回路が
設置されている。

したがつて、スイツチ回路２０は、ドライバ２
８が、たとえば、高レベル出力を発生したとき、
動作状態になり、38KHzのスイツチング信号に応
動したスイツチング信号をステレオデコーダ３２
に加える。このステレオデコーダ３２には、入力
端子２からステレオ複合信号が加えられており、
38KHzのスイツチング信号に応動してステレオの
Ｒ信号およびＬ信号が分離され、出力端子３４
Ｒ，３４Ｌから個別に取り出される。

そして、ステレオ復調時、ステレオ表示器３０
は、ドライバ２８が発生するステレオ復調出力に
応じて点灯する。すなわち、ステレオ表示器３０
は、単に、ステレオ再生時のパイロツト信号が存
在しているだけでなく、適正なステレオ復調が可
能なレベルをパイロツト信号が有しているとき、
そのステレオ復調に応じてステレオ表示が行われ
るようになつている。

第４図は位相検波器２４の動作波形を示してお
り、Ａは19KHzのパイロツト信号、Ｂはステレオ
複合信号、Ｃはこれらパイロツト信号およびステ
レオ複合信号によつて得られた同期検波出力を示
している。

そして、従来、ステレオ復調表示回路６は、第
５図に示すように構成されている。

すなわち、位相検波器２４には、第１および第
２のスイツチング回路３６，３８が設置されてお
り、各スイツチング回路３６，３８は、一対のト
ランジスタ４０，４２の互いのエミツタおよびコ
レクタを共通にするとともに、各ベースを共通に
して入力端子４４Ａ，４４Ｂが形成されている。
これら第１および第２のスイツチング回路３６，
３８は直列に接続され、その中点が接地されてい
る。また、各スイツチング回路３６，３８の非接
地側端子間には、抵抗４６，４８を介して共通の
入力端子５０が形成されており、ステレオ複合信
号が加えられるとともに、ループフイルタを構成
するコンデンサ５２が設置されている。

このコンデンサ５２の端子間に発生する直流出
力は、抵抗５４，５６を介してレベルシフト回路
５８，６０に加えられている。各レベルシフト回
路５８，６０は、トランジスタ６２、抵抗６４お
よび定電流源６６で構成されており、各トランジ
スタ６２のベースに加えられる直流レベルをベー
ス・エミツタ間電圧および抵抗６４の電圧降下で
シフトして出力する。

このシフトされた直流出力は、比較器６８に加
えられて比較される。すなわち、比較器６８はエ
ミツタを共通にした一対のトランジスタ７０，７
２と、これらトランジスタ７０，７２で構成され
るトランジスタ差動対の能動負荷である電流ミラ
ー回路を構成するトランジスタ７４，７６と、ト
ランジスタ７０，７２の動作電流を決定する定電
流源としてのトランジスタ７８とから構成され、
トランジスタ７８のベースには、一定のバイアス
電圧V_Bが印加されている。

そして、トランジスタ７０のコレクタから取り
出された比較出力は、前記ステレオ表示器３０の
駆動用回路８０に加えられる。

なお、トランジスタ７４，７６のエミツタ側の
正側電位ラインと接地点との間には、駆動電源が
供給され、Vccはその電圧である。

発明が解決しようとする問題点 このようなステレオ復調表示回路では、レベル
シフト回路５８，６０に抵抗６４を設置し、直流
レベルを高めているため、半導体集積回路で係る
ステレオ復調表示回路を構成した場合、これらの
抵抗６４の値の不整合により、比較器６８にオフ
セツトが生じて正確な判定が不可能となり、ステ
レオ表示器３０を構成する発光ダイオードの点灯
レベルが不均一になるなどの不都合がある。

そこで、この発明は、比較器に生じるオフセツ
トを抑制してステレオ表示レベルの均一化を図つ
たステレオ復調表示回路を提供することを目的と
する。

問題点を解決するための手段 この発明のステレオ復調表示回路は、互いにエ
ミツタとコレクタとを共通化して並列に接続した
一対のトランジスタ４０，４２で構成され、共通
にベースに加えられるパイロツト信号でスイツチ
ングする第１のスイツチング回路３６と、この第
１のスイツチング回路に直列に接続されるととも
に、互いにエミツタとコレクタとを共通化して並
列に接続した一対のトランジスタ４０，４２で構
成され、共通にベースに加えられる反転パイロツ
ト信号でスイツチングする第２のスイツチング回
路３８と、前記第１および第２のスイツチング回
路の中間接続点に設けられ、一定のバイアス電圧
が設定されたバイアス端子８２と、前記第１およ
び第２のスイツチング回路の直列回路に並列に接
続されてループフイルタを成すコンデンサ５２
と、このコンデンサの両端端子に発生する直流出
力をベースで受け、定電流源６６からの定電流に
応じてトランジスタ６２のベース・エミツタ間電
圧だけシフトさせた直流出力を発生するレベルシ
フト回路５８，６０と、このレベルシフト回路の
前記トランジスタのエミツタ側にベースが直結さ
れ、そのエミツタ側に得られる前記直流出力が加
えられるトランジスタ差動対（トランジスタ７
０，７２）を備え、前記ベース間の直流出力の比
較により、ステレオ復調表示出力を発生する比較
器６８とを備えたものである。

作 用 第１および第２のスイツチング回路の接続点電
位を接地レベルから、従来必要としていたレベル
シフト回路における抵抗によるシフト分を補償し
得る直流レベルに設定したことにより、従来のレ
ベルシフト回路における抵抗が不要になるととも
に、比較器に発生していたオフセツトが抑制され
る。

実施例 以下、この発明を図面に示した実施例を参照し
て詳細に説明する。

第１図は、この発明のステレオ復調表示回路の
実施例を示し、第３図および第５図に示す回路と
同一部分には同一符号を付してある。

第１図において、第１および第２のスイツチン
グ回路３６，３８の共通接続点にはバイアス端子
８２が形成され、一定のバイアス電圧V_B2が加え
られている。

このバイアス電圧V_B2は、本来必要としていた
レベルシフト回路５８，６０における抵抗６４で
のシフト分を補償し得る直流電圧に設定する。

そして、この場合、このようなレベル設定によ
り、各レベルシフト回路５８，６０における抵抗
６４が除かれ、レベルシフト用のトランジスタ６
２の高電位側端子であるエミツタは、トランジス
タ７０，７２のベースに直結されている。

なお、比較器６８の動作電流を決定する定電流
源としてのトランジスタ７８のベースには、バイ
アス電圧V_B1が加えられている。

このような構成によれば、第１および第２のス
イツチング回路３６，３８の共通接続点に形成さ
れたバイアス端子８２に、第５図に示す従来のレ
ベルシフト回路５８，６０の抵抗６４でのシフト
分を補償し得る直流電圧V_B2を印加したので、第
５図に示す抵抗６４が除かれるとともに、抵抗６
４の均一性による比較器６８のオフセツトの発生
を抑制できる。

バイアス端子８２には、第２図に示すような定
電圧回路からなるバイアス回路からバイアス電圧
V_B2を印加することができる。すなわち、このバ
イアス回路は、定電流源８４から定電流を抵抗８
６に流し、抵抗８６に発生する電圧降下をトラン
ジスタ８８のベースに加え、トランジスタ８８の
コレクタを駆導電圧Vccが加えられる正側電位ラ
インに接続し、そのエミツタを抵抗９０を介して
接地したものである。

トランジスタ８８のエミツタには出力端子９２
が形成され、所定のバイアス電圧V_B2が得られ
る。

このようなバイアス回路によれば、第５図に示
すステレオ復調表示回路とともに、単一の半導体
集積回路で容易に構成でき、特性の整合性を図る
ことができる。

発明の効果 以上説明したように、この発明によれば、従
来、比較器に発生していたオフセツトを抑制で
き、ステレオ表示器のステレオ表示レベルを均一
化できるとともに、製品の均一性を高めることが
できる。

【図面の簡単な説明】

第１図はこの発明のステレオ復調表示回路の実
施例を示す回路図、第２図はそのバイアス回路の
実施例を示す回路図、第３図はステレオ復調系統
およびその表示系統を示すブロツク図、第４図は
位相検波器の動作を示す説明図、第５図は従来の
ステレオ復調表示回路を示す回路図である。 ６……ステレオ復調表示回路、３０……ステレ
オ表示器、３６……第１のスイツチング回路、３
８……第２のスイツチング回路、４０，４２……
トランジスタ、５２……コンデンサ、５８，６０
……レベルシフト回路、６２……トランジスタ、
６６……定電流源、６８……比較器、７０，７２
……トランジスタ（トランジスタ差動対）、８２
……バイアス端子。

Claims (1)

1. 【特許請求の範囲】 １ 互いにエミツタとコレクタとを共通化して並
   列に接続した一対のトランジスタで構成され、共
   通にベースに加えられるパイロツト信号でスイツ
   チングする第１のスイツチング回路と、 この第１のスイツチング回路に直列に接続され
   るとともに、互いにエミツタとコレクタとを共通
   化して並列に接続した一対のトランジスタで構成
   され、共通にベースに加えられる反転パイロツト
   信号でスイツチングする第２のスイツチング回路
   と、 前記第１および第２のスイツチング回路の中間
   接続点に設けられ、一定のバイアス電圧が設定さ
   れたバイアス端子と、 前記第１および第２のスイツチング回路の直列
   回路に並列に接続されてループフイルタを成すコ
   ンデンサと、 このコンデンサの両端端子に発生する直流出力
   をベースで受け、定電流源からの定電流に応じて
   トランジスタのベース・エミツタ間電圧だけシフ
   トさせた直流出力を発生するレベルシフト回路
   と、 このレベルシフト回路の前記トランジスタのエ
   ミツタ側にベースが直結され、そのエミツタ側に
   得られる前記直流出力が加えられるトランジスタ
   差動対を備え、前記ベース間の直流出力の比較に
   より、ステレオ復調表示出力を発生する比較器
   と、 を備えたことを特徴とするステレオ復調表示回
   路。