JP3530487B2 - 可変電流装置 - Google Patents
可変電流装置Info
- Publication number
- JP3530487B2 JP3530487B2 JP2000400049A JP2000400049A JP3530487B2 JP 3530487 B2 JP3530487 B2 JP 3530487B2 JP 2000400049 A JP2000400049 A JP 2000400049A JP 2000400049 A JP2000400049 A JP 2000400049A JP 3530487 B2 JP3530487 B2 JP 3530487B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- control element
- current
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、入力されたディジ
タル信号に応じた電流を出力する可変電流装置に関する
ものである。この可変電流装置は、例えばDVDなどの
光ディスク装置の再生RF信号を2値化してディジタル
信号に変換するデータスライサや、PLL回路等におい
て、チャージポンプ回路のチャージポンプ電流を制御す
るためなどに用いられる。
タル信号に応じた電流を出力する可変電流装置に関する
ものである。この可変電流装置は、例えばDVDなどの
光ディスク装置の再生RF信号を2値化してディジタル
信号に変換するデータスライサや、PLL回路等におい
て、チャージポンプ回路のチャージポンプ電流を制御す
るためなどに用いられる。
【0002】
【従来の技術】従来の可変電流装置は、例えば図5に示
すような構成を有している。同図において、D/A変換
器601は、入力されたディジタルデータ信号に応じた
電圧を出力するものである。上記D/A変換器601
は、入力されたディジタルデータ信号に応じてパルス幅
変調された信号を出力するPWM回路601aと、上記
パルス幅変調された信号を平滑化するローパスフィルタ
として作用する抵抗601bおよびコンデンサ601c
とから構成されている。
すような構成を有している。同図において、D/A変換
器601は、入力されたディジタルデータ信号に応じた
電圧を出力するものである。上記D/A変換器601
は、入力されたディジタルデータ信号に応じてパルス幅
変調された信号を出力するPWM回路601aと、上記
パルス幅変調された信号を平滑化するローパスフィルタ
として作用する抵抗601bおよびコンデンサ601c
とから構成されている。
【0003】また、抵抗602は、D/A変換器601
の出力電圧を電流に変換する抵抗である。
の出力電圧を電流に変換する抵抗である。
【0004】抵抗603は、変換された電流に電流加算
される一定の基礎電流を生成する抵抗である。
される一定の基礎電流を生成する抵抗である。
【0005】PチャネルMOSトランジスタ604は、
上記抵抗602・603の接続点(P点)の電圧をプル
アップするためのものである。
上記抵抗602・603の接続点(P点)の電圧をプル
アップするためのものである。
【0006】定電圧源605は、上記基礎電流を決定す
るための定電圧を発生するものである。
るための定電圧を発生するものである。
【0007】オペアンプ606は、上記定電圧と抵抗6
03の一端(P点)の電圧とが等しくなるように、Pチ
ャネルMOSトランジスタ604のゲート電圧を制御す
るものである。
03の一端(P点)の電圧とが等しくなるように、Pチ
ャネルMOSトランジスタ604のゲート電圧を制御す
るものである。
【0008】PチャネルMOSトランジスタ607は、
上記PチャネルMOSトランジスタ604に流れる電流
をミラーリングして出力するためのものである。
上記PチャネルMOSトランジスタ604に流れる電流
をミラーリングして出力するためのものである。
【0009】上記のように構成された可変電流装置で
は、次のようにして可変電流が出力される。まず、オペ
アンプ606では、+−の各入力端子のバーチャルショ
ートにより、定電圧源605と同じ電圧が抵抗603の
一端(P点)に印加されるように、PチャネルMOSト
ランジスタ604のゲート電圧が制御される。これによ
って、抵抗603には、定電圧源605の電圧を抵抗6
03の抵抗値で割った大きさの一定の電流が流れる。
は、次のようにして可変電流が出力される。まず、オペ
アンプ606では、+−の各入力端子のバーチャルショ
ートにより、定電圧源605と同じ電圧が抵抗603の
一端(P点)に印加されるように、PチャネルMOSト
ランジスタ604のゲート電圧が制御される。これによ
って、抵抗603には、定電圧源605の電圧を抵抗6
03の抵抗値で割った大きさの一定の電流が流れる。
【0010】一方、D/A変換器601のPWM回路6
01aでは、コード化されたディジタルデータ信号が入
力されると、例えば周期が一定でデューティ比が入力コ
ードに応じて変化するパルス信号が出力される。このパ
ルス信号は、抵抗601bとコンデンサ601cとから
構成されるローパスフィルタにより、上記デューティ比
に応じた、すなわち入力コードに応じた電圧に変換さ
れ、抵抗602の一端(Q点)に印加される。
01aでは、コード化されたディジタルデータ信号が入
力されると、例えば周期が一定でデューティ比が入力コ
ードに応じて変化するパルス信号が出力される。このパ
ルス信号は、抵抗601bとコンデンサ601cとから
構成されるローパスフィルタにより、上記デューティ比
に応じた、すなわち入力コードに応じた電圧に変換さ
れ、抵抗602の一端(Q点)に印加される。
【0011】そこで、抵抗602には(P点)と(Q
点)との電圧の差に応じた(入力コードに応じた)可変
電流が流れ、PチャネルMOSトランジスタ604のソ
ース−ドレイン間には、上記可変電流と、前記抵抗60
3に流れる一定の基礎電流とが電流減算された減算電流
が流れる。また、PチャネルMOSトランジスタ604
・607はゲート同士が接続されているため、Pチャネ
ルMOSトランジスタ607からは、PチャネルMOS
トランジスタ604に流れる上記加算電流と同じ大きさ
の可変出力電流が出力される。
点)との電圧の差に応じた(入力コードに応じた)可変
電流が流れ、PチャネルMOSトランジスタ604のソ
ース−ドレイン間には、上記可変電流と、前記抵抗60
3に流れる一定の基礎電流とが電流減算された減算電流
が流れる。また、PチャネルMOSトランジスタ604
・607はゲート同士が接続されているため、Pチャネ
ルMOSトランジスタ607からは、PチャネルMOS
トランジスタ604に流れる上記加算電流と同じ大きさ
の可変出力電流が出力される。
【0012】
【発明が解決しようとする課題】しかしながら、上記従
来の可変電流装置では、可変出力電流の精度は抵抗60
1b・602・603の精度に左右され、これらの抵抗
値がばらつくと可変出力電流の精度を確保することがで
きない。このため、回路全体をLSIに搭載しようとす
ると、LSI内蔵の抵抗のばらつきが大きくなりがちで
あるため、高精度な可変電流装置を得ることが困難であ
る。一方、高精度化を図るためには、上記各抵抗として
高精度な抵抗をLSIの外部に外付けする必要があり、
製造工程の複雑化や装置の大型化を招くという問題点を
有していた。
来の可変電流装置では、可変出力電流の精度は抵抗60
1b・602・603の精度に左右され、これらの抵抗
値がばらつくと可変出力電流の精度を確保することがで
きない。このため、回路全体をLSIに搭載しようとす
ると、LSI内蔵の抵抗のばらつきが大きくなりがちで
あるため、高精度な可変電流装置を得ることが困難であ
る。一方、高精度化を図るためには、上記各抵抗として
高精度な抵抗をLSIの外部に外付けする必要があり、
製造工程の複雑化や装置の大型化を招くという問題点を
有していた。
【0013】上記の問題点に鑑み、本発明は、抵抗のば
らつきの影響を受けることなく、高い精度の可変出力電
流を得ることができ、それゆえ、回路全体をLSIに内
蔵して、かつ、高精度化を図ることも可能にすることを
課題とする。
らつきの影響を受けることなく、高い精度の可変出力電
流を得ることができ、それゆえ、回路全体をLSIに内
蔵して、かつ、高精度化を図ることも可能にすることを
課題とする。
【0014】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項1の発明が講じた解決手段は、可変電流装
置であって、所定の第1の抵抗値の出力抵抗を有し、入
力されたディジタルデータ信号に応じ、かつ、所定の第
2の抵抗値に比例した出力開放電圧を発生するD/A変
換手段と、所定の第3の抵抗値を有し、一端が上記D/
A変換手段の出力に接続され、他端が接地電圧または所
定の第4の抵抗値に比例した電圧の第1の電源に接続さ
れる抵抗と、一端が上記D/A変換手段の出力に接続さ
れ、他端が所定の電圧の第2の電源に接続され、上記一
端と上記他端との間に流れる電流を制御して、上記一端
の電圧を所定の第5の抵抗値に比例した電圧に保つ第1
の制御素子と、上記第1の制御素子の上記一端と上記他
端との間に流れる電流をミラーリングして出力する第2
の制御素子と、を備え、入力されたディジタルデータ信
号に応じた大きさの電流を出力するように構成されたこ
とを特徴とする。
めに、請求項1の発明が講じた解決手段は、可変電流装
置であって、所定の第1の抵抗値の出力抵抗を有し、入
力されたディジタルデータ信号に応じ、かつ、所定の第
2の抵抗値に比例した出力開放電圧を発生するD/A変
換手段と、所定の第3の抵抗値を有し、一端が上記D/
A変換手段の出力に接続され、他端が接地電圧または所
定の第4の抵抗値に比例した電圧の第1の電源に接続さ
れる抵抗と、一端が上記D/A変換手段の出力に接続さ
れ、他端が所定の電圧の第2の電源に接続され、上記一
端と上記他端との間に流れる電流を制御して、上記一端
の電圧を所定の第5の抵抗値に比例した電圧に保つ第1
の制御素子と、上記第1の制御素子の上記一端と上記他
端との間に流れる電流をミラーリングして出力する第2
の制御素子と、を備え、入力されたディジタルデータ信
号に応じた大きさの電流を出力するように構成されたこ
とを特徴とする。
【0015】上記の構成によれば、上記各抵抗値がばら
ついていたとしても、これらの比が一定であれば、入力
されたディジタルデータ信号に応じた高精度な可変電流
を出力させることができる。すなわち、上記第3の抵抗
値を有する抵抗の一端には、第1の制御素子によって第
5の抵抗値に比例した電圧が印加され、他端には、接地
電圧または所定の第4の抵抗値に比例した電圧が印加さ
れるので、上記抵抗には、第3〜第5の抵抗値(上記他
端が接地電圧の場合には第3・第5の抵抗値)の比が一
定であれば、これらの抵抗値自体には係らず、その比に
応じた一定の電流が流れる。また、D/A変換手段の出
力開放電圧は、入力されたディジタルデータ信号に応
じ、かつ、第2の抵抗値に比例するため、D/A変換手
段の出力抵抗に印加される電圧は、上記出力開放電圧
と、前記第5の抵抗値に比例した電圧との差の電圧とな
り、上記出力抵抗に流れる電流の大きさは、出力抵抗の
抵抗値(第1の抵抗値)および第2・第5の抵抗値の比
が一定であれば、これらの抵抗値自体には係らず、その
比に応じた大きさとなる。そして、第1の制御素子およ
び第2の制御素子には、第3の抵抗値を有する抵抗に流
れる電流とD/A変換手段の出力抵抗に流れる電流とを
加算または減算した電流が流れるので、第2の制御素子
から出力される可変出力電流の大きさは、やはり、上記
各抵抗値自体には係らず、これらの比および入力された
ディジタルデータ信号に応じたものとなる。それゆえ、
上記各抵抗値がばらついたとしても、これらの比を一定
に保つことにより、高精度な可変電流を出力させること
ができる。また、請求項2の発明は、請求項1の可変電
流装置であって、上記第1の電源の電圧は、上記接地電
圧であるとともに、上記第2の電源の電圧は、正の電圧
に設定され、上記制御素子の上記一端における上記第5
の抵抗値に比例した電圧は、上記接地電圧と上記第2の
電源の電圧との間の電圧に設定されることにより、上記
第2の制御素子は、入力されたディジタルデータ信号に
応じた大きさの正の電流を出力するように構成されてい
ることを特徴とする。
ついていたとしても、これらの比が一定であれば、入力
されたディジタルデータ信号に応じた高精度な可変電流
を出力させることができる。すなわち、上記第3の抵抗
値を有する抵抗の一端には、第1の制御素子によって第
5の抵抗値に比例した電圧が印加され、他端には、接地
電圧または所定の第4の抵抗値に比例した電圧が印加さ
れるので、上記抵抗には、第3〜第5の抵抗値(上記他
端が接地電圧の場合には第3・第5の抵抗値)の比が一
定であれば、これらの抵抗値自体には係らず、その比に
応じた一定の電流が流れる。また、D/A変換手段の出
力開放電圧は、入力されたディジタルデータ信号に応
じ、かつ、第2の抵抗値に比例するため、D/A変換手
段の出力抵抗に印加される電圧は、上記出力開放電圧
と、前記第5の抵抗値に比例した電圧との差の電圧とな
り、上記出力抵抗に流れる電流の大きさは、出力抵抗の
抵抗値(第1の抵抗値)および第2・第5の抵抗値の比
が一定であれば、これらの抵抗値自体には係らず、その
比に応じた大きさとなる。そして、第1の制御素子およ
び第2の制御素子には、第3の抵抗値を有する抵抗に流
れる電流とD/A変換手段の出力抵抗に流れる電流とを
加算または減算した電流が流れるので、第2の制御素子
から出力される可変出力電流の大きさは、やはり、上記
各抵抗値自体には係らず、これらの比および入力された
ディジタルデータ信号に応じたものとなる。それゆえ、
上記各抵抗値がばらついたとしても、これらの比を一定
に保つことにより、高精度な可変電流を出力させること
ができる。また、請求項2の発明は、請求項1の可変電
流装置であって、上記第1の電源の電圧は、上記接地電
圧であるとともに、上記第2の電源の電圧は、正の電圧
に設定され、上記制御素子の上記一端における上記第5
の抵抗値に比例した電圧は、上記接地電圧と上記第2の
電源の電圧との間の電圧に設定されることにより、上記
第2の制御素子は、入力されたディジタルデータ信号に
応じた大きさの正の電流を出力するように構成されてい
ることを特徴とする。
【0016】これにより、第1の制御素子には、第2の
電源から第1の電源の方向の電流が流れるので、第2の
制御素子から、高精度な正の可変電流を出力させること
ができる。また、請求項3の発明は、請求項1の可変電
流装置であって、上記第1の電源の電圧は、上記第4の
抵抗値に比例した電圧であるとともに、上記第2の電源
の電圧は、上記第1の電源の電圧よりも低い電圧に設定
され、上記制御素子の上記一端における上記第5の抵抗
値に比例した電圧は、上記第1の電源の電圧と上記第2
の電源の電圧との間の電圧に設定されることにより、上
記第2の制御素子は、入力されたディジタルデータ信号
に応じた大きさの負の電流を出力するように構成されて
いることを特徴とする。
電源から第1の電源の方向の電流が流れるので、第2の
制御素子から、高精度な正の可変電流を出力させること
ができる。また、請求項3の発明は、請求項1の可変電
流装置であって、上記第1の電源の電圧は、上記第4の
抵抗値に比例した電圧であるとともに、上記第2の電源
の電圧は、上記第1の電源の電圧よりも低い電圧に設定
され、上記制御素子の上記一端における上記第5の抵抗
値に比例した電圧は、上記第1の電源の電圧と上記第2
の電源の電圧との間の電圧に設定されることにより、上
記第2の制御素子は、入力されたディジタルデータ信号
に応じた大きさの負の電流を出力するように構成されて
いることを特徴とする。
【0017】これにより、第1の制御素子には、第1の
電源から第2の電源の方向の電流が流れるので、第2の
制御素子から、高精度な負の可変電流を出力させること
ができる。また、請求項4の発明は、請求項1の可変電
流装置であって、上記D/A変換手段は、それぞれ所定
の第6の抵抗値を有して出力電流を分割する2つの分割
抵抗を介した第1の出力および第2の出力を有し、上記
第3の抵抗値を有する上記抵抗、上記第1の制御素子、
および上記第2の制御素子は2組設けられるとともに、
一方の上記第3の抵抗値を有する上記抵抗の上記他端が
接続される上記第1の電源の電圧は上記接地電圧であ
り、一方の上記第1の制御素子の上記他端に接続される
上記第2の電源の電圧は、正の電圧に設定され、上記一
方の第1の制御素子の上記一端における上記第5の抵抗
値に比例した電圧は、上記接地電圧と上記第2の電源の
電圧との間の電圧に設定されることにより、一方の上記
第2の制御素子は、入力されたディジタルデータ信号に
応じた大きさの正の電流を出力する一方、他方の上記第
3の抵抗値を有する上記抵抗の上記他端が接続される上
記第1の電源の電圧は、上記第4の抵抗値に比例した電
圧であり、他方の上記第1の制御素子の上記他端に接続
される上記第2の電源の電圧は、上記第1の電源の電圧
よりも低い電圧に設定され、上記他方の第1の制御素子
の上記一端における上記第5の抵抗値に比例した電圧
は、上記第1の電源の電圧と上記第2の電源の電圧との
間の電圧に設定されることにより、他方の上記第2の制
御素子は、入力されたディジタルデータ信号に応じた大
きさの負の電流を出力するように構成されていることを
特徴とする。
電源から第2の電源の方向の電流が流れるので、第2の
制御素子から、高精度な負の可変電流を出力させること
ができる。また、請求項4の発明は、請求項1の可変電
流装置であって、上記D/A変換手段は、それぞれ所定
の第6の抵抗値を有して出力電流を分割する2つの分割
抵抗を介した第1の出力および第2の出力を有し、上記
第3の抵抗値を有する上記抵抗、上記第1の制御素子、
および上記第2の制御素子は2組設けられるとともに、
一方の上記第3の抵抗値を有する上記抵抗の上記他端が
接続される上記第1の電源の電圧は上記接地電圧であ
り、一方の上記第1の制御素子の上記他端に接続される
上記第2の電源の電圧は、正の電圧に設定され、上記一
方の第1の制御素子の上記一端における上記第5の抵抗
値に比例した電圧は、上記接地電圧と上記第2の電源の
電圧との間の電圧に設定されることにより、一方の上記
第2の制御素子は、入力されたディジタルデータ信号に
応じた大きさの正の電流を出力する一方、他方の上記第
3の抵抗値を有する上記抵抗の上記他端が接続される上
記第1の電源の電圧は、上記第4の抵抗値に比例した電
圧であり、他方の上記第1の制御素子の上記他端に接続
される上記第2の電源の電圧は、上記第1の電源の電圧
よりも低い電圧に設定され、上記他方の第1の制御素子
の上記一端における上記第5の抵抗値に比例した電圧
は、上記第1の電源の電圧と上記第2の電源の電圧との
間の電圧に設定されることにより、他方の上記第2の制
御素子は、入力されたディジタルデータ信号に応じた大
きさの負の電流を出力するように構成されていることを
特徴とする。
【0018】これにより、一方の第1の制御素子には、
第2の電源から第1の電源の方向の電流が流れる一方、
他方の第1の制御素子には、第1の電源から第2の電源
の方向の電流が流れるので、一方の第2の制御素子か
ら、高精度な正の可変電流を出力させるとともに、他方
の第2の制御素子から、高精度な負の可変電流を出力さ
せることができる。また、上記各第2の制御素子から出
力される可変電流が逆極性であるとともに、上記2つの
分割抵抗に流れる電流は同極性であるため、出力される
2つの可変電流の大きさの和は一定となり、可変電流の
大きさのバランスだけを可変にすることができる。ま
た、請求項5の発明は、請求項1の可変電流装置であっ
て、上記D/A変換手段は、上記第2の抵抗値を有する
抵抗に所定の定電流を流して得られる電圧をリファレン
ス電圧として用いることにより、上記出力開放電圧が上
記第2の抵抗値に比例するように構成されていることを
特徴とする。
第2の電源から第1の電源の方向の電流が流れる一方、
他方の第1の制御素子には、第1の電源から第2の電源
の方向の電流が流れるので、一方の第2の制御素子か
ら、高精度な正の可変電流を出力させるとともに、他方
の第2の制御素子から、高精度な負の可変電流を出力さ
せることができる。また、上記各第2の制御素子から出
力される可変電流が逆極性であるとともに、上記2つの
分割抵抗に流れる電流は同極性であるため、出力される
2つの可変電流の大きさの和は一定となり、可変電流の
大きさのバランスだけを可変にすることができる。ま
た、請求項5の発明は、請求項1の可変電流装置であっ
て、上記D/A変換手段は、上記第2の抵抗値を有する
抵抗に所定の定電流を流して得られる電圧をリファレン
ス電圧として用いることにより、上記出力開放電圧が上
記第2の抵抗値に比例するように構成されていることを
特徴とする。
【0019】これにより、D/A変換手段の出力開放電
圧を容易に第2の抵抗値に比例させることができる。ま
た、請求項6の発明は、請求項1の可変電流装置であっ
て、さらに、上記第1の制御素子の上記一端の電圧と、
上記第5の抵抗値を有する抵抗に所定の定電流を流して
得られる電圧とに応じて、上記一端の電圧を上記第5の
抵抗値に比例した電圧に保つように上記制御素子を制御
する制御素子制御手段を備えたことを特徴とする。
圧を容易に第2の抵抗値に比例させることができる。ま
た、請求項6の発明は、請求項1の可変電流装置であっ
て、さらに、上記第1の制御素子の上記一端の電圧と、
上記第5の抵抗値を有する抵抗に所定の定電流を流して
得られる電圧とに応じて、上記一端の電圧を上記第5の
抵抗値に比例した電圧に保つように上記制御素子を制御
する制御素子制御手段を備えたことを特徴とする。
【0020】これにより、上記第1の制御素子の上記一
端の電圧を第5の抵抗値に比例した電圧に保つことが容
易にできる。また、請求項7の発明は、請求項3または
請求項4の可変電流装置であって、上記第4の抵抗値に
比例した電圧の上記第1の電源は、上記第4の抵抗値を
有する抵抗に所定の定電流を流して得られる電圧をバッ
ファ手段を介して出力することにより、上記第4の抵抗
値に比例した電圧を出力するように構成されていること
を特徴とする。
端の電圧を第5の抵抗値に比例した電圧に保つことが容
易にできる。また、請求項7の発明は、請求項3または
請求項4の可変電流装置であって、上記第4の抵抗値に
比例した電圧の上記第1の電源は、上記第4の抵抗値を
有する抵抗に所定の定電流を流して得られる電圧をバッ
ファ手段を介して出力することにより、上記第4の抵抗
値に比例した電圧を出力するように構成されていること
を特徴とする。
【0021】これにより、上記第1の電源の電圧を第4
の抵抗値に比例した電圧にすることが容易にできる。ま
た、請求項8の発明が講じた解決手段は、可変電流装置
であって、複数の抵抗が直列に接続され、上記複数の抵
抗に所定の定電流を流すことにより、上記複数の抵抗に
おける互いに異なる抵抗の一端に生じる第1の電圧およ
び第2の電圧を出力する電圧出力手段と、上記第1の電
圧をバッファするバッファ手段と、所定の抵抗値の出力
抵抗を有し、上記バッファ手段からの出力をハイレベル
リファレンス電圧とし、接地電圧をロウレベルリファレ
ンス電圧として、入力されたディジタルデータ信号に応
じた出力開放電圧を発生するD/A変換手段と、一端が
上記D/A変換手段の出力に接続され、上記D/A変換
手段の出力を接地電圧へプルダウンするプルダウン抵抗
と、上記プルダウン抵抗の上記一端をプルアップする第
1の制御素子と、上記プルダウン抵抗の上記一端の電圧
が上記電圧出力手段の上記第2の電圧と等しくなるよう
に、上記第1の制御素子に流れる電流を制御する制御素
子制御手段と、上記第1の制御素子に流れる電流をミラ
ーリングして出力する第2の制御素子と、を備え、入力
されたディジタルデータ信号に応じた大きさの正の電流
を出力するように構成されたことを特徴とする。
の抵抗値に比例した電圧にすることが容易にできる。ま
た、請求項8の発明が講じた解決手段は、可変電流装置
であって、複数の抵抗が直列に接続され、上記複数の抵
抗に所定の定電流を流すことにより、上記複数の抵抗に
おける互いに異なる抵抗の一端に生じる第1の電圧およ
び第2の電圧を出力する電圧出力手段と、上記第1の電
圧をバッファするバッファ手段と、所定の抵抗値の出力
抵抗を有し、上記バッファ手段からの出力をハイレベル
リファレンス電圧とし、接地電圧をロウレベルリファレ
ンス電圧として、入力されたディジタルデータ信号に応
じた出力開放電圧を発生するD/A変換手段と、一端が
上記D/A変換手段の出力に接続され、上記D/A変換
手段の出力を接地電圧へプルダウンするプルダウン抵抗
と、上記プルダウン抵抗の上記一端をプルアップする第
1の制御素子と、上記プルダウン抵抗の上記一端の電圧
が上記電圧出力手段の上記第2の電圧と等しくなるよう
に、上記第1の制御素子に流れる電流を制御する制御素
子制御手段と、上記第1の制御素子に流れる電流をミラ
ーリングして出力する第2の制御素子と、を備え、入力
されたディジタルデータ信号に応じた大きさの正の電流
を出力するように構成されたことを特徴とする。
【0022】これにより、上記第1の電圧、および第2
の電圧は、上記複数の抵抗の抵抗値に比例したものとな
る。そこで、上記複数の抵抗の抵抗値とプルダウン抵抗
の抵抗値との比が一定であれば、プルダウン抵抗に流れ
る電流は、これらの抵抗値自体には係らず、その比に応
じた一定の大きさとなる。また、D/A変換手段の出力
開放電圧は、入力されたディジタルデータ信号と、ハイ
レベルリファレンス電圧である上記第1の電圧とによっ
て定まり、この出力開放電圧も上記複数の抵抗の抵抗値
に比例したものとなる。そこで、上記複数の抵抗の抵抗
値とD/A変換手段の出力抵抗の抵抗値との比が一定で
あれば、これらの抵抗値自体には係らず、出力抵抗に流
れる電流の大きさは入力されたディジタルデータ信号に
応じた大きさとなる。そして、第1の制御素子には、プ
ルダウン抵抗に流れる電流とD/A変換手段の出力抵抗
に流れる電流との差の電流が第1の制御素子からプルダ
ウン抵抗の方向に流れるので、第2の制御素子から出力
される可変出力電流は、正の電流で、その大きさは、や
はり、上記各抵抗値自体に係らず、これらの比および入
力されたディジタルデータ信号に応じたものとなる。そ
れゆえ、上記各抵抗値がばらついたとしても、これらの
比を一定に保つことにより、高精度な正の可変電流を出
力させることができる。また、請求項9の発明が講じた
解決手段は、可変電流装置であって、複数の抵抗が直列
に接続され、上記複数の抵抗に所定の定電流を流すこと
により、上記複数の抵抗における互いに異なる抵抗の一
端に生じる第1の電圧および第2の電圧を出力する電圧
出力手段と、上記第1の電圧をバッファするバッファ手
段と、所定の抵抗値の出力抵抗を有し、上記バッファ手
段からの出力をハイレベルリファレンス電圧とし、接地
電圧をロウレベルリファレンス電圧として、入力された
ディジタルデータ信号に応じた出力開放電圧を発生する
D/A変換手段と、一端が上記D/A変換手段の出力に
接続され、上記D/A変換手段の出力を上記バッファ手
段の出力電圧へプルアップするプルアップ抵抗と、上記
プルアップ抵抗の上記一端をプルダウンする第1の制御
素子と、上記プルアップ抵抗の上記一端の電圧が上記電
圧出力手段の上記第2の電圧と等しくなるように、上記
第1の制御素子に流れる電流を制御する制御素子制御手
段と、上記第1の制御素子に流れる電流をミラーリング
して出力する第2の制御素子と、を備え、入力されたデ
ィジタルデータ信号に応じた大きさの負の電流を出力す
るように構成されたことを特徴とする。
の電圧は、上記複数の抵抗の抵抗値に比例したものとな
る。そこで、上記複数の抵抗の抵抗値とプルダウン抵抗
の抵抗値との比が一定であれば、プルダウン抵抗に流れ
る電流は、これらの抵抗値自体には係らず、その比に応
じた一定の大きさとなる。また、D/A変換手段の出力
開放電圧は、入力されたディジタルデータ信号と、ハイ
レベルリファレンス電圧である上記第1の電圧とによっ
て定まり、この出力開放電圧も上記複数の抵抗の抵抗値
に比例したものとなる。そこで、上記複数の抵抗の抵抗
値とD/A変換手段の出力抵抗の抵抗値との比が一定で
あれば、これらの抵抗値自体には係らず、出力抵抗に流
れる電流の大きさは入力されたディジタルデータ信号に
応じた大きさとなる。そして、第1の制御素子には、プ
ルダウン抵抗に流れる電流とD/A変換手段の出力抵抗
に流れる電流との差の電流が第1の制御素子からプルダ
ウン抵抗の方向に流れるので、第2の制御素子から出力
される可変出力電流は、正の電流で、その大きさは、や
はり、上記各抵抗値自体に係らず、これらの比および入
力されたディジタルデータ信号に応じたものとなる。そ
れゆえ、上記各抵抗値がばらついたとしても、これらの
比を一定に保つことにより、高精度な正の可変電流を出
力させることができる。また、請求項9の発明が講じた
解決手段は、可変電流装置であって、複数の抵抗が直列
に接続され、上記複数の抵抗に所定の定電流を流すこと
により、上記複数の抵抗における互いに異なる抵抗の一
端に生じる第1の電圧および第2の電圧を出力する電圧
出力手段と、上記第1の電圧をバッファするバッファ手
段と、所定の抵抗値の出力抵抗を有し、上記バッファ手
段からの出力をハイレベルリファレンス電圧とし、接地
電圧をロウレベルリファレンス電圧として、入力された
ディジタルデータ信号に応じた出力開放電圧を発生する
D/A変換手段と、一端が上記D/A変換手段の出力に
接続され、上記D/A変換手段の出力を上記バッファ手
段の出力電圧へプルアップするプルアップ抵抗と、上記
プルアップ抵抗の上記一端をプルダウンする第1の制御
素子と、上記プルアップ抵抗の上記一端の電圧が上記電
圧出力手段の上記第2の電圧と等しくなるように、上記
第1の制御素子に流れる電流を制御する制御素子制御手
段と、上記第1の制御素子に流れる電流をミラーリング
して出力する第2の制御素子と、を備え、入力されたデ
ィジタルデータ信号に応じた大きさの負の電流を出力す
るように構成されたことを特徴とする。
【0023】これにより、上記第1の電圧、および第2
の電圧は、上記複数の抵抗の抵抗値に比例したものとな
る。そこで、上記複数の抵抗の抵抗値とプルアップ抵抗
の抵抗値との比が一定であれば、プルアップ抵抗に流れ
る電流は、これらの抵抗値自体には係らず、その比に応
じた一定の大きさとなる。また、D/A変換手段の出力
開放電圧は、入力されたディジタルデータ信号と、ハイ
レベルリファレンス電圧である上記第1の電圧とによっ
て定まり、この出力開放電圧も上記複数の抵抗の抵抗値
に比例したものとなる。そこで、上記複数の抵抗の抵抗
値とD/A変換手段の出力抵抗の抵抗値との比が一定で
あれば、これらの抵抗値自体には係らず、出力抵抗に流
れる電流の大きさは入力されたディジタルデータ信号に
応じた大きさとなる。そして、第1の制御素子には、プ
ルダウン抵抗に流れる電流とD/A変換手段の出力抵抗
に流れる電流との加算電流がプルアップ抵抗から第1の
制御素子の方向に流れるので、第2の制御素子から出力
される可変出力電流は、負の電流で、その大きさは、や
はり、上記各抵抗値自体に係らず、これらの比および入
力されたディジタルデータ信号に応じたものとなる。そ
れゆえ、上記各抵抗値がばらついたとしても、これらの
比を一定に保つことにより、高精度な負の可変電流を出
力させることができる。また、請求項10の発明が講じ
た解決手段は、可変電流装置であって、複数の抵抗が直
列に接続され、上記複数の抵抗に所定の定電流を流すこ
とにより、上記複数の抵抗における互いに異なる抵抗の
一端に生じる第1の電圧および第2の電圧を出力する電
圧出力手段と、上記第1の電圧をバッファするバッファ
手段と、所定の抵抗値の出力抵抗を有し、上記バッファ
手段からの出力をハイレベルリファレンス電圧とし、接
地電圧をロウレベルリファレンス電圧として、入力され
たディジタルデータ信号に応じた出力開放電圧を発生す
るD/A変換手段と、それぞれ、一端が上記D/A変換
手段の出力に接続され、上記D/A変換手段から出力さ
れる電流を分割する2つの分割抵抗と、一端が一方の上
記分割抵抗の他端に接続され、上記一方の分割抵抗の上
記他端を接地電圧へプルダウンするプルダウン抵抗と、
上記プルダウン抵抗の上記一端をプルアップする第1の
制御素子と、上記プルダウン抵抗の上記一端の電圧が上
記電圧出力手段の上記第2の電圧と等しくなるように、
上記第1の制御素子に流れる電流を制御する第1の制御
素子制御手段と、上記第1の制御素子に流れる電流をミ
ラーリングして出力する第2の制御素子と、一端が他方
の上記分割抵抗の他端に接続され、上記他方の分割抵抗
の上記他端を上記バッファ手段の出力電圧へプルアップ
するプルアップ抵抗と、上記プルアップ抵抗の上記一端
をプルダウンする第3の制御素子と、上記プルアップ抵
抗の上記一端の電圧が上記電圧出力手段の上記第2の電
圧と等しくなるように、上記第3の制御素子に流れる電
流を制御する第2の制御素子制御手段と、上記第3の制
御素子に流れる電流をミラーリングして出力する第4の
制御素子と、を備え、入力されたディジタルデータ信号
に応じた大きさの正および負の電流を出力するように構
成されたことを特徴とする。これにより、上記請求項8
および請求項9の発明と同様の作用により、第2の制御
素子、および第4の制御素子から出力される可変出力電
流は、正または負の電流で、その大きさは、上記各抵抗
値自体に係らず、これらの比および入力されたディジタ
ルデータ信号に応じたものとなる。すなわち、上記各抵
抗値がばらついたとしても、これらの比を一定に保つこ
とにより、高精度な正および負の可変電流を出力させる
ことができる。また、第2の制御素子と第4の制御素子
から出力される可変電流が逆極性であるとともに、上記
2つの分割抵抗に流れる電流は同極性であるため、出力
される2つの可変電流の大きさの和は一定となり、可変
電流の大きさのバランスだけを可変にすることができ
る。また、請求項11の発明は、請求項1ないし請求項
10のの可変電流装置であって、上記D/A変換手段
は、R−2Rラダー抵抗型D/A変換器を含むことを特
徴とする。
の電圧は、上記複数の抵抗の抵抗値に比例したものとな
る。そこで、上記複数の抵抗の抵抗値とプルアップ抵抗
の抵抗値との比が一定であれば、プルアップ抵抗に流れ
る電流は、これらの抵抗値自体には係らず、その比に応
じた一定の大きさとなる。また、D/A変換手段の出力
開放電圧は、入力されたディジタルデータ信号と、ハイ
レベルリファレンス電圧である上記第1の電圧とによっ
て定まり、この出力開放電圧も上記複数の抵抗の抵抗値
に比例したものとなる。そこで、上記複数の抵抗の抵抗
値とD/A変換手段の出力抵抗の抵抗値との比が一定で
あれば、これらの抵抗値自体には係らず、出力抵抗に流
れる電流の大きさは入力されたディジタルデータ信号に
応じた大きさとなる。そして、第1の制御素子には、プ
ルダウン抵抗に流れる電流とD/A変換手段の出力抵抗
に流れる電流との加算電流がプルアップ抵抗から第1の
制御素子の方向に流れるので、第2の制御素子から出力
される可変出力電流は、負の電流で、その大きさは、や
はり、上記各抵抗値自体に係らず、これらの比および入
力されたディジタルデータ信号に応じたものとなる。そ
れゆえ、上記各抵抗値がばらついたとしても、これらの
比を一定に保つことにより、高精度な負の可変電流を出
力させることができる。また、請求項10の発明が講じ
た解決手段は、可変電流装置であって、複数の抵抗が直
列に接続され、上記複数の抵抗に所定の定電流を流すこ
とにより、上記複数の抵抗における互いに異なる抵抗の
一端に生じる第1の電圧および第2の電圧を出力する電
圧出力手段と、上記第1の電圧をバッファするバッファ
手段と、所定の抵抗値の出力抵抗を有し、上記バッファ
手段からの出力をハイレベルリファレンス電圧とし、接
地電圧をロウレベルリファレンス電圧として、入力され
たディジタルデータ信号に応じた出力開放電圧を発生す
るD/A変換手段と、それぞれ、一端が上記D/A変換
手段の出力に接続され、上記D/A変換手段から出力さ
れる電流を分割する2つの分割抵抗と、一端が一方の上
記分割抵抗の他端に接続され、上記一方の分割抵抗の上
記他端を接地電圧へプルダウンするプルダウン抵抗と、
上記プルダウン抵抗の上記一端をプルアップする第1の
制御素子と、上記プルダウン抵抗の上記一端の電圧が上
記電圧出力手段の上記第2の電圧と等しくなるように、
上記第1の制御素子に流れる電流を制御する第1の制御
素子制御手段と、上記第1の制御素子に流れる電流をミ
ラーリングして出力する第2の制御素子と、一端が他方
の上記分割抵抗の他端に接続され、上記他方の分割抵抗
の上記他端を上記バッファ手段の出力電圧へプルアップ
するプルアップ抵抗と、上記プルアップ抵抗の上記一端
をプルダウンする第3の制御素子と、上記プルアップ抵
抗の上記一端の電圧が上記電圧出力手段の上記第2の電
圧と等しくなるように、上記第3の制御素子に流れる電
流を制御する第2の制御素子制御手段と、上記第3の制
御素子に流れる電流をミラーリングして出力する第4の
制御素子と、を備え、入力されたディジタルデータ信号
に応じた大きさの正および負の電流を出力するように構
成されたことを特徴とする。これにより、上記請求項8
および請求項9の発明と同様の作用により、第2の制御
素子、および第4の制御素子から出力される可変出力電
流は、正または負の電流で、その大きさは、上記各抵抗
値自体に係らず、これらの比および入力されたディジタ
ルデータ信号に応じたものとなる。すなわち、上記各抵
抗値がばらついたとしても、これらの比を一定に保つこ
とにより、高精度な正および負の可変電流を出力させる
ことができる。また、第2の制御素子と第4の制御素子
から出力される可変電流が逆極性であるとともに、上記
2つの分割抵抗に流れる電流は同極性であるため、出力
される2つの可変電流の大きさの和は一定となり、可変
電流の大きさのバランスだけを可変にすることができ
る。また、請求項11の発明は、請求項1ないし請求項
10のの可変電流装置であって、上記D/A変換手段
は、R−2Rラダー抵抗型D/A変換器を含むことを特
徴とする。
【0024】この種のD/A変換器は、出力電圧に係ら
ず、D/A変換器を構成する抵抗の抵抗値に応じて定ま
る一定の出力抵抗を有しているため、前記のような高精
度な可変電流を出力させ得る可変電流装置を容易に構成
することができる。また、請求項12の発明は、請求項
1ないし請求項10のの可変電流装置であって、上記D
/A変換手段は、入力されたディジタルデータ信号に応
じて、並列に接続されるトランジスタの数を変化させる
ことにより、入力されたディジタルデータ信号に応じた
大きさの電流を出力する電流出力型のD/A変換器を含
むことを特徴とする。
ず、D/A変換器を構成する抵抗の抵抗値に応じて定ま
る一定の出力抵抗を有しているため、前記のような高精
度な可変電流を出力させ得る可変電流装置を容易に構成
することができる。また、請求項12の発明は、請求項
1ないし請求項10のの可変電流装置であって、上記D
/A変換手段は、入力されたディジタルデータ信号に応
じて、並列に接続されるトランジスタの数を変化させる
ことにより、入力されたディジタルデータ信号に応じた
大きさの電流を出力する電流出力型のD/A変換器を含
むことを特徴とする。
【0025】このようなD/A変換器を用いることによ
っても、一定の出力抵抗を有するD/A変換手段を構成
して、高精度な可変電流を出力させ得る可変電流装置を
構成することが容易にできる。
っても、一定の出力抵抗を有するD/A変換手段を構成
して、高精度な可変電流を出力させ得る可変電流装置を
構成することが容易にできる。
【0026】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【0027】(実施の形態1)本発明の実施の形態1と
して、正の可変電流を出力する(電流を流し出す)可変
電流装置について説明する。
して、正の可変電流を出力する(電流を流し出す)可変
電流装置について説明する。
【0028】図1は本発明の実施の形態1に係る可変電
流装置の構成を示す回路図である。
流装置の構成を示す回路図である。
【0029】同図に示すように、可変電流装置には、所
定の一定の基準電流(I0 )を流す定電流源101と、
上記定電流源101に直列に接続された抵抗102・1
03が設けられ、上記抵抗102・103に上記基準電
流(I0 )が流れることによって、所定の一定の電圧が
発生するようになっている。すなわち、抵抗102・1
03の抵抗値をそれぞれa×R、b×R(Rは所定の抵
抗値、a,bは所定の定数)とすると、定電流源101
と抵抗102との接続点(A点)の電圧Vaは抵抗10
2・103の合成抵抗値(第2の抵抗値)に比例するI
0 ×(a+b)×Rとなり、抵抗102・103の接続
点(B点)の電圧Vbは抵抗103の抵抗値(第5の抵
抗値)に比例するI0 ×b×Rとなる。
定の一定の基準電流(I0 )を流す定電流源101と、
上記定電流源101に直列に接続された抵抗102・1
03が設けられ、上記抵抗102・103に上記基準電
流(I0 )が流れることによって、所定の一定の電圧が
発生するようになっている。すなわち、抵抗102・1
03の抵抗値をそれぞれa×R、b×R(Rは所定の抵
抗値、a,bは所定の定数)とすると、定電流源101
と抵抗102との接続点(A点)の電圧Vaは抵抗10
2・103の合成抵抗値(第2の抵抗値)に比例するI
0 ×(a+b)×Rとなり、抵抗102・103の接続
点(B点)の電圧Vbは抵抗103の抵抗値(第5の抵
抗値)に比例するI0 ×b×Rとなる。
【0030】上記(A点)の電圧Vaは、バッファ10
4を介して、D/A変換器105に出力されるようにな
っている。
4を介して、D/A変換器105に出力されるようにな
っている。
【0031】D/A変換器105は、上記バッファ10
4から出力された電圧Vaをハイレベルリファレンス電
圧VREFH、接地電圧(0(V))をローレベルリフ
ァレンス電圧VREFLとして、入力されるディジタル
データ信号に応じ、かつ、上記ハイレベルリファレンス
電圧に比例する出力開放電圧(負荷抵抗が無限大のとき
に出力される電圧)を発生するようになっている。この
D/A変換器105としては、出力開放電圧に係らず一
定の出力抵抗105a(例えば所定の定数をcとしてc
×R:第1の抵抗値)を有するもの、具体的には、例え
ばR−2Rラダー抵抗型D/A変換器が用いられてい
る。
4から出力された電圧Vaをハイレベルリファレンス電
圧VREFH、接地電圧(0(V))をローレベルリフ
ァレンス電圧VREFLとして、入力されるディジタル
データ信号に応じ、かつ、上記ハイレベルリファレンス
電圧に比例する出力開放電圧(負荷抵抗が無限大のとき
に出力される電圧)を発生するようになっている。この
D/A変換器105としては、出力開放電圧に係らず一
定の出力抵抗105a(例えば所定の定数をcとしてc
×R:第1の抵抗値)を有するもの、具体的には、例え
ばR−2Rラダー抵抗型D/A変換器が用いられてい
る。
【0032】上記D/A変換器105の出力側(C点)
には、この(C点)の電圧を接地電圧(第1の電源の電
圧)にプルダウンする抵抗値がR(第3の抵抗値)の抵
抗106と、同(C点)の電圧を所定の電圧(第2の電
源の電圧)にプルアップするPチャネルMOSトランジ
スタ107(第1の制御素子)と、PチャネルMOSト
ランジスタ107のゲート電圧を制御するオペアンプ1
08(制御素子制御手段)の+側入力が接続されてい
る。上記オペアンプ108の−側入力には、前記抵抗1
02・103の接続点(B点)が接続され、(C点)の
電圧Vcが(B点)と同じ電圧Vbになるように(バー
チャルショートさせるように)、PチャネルMOSトラ
ンジスタ107のゲート電圧が制御されるようになって
いる。
には、この(C点)の電圧を接地電圧(第1の電源の電
圧)にプルダウンする抵抗値がR(第3の抵抗値)の抵
抗106と、同(C点)の電圧を所定の電圧(第2の電
源の電圧)にプルアップするPチャネルMOSトランジ
スタ107(第1の制御素子)と、PチャネルMOSト
ランジスタ107のゲート電圧を制御するオペアンプ1
08(制御素子制御手段)の+側入力が接続されてい
る。上記オペアンプ108の−側入力には、前記抵抗1
02・103の接続点(B点)が接続され、(C点)の
電圧Vcが(B点)と同じ電圧Vbになるように(バー
チャルショートさせるように)、PチャネルMOSトラ
ンジスタ107のゲート電圧が制御されるようになって
いる。
【0033】また、PチャネルMOSトランジスタ10
7のゲートにはPチャネルMOSトランジスタ109
(第2の制御素子)のゲートが接続され、PチャネルM
OSトランジスタ107に流れる電流をミラーリングし
て出力するようになっている。
7のゲートにはPチャネルMOSトランジスタ109
(第2の制御素子)のゲートが接続され、PチャネルM
OSトランジスタ107に流れる電流をミラーリングし
て出力するようになっている。
【0034】次に、上記のように構成された可変電流装
置の動作を説明する。
置の動作を説明する。
【0035】定電流源101からの一定の基準電流I0
が抵抗102・103に流れることにより、上記のよう
に、(A点)の電圧Vaは Va=I0 ×(a+b)×R (1−1) となり、(B点)の電圧Vbは Vb=I0 ×b×R (1−2) となる。
が抵抗102・103に流れることにより、上記のよう
に、(A点)の電圧Vaは Va=I0 ×(a+b)×R (1−1) となり、(B点)の電圧Vbは Vb=I0 ×b×R (1−2) となる。
【0036】また、上記のようにオペアンプ108のバ
ーチャルショートにより、(C点)の電圧Vcは Vc=Vb (1−3) となる。
ーチャルショートにより、(C点)の電圧Vcは Vc=Vb (1−3) となる。
【0037】そこで、抵抗106に流れる電流I1 は、
Rの値とは無関係に I1 =Vc/R =Vb/R =I0 ×b×R/R =I0 ×b (1−4) となる。
Rの値とは無関係に I1 =Vc/R =Vb/R =I0 ×b×R/R =I0 ×b (1−4) となる。
【0038】一方、D/A変換器105は、前記のよう
にハイレベルリファレンス電圧またはローレベルリファ
レンス電圧として入力されるVa、0(V)の間で、コ
ード化されて入力されるディジタルデータ信号に応じた
出力開放電圧Vd Vd=k×I0 ×(a+b)×R (1−5) (kは入力コードに応じた0から1までの値をとる数
値)を発生する。ただし、D/A変換器105は、抵抗
値がc×Rの出力抵抗105aを有しているため、上記
電圧Vdは、仮想的に、一端が出力端子に接続された出
力抵抗105aの他端(D点)の電圧と考えることがで
きる。そこで、出力抵抗105aの両端には、上記出力
電圧Vdと(C点)の電圧Vc(=Vb)との差の電圧 Vd−Vc =Vd−Vb =k×I0 ×(a+b)×R−I0 ×b×R =I0 ×{k×(a+b)−b}×R (1−6) が印加される。それゆえ、105aに流れる電流I2
は、やはりRの値とは無関係に I2 =I0 ×{k×(a+b)−b}/c (1−7) となる。
にハイレベルリファレンス電圧またはローレベルリファ
レンス電圧として入力されるVa、0(V)の間で、コ
ード化されて入力されるディジタルデータ信号に応じた
出力開放電圧Vd Vd=k×I0 ×(a+b)×R (1−5) (kは入力コードに応じた0から1までの値をとる数
値)を発生する。ただし、D/A変換器105は、抵抗
値がc×Rの出力抵抗105aを有しているため、上記
電圧Vdは、仮想的に、一端が出力端子に接続された出
力抵抗105aの他端(D点)の電圧と考えることがで
きる。そこで、出力抵抗105aの両端には、上記出力
電圧Vdと(C点)の電圧Vc(=Vb)との差の電圧 Vd−Vc =Vd−Vb =k×I0 ×(a+b)×R−I0 ×b×R =I0 ×{k×(a+b)−b}×R (1−6) が印加される。それゆえ、105aに流れる電流I2
は、やはりRの値とは無関係に I2 =I0 ×{k×(a+b)−b}/c (1−7) となる。
【0039】したがって、PチャネルMOSトランジス
タ107には、I3 =I1 −I2 (抵抗106に流れる
電流から出力抵抗105aに流れる電流を減算した大き
さ)の電流が流れる。また、PチャネルMOSトランジ
スタ109のゲート電圧は、PチャネルMOSトランジ
スタ107のゲート電圧と同じであるため、Pチャネル
MOSトランジスタ109にはPチャネルMOSトラン
ジスタ107に流れる電流I3 がミラーされ、同じ大き
さの電流I4 が可変出力電流として取り出される。
タ107には、I3 =I1 −I2 (抵抗106に流れる
電流から出力抵抗105aに流れる電流を減算した大き
さ)の電流が流れる。また、PチャネルMOSトランジ
スタ109のゲート電圧は、PチャネルMOSトランジ
スタ107のゲート電圧と同じであるため、Pチャネル
MOSトランジスタ109にはPチャネルMOSトラン
ジスタ107に流れる電流I3 がミラーされ、同じ大き
さの電流I4 が可変出力電流として取り出される。
【0040】
I4 =I3
=I1 −I2
=I0 ×b−I0 ×{k×(a+b)−b}/c (1−8)
ここで、上記(1−8)の第1項が一定の電流(基礎電
流)で、第2項が可変成分の電流である。
流)で、第2項が可変成分の電流である。
【0041】上記のように、可変電流装置から出力され
る可変出力電流I4 は、ディジタルデータ信号として入
力される入力コードに応じてkの値が大きくなるほど小
さくなる正の可変電流となる。しかも、この可変出力電
流I4 の大きさは、Rの値、すなわち抵抗102・10
3・106、および出力抵抗105aの抵抗値自体には
無関係であり、これらの比率によって定まる係数a,
b,cと、入力コードに応じた係数k、および基準電流
I0 の大きさのみによって決定される。したがって、上
記各抵抗の抵抗値がばらついていたとしても、これらの
相対精度が高ければ、高精度な可変出力電流を得ること
ができる。それゆえ、例えば可変電流装置をLSIによ
って構成する場合、上記各抵抗としてLSIの内蔵抵抗
を用いたとしても、これらの内蔵抵抗の相対精度を1%
以下程度に収めることは容易にできるため、高精度な可
変電流装置を構成することができ、外付け部品を全く用
いることなく可変電流装置の回路全体をLSIに内蔵す
ることも容易にできる。
る可変出力電流I4 は、ディジタルデータ信号として入
力される入力コードに応じてkの値が大きくなるほど小
さくなる正の可変電流となる。しかも、この可変出力電
流I4 の大きさは、Rの値、すなわち抵抗102・10
3・106、および出力抵抗105aの抵抗値自体には
無関係であり、これらの比率によって定まる係数a,
b,cと、入力コードに応じた係数k、および基準電流
I0 の大きさのみによって決定される。したがって、上
記各抵抗の抵抗値がばらついていたとしても、これらの
相対精度が高ければ、高精度な可変出力電流を得ること
ができる。それゆえ、例えば可変電流装置をLSIによ
って構成する場合、上記各抵抗としてLSIの内蔵抵抗
を用いたとしても、これらの内蔵抵抗の相対精度を1%
以下程度に収めることは容易にできるため、高精度な可
変電流装置を構成することができ、外付け部品を全く用
いることなく可変電流装置の回路全体をLSIに内蔵す
ることも容易にできる。
【0042】また、上記のようにD/A変換器105と
してR−2Rラダー抵抗型D/A変換器が用いられる場
合、この種のD/A変換器は一定の出力抵抗を有してい
るため、特に別途出力抵抗を設ける必要がなく、D/A
変換器を構成する抵抗をLSIに内蔵するなどしても可
変電流装置を構成する他の抵抗との相対精度を高くする
ことによって、高精度な可変出力電流を得ることができ
る。 (実施の形態2)本発明の実施の形態2として、負の可
変電流を出力する(電流が引き込まれる)可変電流装置
について説明する。なお、以下の実施の形態において、
前記実施の形態1等と同様の機能を有する構成要素につ
いては同一の符号を付して説明を省略する。
してR−2Rラダー抵抗型D/A変換器が用いられる場
合、この種のD/A変換器は一定の出力抵抗を有してい
るため、特に別途出力抵抗を設ける必要がなく、D/A
変換器を構成する抵抗をLSIに内蔵するなどしても可
変電流装置を構成する他の抵抗との相対精度を高くする
ことによって、高精度な可変出力電流を得ることができ
る。 (実施の形態2)本発明の実施の形態2として、負の可
変電流を出力する(電流が引き込まれる)可変電流装置
について説明する。なお、以下の実施の形態において、
前記実施の形態1等と同様の機能を有する構成要素につ
いては同一の符号を付して説明を省略する。
【0043】図2は本発明の実施の形態2に係る可変電
流装置の構成を示す回路図である。
流装置の構成を示す回路図である。
【0044】この可変電流装置は、実施の形態1の可変
電流装置と比べ、ソースが電源に接続されたPチャネル
MOSトランジスタ107・109に代えて、ドレイン
が接地されて(C点)の電圧をプルダウンするNチャネ
ルMOSトランジスタ117・119(第1・第2の制
御素子)が用いられている点、オペアンプ108に代え
て、NチャネルMOSトランジスタ117・119のゲ
ート電圧を制御するオペアンプ118(制御素子制御手
段)が設けられている点、および一端が接地された抵抗
106に代えて、一端がバッファ104の出力に接続さ
れて(C点)の電圧をプルアップする抵抗116(第3
の抵抗値の抵抗)が設けられている点が異なる。
電流装置と比べ、ソースが電源に接続されたPチャネル
MOSトランジスタ107・109に代えて、ドレイン
が接地されて(C点)の電圧をプルダウンするNチャネ
ルMOSトランジスタ117・119(第1・第2の制
御素子)が用いられている点、オペアンプ108に代え
て、NチャネルMOSトランジスタ117・119のゲ
ート電圧を制御するオペアンプ118(制御素子制御手
段)が設けられている点、および一端が接地された抵抗
106に代えて、一端がバッファ104の出力に接続さ
れて(C点)の電圧をプルアップする抵抗116(第3
の抵抗値の抵抗)が設けられている点が異なる。
【0045】このように構成されていることにより、実
施の形態1と同様に、定電流源101と抵抗102との
接続点(A点)の電圧Va、抵抗102・103の接続
点(B点)の電圧Vb、およびD/A変換器105の出
力側(C点)の電圧Vcは、それぞれ、 Va=I0 ×(a+b)×R (2−1) Vb=I0 ×b×R (2−2) Vc=Vb (2−3) となる。
施の形態1と同様に、定電流源101と抵抗102との
接続点(A点)の電圧Va、抵抗102・103の接続
点(B点)の電圧Vb、およびD/A変換器105の出
力側(C点)の電圧Vcは、それぞれ、 Va=I0 ×(a+b)×R (2−1) Vb=I0 ×b×R (2−2) Vc=Vb (2−3) となる。
【0046】一方、抵抗116は、実施の形態1とは異
なり、上記のように一端がバッファ104の出力に接続
されて上記電圧Va(第4の抵抗値に比例した第1の電
源の電圧)にプルアップされているので、抵抗116に
流れる電流I5 は、Rの値とは無関係に I5 =(Va−Vc)/R =(Va−Vb)/R =I0 ×a×R/R =I0 ×a (2−4) となる。
なり、上記のように一端がバッファ104の出力に接続
されて上記電圧Va(第4の抵抗値に比例した第1の電
源の電圧)にプルアップされているので、抵抗116に
流れる電流I5 は、Rの値とは無関係に I5 =(Va−Vc)/R =(Va−Vb)/R =I0 ×a×R/R =I0 ×a (2−4) となる。
【0047】また、D/A変換器105も、実施の形態
1と同様に、コード化されて入力されるディジタルデー
タ信号に応じた出力開放電圧Vd Vd=k×I0 ×(a+b)×R (2−5) を発生し、D/A変換器105の出力抵抗105aの両
端には、上記出力開放電圧Vdと(C点)の電圧Vc
(=Vb)との差の電圧 Vd−Vc =Vd−Vb =k×I0 ×(a+b)×R−I0 ×b×R =I0 ×{k×(a+b)−b}×R (2−6) が印加される。それゆえ、105aに流れる電流I6
は、やはりRの値とは無関係に I6 =I0 ×{k×(a+b)−b}/c (2−7) となる。
1と同様に、コード化されて入力されるディジタルデー
タ信号に応じた出力開放電圧Vd Vd=k×I0 ×(a+b)×R (2−5) を発生し、D/A変換器105の出力抵抗105aの両
端には、上記出力開放電圧Vdと(C点)の電圧Vc
(=Vb)との差の電圧 Vd−Vc =Vd−Vb =k×I0 ×(a+b)×R−I0 ×b×R =I0 ×{k×(a+b)−b}×R (2−6) が印加される。それゆえ、105aに流れる電流I6
は、やはりRの値とは無関係に I6 =I0 ×{k×(a+b)−b}/c (2−7) となる。
【0048】したがって、NチャネルMOSトランジス
タ117には、I7 =I5 +I6 (抵抗116に流れる
電流と出力抵抗105aに流れる電流とを加算した大き
さ)の電流が流れる。また、NチャネルMOSトランジ
スタ119のゲート電圧は、NチャネルMOSトランジ
スタ117のゲート電圧と同じであるため、Nチャネル
MOSトランジスタ119にはNチャネルMOSトラン
ジスタ117に流れる電流I7 がミラーされ、同じ大き
さの電流I8 が可変出力電流として出力される。ただ
し、この出力電流は、実施の形態1と異なり負の電流、
すなわち引き込まれる電流である。
タ117には、I7 =I5 +I6 (抵抗116に流れる
電流と出力抵抗105aに流れる電流とを加算した大き
さ)の電流が流れる。また、NチャネルMOSトランジ
スタ119のゲート電圧は、NチャネルMOSトランジ
スタ117のゲート電圧と同じであるため、Nチャネル
MOSトランジスタ119にはNチャネルMOSトラン
ジスタ117に流れる電流I7 がミラーされ、同じ大き
さの電流I8 が可変出力電流として出力される。ただ
し、この出力電流は、実施の形態1と異なり負の電流、
すなわち引き込まれる電流である。
【0049】
I8 =I7
=I5 +I6
=I0 ×a+I0 ×{k×(a+b)−b}/c (2−8)
上記のように、可変電流装置から出力される可変出力電
流I8 は、ディジタルデータ信号として入力される入力
コードに応じてkの値が大きくなるほど大きくなる負の
可変電流となる。しかも、この可変出力電流I8 の大き
さは、実施の形態1と同様に、Rの値、すなわち抵抗1
02・103・116、および出力抵抗105aの抵抗
値自体には無関係であり、これらの比率によって定まる
係数a,b,cと、入力コードに応じた係数k、および
基準電流I0 の大きさのみによって決定され、上記各抵
抗の抵抗値がばらついていたとしても、これらの相対精
度が高ければ、高精度な可変出力電流を得ることができ
る。 (実施の形態3)本発明の実施の形態3として、正およ
び負の可変電流を出力する可変電流装置について説明す
る。
流I8 は、ディジタルデータ信号として入力される入力
コードに応じてkの値が大きくなるほど大きくなる負の
可変電流となる。しかも、この可変出力電流I8 の大き
さは、実施の形態1と同様に、Rの値、すなわち抵抗1
02・103・116、および出力抵抗105aの抵抗
値自体には無関係であり、これらの比率によって定まる
係数a,b,cと、入力コードに応じた係数k、および
基準電流I0 の大きさのみによって決定され、上記各抵
抗の抵抗値がばらついていたとしても、これらの相対精
度が高ければ、高精度な可変出力電流を得ることができ
る。 (実施の形態3)本発明の実施の形態3として、正およ
び負の可変電流を出力する可変電流装置について説明す
る。
【0050】図3は本発明の実施の形態3に係る可変電
流装置の構成を示す回路図である。
流装置の構成を示す回路図である。
【0051】この可変電流装置は、概ね、前記実施の形
態1の可変電流装置と実施の形態2の可変電流装置とを
組み合わせたものである。ただし、定電流源101やバ
ッファ104、D/A変換器105等は、正の可変電流
出力用と負の可変電流出力用とで兼用されている。ま
た、D/A変換器105の出力は、抵抗106(一方の
第3の抵抗値を有する抵抗)とPチャネルMOSトラン
ジスタ107(一方の第1の制御素子)とオペアンプ1
08との接続点(C’点)、または抵抗116(他方の
第3の抵抗値を有する抵抗)とNチャネルMOSトラン
ジスタ117(他方の第1の制御素子)とオペアンプ1
18との接続点(C”点)には、直接は接続されず、抵
抗値がそれぞれd×R(第6の抵抗値)の抵抗121お
よび抵抗122を介して、電流が分配されるように接続
されている。(なお、上記抵抗121・122は、便宜
上、D/A変換器105の出力に接続されているとして
説明しているが、これらの抵抗はD/A変換器105に
含まれていると考えても同じであり、この場合、D/A
変換器105は出力抵抗が(2×c+d)×Rの2つの
出力を有していると考えることができる。) このように構成されていることにより、実施の形態1・
2と同様に、定電流源101と抵抗102との接続点
(A点)の電圧Va、および抵抗102・103の接続
点(B点)の電圧Vbは、それぞれ、 Va=I0 ×(a+b)×R (3−1) Vb=I0 ×b×R (3−2) となる。
態1の可変電流装置と実施の形態2の可変電流装置とを
組み合わせたものである。ただし、定電流源101やバ
ッファ104、D/A変換器105等は、正の可変電流
出力用と負の可変電流出力用とで兼用されている。ま
た、D/A変換器105の出力は、抵抗106(一方の
第3の抵抗値を有する抵抗)とPチャネルMOSトラン
ジスタ107(一方の第1の制御素子)とオペアンプ1
08との接続点(C’点)、または抵抗116(他方の
第3の抵抗値を有する抵抗)とNチャネルMOSトラン
ジスタ117(他方の第1の制御素子)とオペアンプ1
18との接続点(C”点)には、直接は接続されず、抵
抗値がそれぞれd×R(第6の抵抗値)の抵抗121お
よび抵抗122を介して、電流が分配されるように接続
されている。(なお、上記抵抗121・122は、便宜
上、D/A変換器105の出力に接続されているとして
説明しているが、これらの抵抗はD/A変換器105に
含まれていると考えても同じであり、この場合、D/A
変換器105は出力抵抗が(2×c+d)×Rの2つの
出力を有していると考えることができる。) このように構成されていることにより、実施の形態1・
2と同様に、定電流源101と抵抗102との接続点
(A点)の電圧Va、および抵抗102・103の接続
点(B点)の電圧Vbは、それぞれ、 Va=I0 ×(a+b)×R (3−1) Vb=I0 ×b×R (3−2) となる。
【0052】また、抵抗106とPチャネルMOSトラ
ンジスタ107とオペアンプ108との接続点(C’
点)の電圧Vc’、および抵抗116とNチャネルMO
Sトランジスタ117とオペアンプ118との接続点
(C”点)の電圧Vc”は、オペアンプ108・118
のバーチャルショートにより、 Vc’=Vc”=Vb (3−3) となる。
ンジスタ107とオペアンプ108との接続点(C’
点)の電圧Vc’、および抵抗116とNチャネルMO
Sトランジスタ117とオペアンプ118との接続点
(C”点)の電圧Vc”は、オペアンプ108・118
のバーチャルショートにより、 Vc’=Vc”=Vb (3−3) となる。
【0053】そこで、抵抗106に流れる電流I11は、
実施の形態1と同様に、 I11=Vc’/R =Vb/R =I0 ×b×R/R =I0 ×b (3−4) となり、抵抗116に流れる電流I15は、実施の形態2
と同様に、 I15=(Va−Vc”)/R =(Va−Vb)/R =I0 ×a×R/R =I0 ×a (3−5) となる。すなわち、やはりいずれもRの値とは無関係な
大きさとなる。
実施の形態1と同様に、 I11=Vc’/R =Vb/R =I0 ×b×R/R =I0 ×b (3−4) となり、抵抗116に流れる電流I15は、実施の形態2
と同様に、 I15=(Va−Vc”)/R =(Va−Vb)/R =I0 ×a×R/R =I0 ×a (3−5) となる。すなわち、やはりいずれもRの値とは無関係な
大きさとなる。
【0054】一方、D/A変換器105も、実施の形態
1・2と同様に、コード化されて入力されるディジタル
データ信号に応じた出力開放電圧Vd Vd=k×I0 ×(a+b)×R (3−6) を発生し、D/A変換器105の出力抵抗105aを介
して抵抗121・122を流れる電流I12・I16は、互
いに等しく、かつ、やはりRの値とは無関係に I12=I16 =I0 ×{k×(a+b)−b}/(2×c+d) (3−7) となる。
1・2と同様に、コード化されて入力されるディジタル
データ信号に応じた出力開放電圧Vd Vd=k×I0 ×(a+b)×R (3−6) を発生し、D/A変換器105の出力抵抗105aを介
して抵抗121・122を流れる電流I12・I16は、互
いに等しく、かつ、やはりRの値とは無関係に I12=I16 =I0 ×{k×(a+b)−b}/(2×c+d) (3−7) となる。
【0055】したがって、PチャネルMOSトランジス
タ107には、I3 =I11−I12の電流が流れ、Pチャ
ネルMOSトランジスタ109(一方の第2の制御素
子)から同じ大きさの正の電流I14が可変出力電流とし
て出力される。
タ107には、I3 =I11−I12の電流が流れ、Pチャ
ネルMOSトランジスタ109(一方の第2の制御素
子)から同じ大きさの正の電流I14が可変出力電流とし
て出力される。
【0056】
I14=I13
=I11−I12
=I0 ×b−I0 ×{k×(a+b)−b}/(2×c+d)(3−8)
また、NチャネルMOSトランジスタ117には、I17
=I15+I16の電流が流れ、NチャネルMOSトランジ
スタ119(他方の第2の制御素子)から同じ大きさの
負の電流I18が可変出力電流として出力される。
=I15+I16の電流が流れ、NチャネルMOSトランジ
スタ119(他方の第2の制御素子)から同じ大きさの
負の電流I18が可変出力電流として出力される。
【0057】
I18=I17
=I15+I16
=I0 ×a+I0 ×{k×(a+b)−b}/(2×c+d)(3−9)
上記のように、定電流源101やD/A変換器105等
を共用の1組備えるだけで、入力されるディジタルデー
タ信号に応じた正および負の電流I14・I18を出力でき
るとともに、これらの電流の大きさは、実施の形態1・
2と同様に、Rの値、すなわち抵抗102等の抵抗値自
体には無関係であり、これらの抵抗値がばらついていた
としても、これらの比率によって定まる係数a,b,
c,dの精度、すなわち相対精度が高ければ、高精度な
正および負の可変出力電流を得ることができる。
を共用の1組備えるだけで、入力されるディジタルデー
タ信号に応じた正および負の電流I14・I18を出力でき
るとともに、これらの電流の大きさは、実施の形態1・
2と同様に、Rの値、すなわち抵抗102等の抵抗値自
体には無関係であり、これらの抵抗値がばらついていた
としても、これらの比率によって定まる係数a,b,
c,dの精度、すなわち相対精度が高ければ、高精度な
正および負の可変出力電流を得ることができる。
【0058】さらに、上記正と負の可変出力電流の大き
さの和は常に一定となる。すなわち、トータルの電流量
を変えずに流出電流と流入電流とのバランスだけを可変
することができるので、例えばチャージポンプ回路にお
ける充電電流と放電電流との電流バランスを制御するた
めなどに用いることができる。次に、上記可変電流装置
(図3)が適用される装置の例として、DVDなどの光
ディスク装置の再生信号処理において再生RF信号を2
値化してディジタル信号に変換するデータスライサに用
いられる例を説明する。
さの和は常に一定となる。すなわち、トータルの電流量
を変えずに流出電流と流入電流とのバランスだけを可変
することができるので、例えばチャージポンプ回路にお
ける充電電流と放電電流との電流バランスを制御するた
めなどに用いることができる。次に、上記可変電流装置
(図3)が適用される装置の例として、DVDなどの光
ディスク装置の再生信号処理において再生RF信号を2
値化してディジタル信号に変換するデータスライサに用
いられる例を説明する。
【0059】このデータスライサは、例えば図4に示す
ように構成されている。
ように構成されている。
【0060】同図において、コンパレータ501は、再
生RF信号を後述する閾値電圧と比較して2値化し、2
値化ディジタル信号を出力するものである。
生RF信号を後述する閾値電圧と比較して2値化し、2
値化ディジタル信号を出力するものである。
【0061】PLL回路502は、コンパレータ501
からの出力をPLL処理して抽出クロック信号を出力す
るものである。
からの出力をPLL処理して抽出クロック信号を出力す
るものである。
【0062】ジッタ検出回路503は、上記2値化ディ
ジタル信号に対する抽出クロック信号のジッタを検出し
てディジタルコード化し、そのジッタに応じたディジタ
ルデータ信号を出力するものである。
ジタル信号に対する抽出クロック信号のジッタを検出し
てディジタルコード化し、そのジッタに応じたディジタ
ルデータ信号を出力するものである。
【0063】D/A変換器504は、上記ディジタルデ
ータ信号をアナログ電圧信号に変換するものであり、図
3のD/A変換器105に対応するものである。
ータ信号をアナログ電圧信号に変換するものであり、図
3のD/A変換器105に対応するものである。
【0064】電流出力回路505は、所定の大きさの基
礎電流に上記アナログ電圧信号に応じた電流を加減算し
た正の可変電流(電流が流れ出す)および負の可変電流
(電流が流れ込む)を出力するものであり、図3のD/
A変換器105以外の部分に対応するもので、上記D/
A変換器504と電流出力回路505によって、図3に
対応する可変電流装置511が構成されている。なお、
可変電流装置511としては、上記に限らず、実施の形
態1・2の可変電流装置を組み合わせて構成してもよ
い。
礎電流に上記アナログ電圧信号に応じた電流を加減算し
た正の可変電流(電流が流れ出す)および負の可変電流
(電流が流れ込む)を出力するものであり、図3のD/
A変換器105以外の部分に対応するもので、上記D/
A変換器504と電流出力回路505によって、図3に
対応する可変電流装置511が構成されている。なお、
可変電流装置511としては、上記に限らず、実施の形
態1・2の可変電流装置を組み合わせて構成してもよ
い。
【0065】チャージポンプ回路506は、コンパレー
タ501から出力される2値化ディジタル信号に応じ
て、上記電流出力回路505からの正の可変電流、また
は負の可変電流を選択的に切り替えるようになってい
る。すなわち、2値化ディジタル信号の状態に応じて、
後述するコンデンサ507の充放電を切り替えるように
なっている。
タ501から出力される2値化ディジタル信号に応じ
て、上記電流出力回路505からの正の可変電流、また
は負の可変電流を選択的に切り替えるようになってい
る。すなわち、2値化ディジタル信号の状態に応じて、
後述するコンデンサ507の充放電を切り替えるように
なっている。
【0066】コンデンサ507は、上記チャージポンプ
回路506による充放電に応じた電圧を発生し、コンパ
レータ501に閾値電圧(リファレンス電圧)として帰
還入力するようになっている。
回路506による充放電に応じた電圧を発生し、コンパ
レータ501に閾値電圧(リファレンス電圧)として帰
還入力するようになっている。
【0067】上記のように構成されたデータスライサで
は、可変電流装置511は、前記のように入力されるデ
ィジタルデータ信号に応じて、高精度で、かつ、和が一
定となる大きさの充電電流および放電電流を出力し、チ
ャージポンプ回路506による充放電電流の電流バラン
スが自動調整される。それゆえ、ジッタ検出回路503
が抽出クロック信号のジッタに応じた適切なディジタル
データ信号を出力することにより、2値化ディジタル信
号に対する抽出クロック信号のジッタが最小になるよう
に、コンパレータ501における再生RF信号に対する
閾値が正確に制御される。上記のように、D/A変換器
105のハイレベルリファレンス電圧VREFHとして
抵抗102・103の抵抗値に比例した電圧を用いるな
どして、入力されたディジタルデータ信号に応じ、か
つ、上記抵抗値に比例する出力開放電圧を発生させると
ともに、その電圧を出力抵抗105aなどに流して可変
電流を得ることにより、各抵抗値自体に係らず、これら
の比に応じた高精度な可変電流を得ることができる。
は、可変電流装置511は、前記のように入力されるデ
ィジタルデータ信号に応じて、高精度で、かつ、和が一
定となる大きさの充電電流および放電電流を出力し、チ
ャージポンプ回路506による充放電電流の電流バラン
スが自動調整される。それゆえ、ジッタ検出回路503
が抽出クロック信号のジッタに応じた適切なディジタル
データ信号を出力することにより、2値化ディジタル信
号に対する抽出クロック信号のジッタが最小になるよう
に、コンパレータ501における再生RF信号に対する
閾値が正確に制御される。上記のように、D/A変換器
105のハイレベルリファレンス電圧VREFHとして
抵抗102・103の抵抗値に比例した電圧を用いるな
どして、入力されたディジタルデータ信号に応じ、か
つ、上記抵抗値に比例する出力開放電圧を発生させると
ともに、その電圧を出力抵抗105aなどに流して可変
電流を得ることにより、各抵抗値自体に係らず、これら
の比に応じた高精度な可変電流を得ることができる。
【0068】なお、上記各実施の形態1〜3の可変電流
装置では、オペアンプ108・118の−側入力には抵
抗102・103の接続点(B点)が接続され、この
(B点)の電圧Vbが抵抗106・116(C点、C’
点、C”点)に印加される基準電圧として用いられる例
を示したが、これに限らず、バッファ104の出力電圧
を分圧して上記基準電圧として用いるなどしてもよい。
装置では、オペアンプ108・118の−側入力には抵
抗102・103の接続点(B点)が接続され、この
(B点)の電圧Vbが抵抗106・116(C点、C’
点、C”点)に印加される基準電圧として用いられる例
を示したが、これに限らず、バッファ104の出力電圧
を分圧して上記基準電圧として用いるなどしてもよい。
【0069】また、入力抵抗が大きいD/A変換器を用
いる場合にはバッファ104は省略してもよい。
いる場合にはバッファ104は省略してもよい。
【0070】また、実施の形態1・2では、それぞれP
チャネルMOSトランジスタ107・109、またはN
チャネルMOSトランジスタ117・119を用いた例
を示したが、これに限らず、逆の型のトランジスタを用
いるとともにオペアンプ108・118の+−入力を逆
にするなどしてもよい。
チャネルMOSトランジスタ107・109、またはN
チャネルMOSトランジスタ117・119を用いた例
を示したが、これに限らず、逆の型のトランジスタを用
いるとともにオペアンプ108・118の+−入力を逆
にするなどしてもよい。
【0071】また、実施の形態1では正の可変電流、実
施の形態2では負の可変電流を出力する可変電流装置の
例を示したが、定電流源101などにマイナス電源を用
いれば、同様の構成で逆極性の電流を出力する可変電流
装置を構成することもできる。
施の形態2では負の可変電流を出力する可変電流装置の
例を示したが、定電流源101などにマイナス電源を用
いれば、同様の構成で逆極性の電流を出力する可変電流
装置を構成することもできる。
【0072】また、電圧Va・Vbなどは、上記のよう
にして得るものに限らず、所定の抵抗値に比例した電圧
であれば、高精度な可変電流を得ることができる。
にして得るものに限らず、所定の抵抗値に比例した電圧
であれば、高精度な可変電流を得ることができる。
【0073】また、D/A変換器105のローレベルリ
ファレンス電圧VREFLや抵抗106によってプルダ
ウンする電圧は、接地電圧に限らず、抵抗値Rなどに比
例した電圧であれば、同様に高精度な出力電流を得るこ
とができる。
ファレンス電圧VREFLや抵抗106によってプルダ
ウンする電圧は、接地電圧に限らず、抵抗値Rなどに比
例した電圧であれば、同様に高精度な出力電流を得るこ
とができる。
【0074】また、上記の例では、D/A変換器105
としてR−2Rラダー抵抗型D/A変換器を用いること
により、D/A出力をバッファしてさらに抵抗を挿入す
る必要などがない例を示したが、これに限らず、可変電
流装置を構成する他の抵抗との相対精度を高く保ち得る
一定の出力抵抗を有するD/A変換器を用いれば、高い
電流精度を得ることができる。具体的には、上記のよう
にバッファと挿入抵抗とを用いるなどしてもよいし、ま
た、例えばトランジスタの定電流特性を利用し、入力コ
ードに応じて並列に接続するトランジスタ数を変えるこ
とにより出力電流量を変化させる電流出力のD/A変換
器を用いるなどしてもよい。この場合でも、上記電流出
力のD/A変換器の出力電圧はオペアンプのバーチャル
ショートにより出力電流と無関係に一定に保たれてトラ
ンジスタの定電流ばらつきが抑制されるため、上記電流
出力のD/A変換器を単独で可変電流源とした場合より
も、より精度の高い出力電流を容易に得ることができ
る。
としてR−2Rラダー抵抗型D/A変換器を用いること
により、D/A出力をバッファしてさらに抵抗を挿入す
る必要などがない例を示したが、これに限らず、可変電
流装置を構成する他の抵抗との相対精度を高く保ち得る
一定の出力抵抗を有するD/A変換器を用いれば、高い
電流精度を得ることができる。具体的には、上記のよう
にバッファと挿入抵抗とを用いるなどしてもよいし、ま
た、例えばトランジスタの定電流特性を利用し、入力コ
ードに応じて並列に接続するトランジスタ数を変えるこ
とにより出力電流量を変化させる電流出力のD/A変換
器を用いるなどしてもよい。この場合でも、上記電流出
力のD/A変換器の出力電圧はオペアンプのバーチャル
ショートにより出力電流と無関係に一定に保たれてトラ
ンジスタの定電流ばらつきが抑制されるため、上記電流
出力のD/A変換器を単独で可変電流源とした場合より
も、より精度の高い出力電流を容易に得ることができ
る。
【0075】
【発明の効果】以上のように本発明によると、オペアン
プのリファレンス電源等に定電圧源を用いず、抵抗値の
ばらつきに比例する電圧源を用いることにより、可変電
流装置を構成する抵抗の抵抗値がばらついても、その相
対精度を高くすることによって、高精度な可変出力電流
を得ることができる。それゆえ、例えば回路全体をLS
Iに内蔵して、かつ、高精度化を図ることなどが可能に
なる。
プのリファレンス電源等に定電圧源を用いず、抵抗値の
ばらつきに比例する電圧源を用いることにより、可変電
流装置を構成する抵抗の抵抗値がばらついても、その相
対精度を高くすることによって、高精度な可変出力電流
を得ることができる。それゆえ、例えば回路全体をLS
Iに内蔵して、かつ、高精度化を図ることなどが可能に
なる。
【図1】本発明の実施の形態1に係る可変電流装置の構
成を示す回路図である。
成を示す回路図である。
【図2】本発明の実施の形態2に係る可変電流装置の構
成を示す回路図である。
成を示す回路図である。
【図3】本発明の実施の形態3に係る可変電流装置の構
成を示す回路図である。
成を示す回路図である。
【図4】本発明の実施の形態3に係る可変電流装置を用
いたデータスライサの構成を示すブロック図である。
いたデータスライサの構成を示すブロック図である。
【図5】従来の可変電流装置の構成を示す回路図であ
る。
る。
101 定電流源
102 抵抗
103 抵抗
104 バッファ
105 D/A変換器
105a 出力抵抗
106 抵抗
107 PチャネルMOSトランジスタ
108 オペアンプ
109 PチャネルMOSトランジスタ
116 抵抗
117 NチャネルMOSトランジスタ
118 オペアンプ
119 NチャネルMOSトランジスタ
121 抵抗
122 抵抗
501 コンパレータ
502 PLL回路
503 ジッタ検出回路
504 D/A変換器
505 電流出力回路
506 チャージポンプ回路
507 コンデンサ
511 可変電流装置
フロントページの続き
(56)参考文献 特開 平4−135324(JP,A)
特開 平11−73769(JP,A)
特開 昭63−266928(JP,A)
特開 平7−106965(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H03M 1/00 - 1/88
Claims (12)
- 【請求項1】所定の第1の抵抗値の出力抵抗を有し、入
力されたディジタルデータ信号に応じ、かつ、所定の第
2の抵抗値に比例した出力開放電圧を発生するD/A変
換手段と、 所定の第3の抵抗値を有し、一端が上記D/A変換手段
の出力に接続され、他端が接地電圧または所定の第4の
抵抗値に比例した電圧の第1の電源に接続される抵抗
と、 一端が上記D/A変換手段の出力に接続され、他端が所
定の電圧の第2の電源に接続され、上記一端と上記他端
との間に流れる電流を制御して、上記一端の電圧を所定
の第5の抵抗値に比例した電圧に保つ第1の制御素子
と、 上記第1の制御素子の上記一端と上記他端との間に流れ
る電流をミラーリングして出力する第2の制御素子と、 を備え、入力されたディジタルデータ信号に応じた大き
さの電流を出力するように構成されたことを特徴とする
可変電流装置。 - 【請求項2】請求項1の可変電流装置であって、 上記第1の電源の電圧は、上記接地電圧であるととも
に、 上記第2の電源の電圧は、正の電圧に設定され、 上記制御素子の上記一端における上記第5の抵抗値に比
例した電圧は、上記接地電圧と上記第2の電源の電圧と
の間の電圧に設定されることにより、 上記第2の制御素子は、入力されたディジタルデータ信
号に応じた大きさの正の電流を出力するように構成され
ていることを特徴とする可変電流装置。 - 【請求項3】請求項1の可変電流装置であって、 上記第1の電源の電圧は、上記第4の抵抗値に比例した
電圧であるとともに、 上記第2の電源の電圧は、上記第1の電源の電圧よりも
低い電圧に設定され、 上記制御素子の上記一端における上記第5の抵抗値に比
例した電圧は、上記第1の電源の電圧と上記第2の電源
の電圧との間の電圧に設定されることにより、 上記第2の制御素子は、入力されたディジタルデータ信
号に応じた大きさの負の電流を出力するように構成され
ていることを特徴とする可変電流装置。 - 【請求項4】請求項1の可変電流装置であって、 上記D/A変換手段は、それぞれ所定の第6の抵抗値を
有して出力電流を分割する2つの分割抵抗を介した第1
の出力および第2の出力を有し、 上記第3の抵抗値を有する上記抵抗、上記第1の制御素
子、および上記第2の制御素子は2組設けられるととも
に、 一方の上記第3の抵抗値を有する上記抵抗の上記他端が
接続される上記第1の電源の電圧は上記接地電圧であ
り、 一方の上記第1の制御素子の上記他端に接続される上記
第2の電源の電圧は、正の電圧に設定され、 上記一方の第1の制御素子の上記一端における上記第5
の抵抗値に比例した電圧は、上記接地電圧と上記第2の
電源の電圧との間の電圧に設定されることにより、 一方の上記第2の制御素子は、入力されたディジタルデ
ータ信号に応じた大きさの正の電流を出力する一方、 他方の上記第3の抵抗値を有する上記抵抗の上記他端が
接続される上記第1の電源の電圧は、上記第4の抵抗値
に比例した電圧であり、 他方の上記第1の制御素子の上記他端に接続される上記
第2の電源の電圧は、上記第1の電源の電圧よりも低い
電圧に設定され、 上記他方の第1の制御素子の上記一端における上記第5
の抵抗値に比例した電圧は、上記第1の電源の電圧と上
記第2の電源の電圧との間の電圧に設定されることによ
り、 他方の上記第2の制御素子は、入力されたディジタルデ
ータ信号に応じた大きさの負の電流を出力するように構
成されていることを特徴とする可変電流装置。 - 【請求項5】請求項1の可変電流装置であって、 上記D/A変換手段は、上記第2の抵抗値を有する抵抗
に所定の定電流を流して得られる電圧をリファレンス電
圧として用いることにより、上記出力開放電圧が上記第
2の抵抗値に比例するように構成されていることを特徴
とする可変電流装置。 - 【請求項6】請求項1の可変電流装置であって、 さらに、上記第1の制御素子の上記一端の電圧と、上記
第5の抵抗値を有する抵抗に所定の定電流を流して得ら
れる電圧とに応じて、上記一端の電圧を上記第5の抵抗
値に比例した電圧に保つように上記制御素子を制御する
制御素子制御手段を備えたことを特徴とする可変電流装
置。 - 【請求項7】請求項3または請求項4の可変電流装置で
あって、 上記第4の抵抗値に比例した電圧の上記第1の電源は、
上記第4の抵抗値を有する抵抗に所定の定電流を流して
得られる電圧をバッファ手段を介して出力することによ
り、上記第4の抵抗値に比例した電圧を出力するように
構成されていることを特徴とする可変電流装置。 - 【請求項8】複数の抵抗が直列に接続され、上記複数の
抵抗に所定の定電流を流すことにより、上記複数の抵抗
における互いに異なる抵抗の一端に生じる第1の電圧お
よび第2の電圧を出力する電圧出力手段と、 上記第1の電圧をバッファするバッファ手段と、 所定の抵抗値の出力抵抗を有し、上記バッファ手段から
の出力をハイレベルリファレンス電圧とし、接地電圧を
ロウレベルリファレンス電圧として、入力されたディジ
タルデータ信号に応じた出力開放電圧を発生するD/A
変換手段と、 一端が上記D/A変換手段の出力に接続され、上記D/
A変換手段の出力を接地電圧へプルダウンするプルダウ
ン抵抗と、 上記プルダウン抵抗の上記一端をプルアップする第1の
制御素子と、 上記プルダウン抵抗の上記一端の電圧が上記電圧出力手
段の上記第2の電圧と等しくなるように、上記第1の制
御素子に流れる電流を制御する制御素子制御手段と、 上記第1の制御素子に流れる電流をミラーリングして出
力する第2の制御素子と、 を備え、入力されたディジタルデータ信号に応じた大き
さの正の電流を出力するように構成されたことを特徴と
する可変電流装置。 - 【請求項9】複数の抵抗が直列に接続され、上記複数の
抵抗に所定の定電流を流すことにより、上記複数の抵抗
における互いに異なる抵抗の一端に生じる第1の電圧お
よび第2の電圧を出力する電圧出力手段と、 上記第1の電圧をバッファするバッファ手段と、 所定の抵抗値の出力抵抗を有し、上記バッファ手段から
の出力をハイレベルリファレンス電圧とし、接地電圧を
ロウレベルリファレンス電圧として、入力されたディジ
タルデータ信号に応じた出力開放電圧を発生するD/A
変換手段と、 一端が上記D/A変換手段の出力に接続され、上記D/
A変換手段の出力を上記バッファ手段の出力電圧へプル
アップするプルアップ抵抗と、 上記プルアップ抵抗の上記一端をプルダウンする第1の
制御素子と、 上記プルアップ抵抗の上記一端の電圧が上記電圧出力手
段の上記第2の電圧と等しくなるように、上記第1の制
御素子に流れる電流を制御する制御素子制御手段と、 上記第1の制御素子に流れる電流をミラーリングして出
力する第2の制御素子と、 を備え、入力されたディジタルデータ信号に応じた大き
さの負の電流を出力するように構成されたことを特徴と
する可変電流装置。 - 【請求項10】複数の抵抗が直列に接続され、上記複数
の抵抗に所定の定電流を流すことにより、上記複数の抵
抗における互いに異なる抵抗の一端に生じる第1の電圧
および第2の電圧を出力する電圧出力手段と、 上記第1の電圧をバッファするバッファ手段と、 所定の抵抗値の出力抵抗を有し、上記バッファ手段から
の出力をハイレベルリファレンス電圧とし、接地電圧を
ロウレベルリファレンス電圧として、入力されたディジ
タルデータ信号に応じた出力開放電圧を発生するD/A
変換手段と、 それぞれ、一端が上記D/A変換手段の出力に接続さ
れ、上記D/A変換手段から出力される電流を分割する
2つの分割抵抗と、 一端が一方の上記分割抵抗の他端に接続され、上記一方
の分割抵抗の上記他端を接地電圧へプルダウンするプル
ダウン抵抗と、 上記プルダウン抵抗の上記一端をプルアップする第1の
制御素子と、 上記プルダウン抵抗の上記一端の電圧が上記電圧出力手
段の上記第2の電圧と等しくなるように、上記第1の制
御素子に流れる電流を制御する第1の制御素子制御手段
と、 上記第1の制御素子に流れる電流をミラーリングして出
力する第2の制御素子と、 一端が他方の上記分割抵抗の他端に接続され、上記他方
の分割抵抗の上記他端を上記バッファ手段の出力電圧へ
プルアップするプルアップ抵抗と、 上記プルアップ抵抗の上記一端をプルダウンする第3の
制御素子と、 上記プルアップ抵抗の上記一端の電圧が上記電圧出力手
段の上記第2の電圧と等しくなるように、上記第3の制
御素子に流れる電流を制御する第2の制御素子制御手段
と、 上記第3の制御素子に流れる電流をミラーリングして出
力する第4の制御素子と、 を備え、入力されたディジタルデータ信号に応じた大き
さの正および負の電流を出力するように構成されたこと
を特徴とする可変電流装置。 - 【請求項11】請求項1ないし請求項10の可変電流装
置であって、 上記D/A変換手段は、R−2Rラダー抵抗型D/A変
換器を含むことを特徴とする可変電流装置。 - 【請求項12】請求項1ないし請求項10の可変電流装
置における上記D/A変換手段に代えて、入力されたデ
ィジタルデータ信号に応じて、並列に接続されるトラン
ジスタの数を変化させることにより、入力されたディジ
タルデータ信号に応じた大きさの電流を出力する電流出
力型のD/A変換器を含むことを特徴とする可変電流装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000400049A JP3530487B2 (ja) | 2000-12-28 | 2000-12-28 | 可変電流装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000400049A JP3530487B2 (ja) | 2000-12-28 | 2000-12-28 | 可変電流装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002204164A JP2002204164A (ja) | 2002-07-19 |
JP3530487B2 true JP3530487B2 (ja) | 2004-05-24 |
Family
ID=18864716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000400049A Expired - Fee Related JP3530487B2 (ja) | 2000-12-28 | 2000-12-28 | 可変電流装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3530487B2 (ja) |
-
2000
- 2000-12-28 JP JP2000400049A patent/JP3530487B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002204164A (ja) | 2002-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7078943B2 (en) | Series terminated CMOS output driver with impedance calibration | |
US6337647B1 (en) | Digital-analog current converter | |
JPH05243867A (ja) | 比較器 | |
KR100431256B1 (ko) | 디지털/아날로그 변환기 | |
JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
JPH03201818A (ja) | 比較回路 | |
JPH07507905A (ja) | BiCMOS論理回路 | |
US5218364A (en) | D/a converter with variable biasing resistor | |
JP3803505B2 (ja) | 電圧発生回路及びd/a変換回路 | |
JP3636232B2 (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
JP3530487B2 (ja) | 可変電流装置 | |
US6278322B1 (en) | Transconductance amplifier and automatic gain control device using it | |
JPH08307167A (ja) | 補償オフセット電圧を必要としない電圧コンパレータ | |
JP7414578B2 (ja) | オーディオ回路 | |
CN113454562B (zh) | 用于二进制加权分压器的补偿 | |
US6160435A (en) | Integrator input circuit | |
KR101939147B1 (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
JPS58194425A (ja) | D/a変換回路 | |
US6563374B1 (en) | Positive and negative current feedback to vary offset in variable-offset amplifier circuits | |
US8035434B2 (en) | Simplified bias circuitry for differential buffer stage with symmetric loads | |
JP3855810B2 (ja) | 差動増幅回路 | |
JPS5923625A (ja) | 信号処理回路 | |
JP3904339B2 (ja) | クロック信号供給回路 | |
WO2000074239A1 (en) | A level converter provided with slew-rate controlling means | |
JPH0250523A (ja) | A/d変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |