JP3530487B2 - 可変電流装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力されたディジ
タル信号に応じた電流を出力する可変電流装置に関する
ものである。この可変電流装置は、例えばＤＶＤなどの
光ディスク装置の再生ＲＦ信号を２値化してディジタル
信号に変換するデータスライサや、ＰＬＬ回路等におい
て、チャージポンプ回路のチャージポンプ電流を制御す
るためなどに用いられる。

【０００２】

【従来の技術】従来の可変電流装置は、例えば図５に示
すような構成を有している。同図において、Ｄ／Ａ変換
器６０１は、入力されたディジタルデータ信号に応じた
電圧を出力するものである。上記Ｄ／Ａ変換器６０１
は、入力されたディジタルデータ信号に応じてパルス幅
変調された信号を出力するＰＷＭ回路６０１ａと、上記
パルス幅変調された信号を平滑化するローパスフィルタ
として作用する抵抗６０１ｂおよびコンデンサ６０１ｃ
とから構成されている。

【０００３】また、抵抗６０２は、Ｄ／Ａ変換器６０１
の出力電圧を電流に変換する抵抗である。

【０００４】抵抗６０３は、変換された電流に電流加算
される一定の基礎電流を生成する抵抗である。

【０００５】ＰチャネルＭＯＳトランジスタ６０４は、
上記抵抗６０２・６０３の接続点（Ｐ点）の電圧をプル
アップするためのものである。

【０００６】定電圧源６０５は、上記基礎電流を決定す
るための定電圧を発生するものである。

【０００７】オペアンプ６０６は、上記定電圧と抵抗６
０３の一端（Ｐ点）の電圧とが等しくなるように、Ｐチ
ャネルＭＯＳトランジスタ６０４のゲート電圧を制御す
るものである。

【０００８】ＰチャネルＭＯＳトランジスタ６０７は、
上記ＰチャネルＭＯＳトランジスタ６０４に流れる電流
をミラーリングして出力するためのものである。

【０００９】上記のように構成された可変電流装置で
は、次のようにして可変電流が出力される。まず、オペ
アンプ６０６では、＋−の各入力端子のバーチャルショ
ートにより、定電圧源６０５と同じ電圧が抵抗６０３の
一端（Ｐ点）に印加されるように、ＰチャネルＭＯＳト
ランジスタ６０４のゲート電圧が制御される。これによ
って、抵抗６０３には、定電圧源６０５の電圧を抵抗６
０３の抵抗値で割った大きさの一定の電流が流れる。

【００１０】一方、Ｄ／Ａ変換器６０１のＰＷＭ回路６
０１ａでは、コード化されたディジタルデータ信号が入
力されると、例えば周期が一定でデューティ比が入力コ
ードに応じて変化するパルス信号が出力される。このパ
ルス信号は、抵抗６０１ｂとコンデンサ６０１ｃとから
構成されるローパスフィルタにより、上記デューティ比
に応じた、すなわち入力コードに応じた電圧に変換さ
れ、抵抗６０２の一端（Ｑ点）に印加される。

【００１１】そこで、抵抗６０２には（Ｐ点）と（Ｑ
点）との電圧の差に応じた（入力コードに応じた）可変
電流が流れ、ＰチャネルＭＯＳトランジスタ６０４のソ
ース−ドレイン間には、上記可変電流と、前記抵抗６０
３に流れる一定の基礎電流とが電流減算された減算電流
が流れる。また、ＰチャネルＭＯＳトランジスタ６０４
・６０７はゲート同士が接続されているため、Ｐチャネ
ルＭＯＳトランジスタ６０７からは、ＰチャネルＭＯＳ
トランジスタ６０４に流れる上記加算電流と同じ大きさ
の可変出力電流が出力される。

【００１２】

【発明が解決しようとする課題】しかしながら、上記従
来の可変電流装置では、可変出力電流の精度は抵抗６０
１ｂ・６０２・６０３の精度に左右され、これらの抵抗
値がばらつくと可変出力電流の精度を確保することがで
きない。このため、回路全体をＬＳＩに搭載しようとす
ると、ＬＳＩ内蔵の抵抗のばらつきが大きくなりがちで
あるため、高精度な可変電流装置を得ることが困難であ
る。一方、高精度化を図るためには、上記各抵抗として
高精度な抵抗をＬＳＩの外部に外付けする必要があり、
製造工程の複雑化や装置の大型化を招くという問題点を
有していた。

【００１３】上記の問題点に鑑み、本発明は、抵抗のば
らつきの影響を受けることなく、高い精度の可変出力電
流を得ることができ、それゆえ、回路全体をＬＳＩに内
蔵して、かつ、高精度化を図ることも可能にすることを
課題とする。

【００１４】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の発明が講じた解決手段は、可変電流装
置であって、所定の第１の抵抗値の出力抵抗を有し、入
力されたディジタルデータ信号に応じ、かつ、所定の第
２の抵抗値に比例した出力開放電圧を発生するＤ／Ａ変
換手段と、所定の第３の抵抗値を有し、一端が上記Ｄ／
Ａ変換手段の出力に接続され、他端が接地電圧または所
定の第４の抵抗値に比例した電圧の第１の電源に接続さ
れる抵抗と、一端が上記Ｄ／Ａ変換手段の出力に接続さ
れ、他端が所定の電圧の第２の電源に接続され、上記一
端と上記他端との間に流れる電流を制御して、上記一端
の電圧を所定の第５の抵抗値に比例した電圧に保つ第１
の制御素子と、上記第１の制御素子の上記一端と上記他
端との間に流れる電流をミラーリングして出力する第２
の制御素子と、を備え、入力されたディジタルデータ信
号に応じた大きさの電流を出力するように構成されたこ
とを特徴とする。

【００１５】上記の構成によれば、上記各抵抗値がばら
ついていたとしても、これらの比が一定であれば、入力
されたディジタルデータ信号に応じた高精度な可変電流
を出力させることができる。すなわち、上記第３の抵抗
値を有する抵抗の一端には、第１の制御素子によって第
５の抵抗値に比例した電圧が印加され、他端には、接地
電圧または所定の第４の抵抗値に比例した電圧が印加さ
れるので、上記抵抗には、第３〜第５の抵抗値（上記他
端が接地電圧の場合には第３・第５の抵抗値）の比が一
定であれば、これらの抵抗値自体には係らず、その比に
応じた一定の電流が流れる。また、Ｄ／Ａ変換手段の出
力開放電圧は、入力されたディジタルデータ信号に応
じ、かつ、第２の抵抗値に比例するため、Ｄ／Ａ変換手
段の出力抵抗に印加される電圧は、上記出力開放電圧
と、前記第５の抵抗値に比例した電圧との差の電圧とな
り、上記出力抵抗に流れる電流の大きさは、出力抵抗の
抵抗値（第１の抵抗値）および第２・第５の抵抗値の比
が一定であれば、これらの抵抗値自体には係らず、その
比に応じた大きさとなる。そして、第１の制御素子およ
び第２の制御素子には、第３の抵抗値を有する抵抗に流
れる電流とＤ／Ａ変換手段の出力抵抗に流れる電流とを
加算または減算した電流が流れるので、第２の制御素子
から出力される可変出力電流の大きさは、やはり、上記
各抵抗値自体には係らず、これらの比および入力された
ディジタルデータ信号に応じたものとなる。それゆえ、
上記各抵抗値がばらついたとしても、これらの比を一定
に保つことにより、高精度な可変電流を出力させること
ができる。また、請求項２の発明は、請求項１の可変電
流装置であって、上記第１の電源の電圧は、上記接地電
圧であるとともに、上記第２の電源の電圧は、正の電圧
に設定され、上記制御素子の上記一端における上記第５
の抵抗値に比例した電圧は、上記接地電圧と上記第２の
電源の電圧との間の電圧に設定されることにより、上記
第２の制御素子は、入力されたディジタルデータ信号に
応じた大きさの正の電流を出力するように構成されてい
ることを特徴とする。

【００１６】これにより、第１の制御素子には、第２の
電源から第１の電源の方向の電流が流れるので、第２の
制御素子から、高精度な正の可変電流を出力させること
ができる。また、請求項３の発明は、請求項１の可変電
流装置であって、上記第１の電源の電圧は、上記第４の
抵抗値に比例した電圧であるとともに、上記第２の電源
の電圧は、上記第１の電源の電圧よりも低い電圧に設定
され、上記制御素子の上記一端における上記第５の抵抗
値に比例した電圧は、上記第１の電源の電圧と上記第２
の電源の電圧との間の電圧に設定されることにより、上
記第２の制御素子は、入力されたディジタルデータ信号
に応じた大きさの負の電流を出力するように構成されて
いることを特徴とする。

【００１７】これにより、第１の制御素子には、第１の
電源から第２の電源の方向の電流が流れるので、第２の
制御素子から、高精度な負の可変電流を出力させること
ができる。また、請求項４の発明は、請求項１の可変電
流装置であって、上記Ｄ／Ａ変換手段は、それぞれ所定
の第６の抵抗値を有して出力電流を分割する２つの分割
抵抗を介した第１の出力および第２の出力を有し、上記
第３の抵抗値を有する上記抵抗、上記第１の制御素子、
および上記第２の制御素子は２組設けられるとともに、
一方の上記第３の抵抗値を有する上記抵抗の上記他端が
接続される上記第１の電源の電圧は上記接地電圧であ
り、一方の上記第１の制御素子の上記他端に接続される
上記第２の電源の電圧は、正の電圧に設定され、上記一
方の第１の制御素子の上記一端における上記第５の抵抗
値に比例した電圧は、上記接地電圧と上記第２の電源の
電圧との間の電圧に設定されることにより、一方の上記
第２の制御素子は、入力されたディジタルデータ信号に
応じた大きさの正の電流を出力する一方、他方の上記第
３の抵抗値を有する上記抵抗の上記他端が接続される上
記第１の電源の電圧は、上記第４の抵抗値に比例した電
圧であり、他方の上記第１の制御素子の上記他端に接続
される上記第２の電源の電圧は、上記第１の電源の電圧
よりも低い電圧に設定され、上記他方の第１の制御素子
の上記一端における上記第５の抵抗値に比例した電圧
は、上記第１の電源の電圧と上記第２の電源の電圧との
間の電圧に設定されることにより、他方の上記第２の制
御素子は、入力されたディジタルデータ信号に応じた大
きさの負の電流を出力するように構成されていることを
特徴とする。

【００１８】これにより、一方の第１の制御素子には、
第２の電源から第１の電源の方向の電流が流れる一方、
他方の第１の制御素子には、第１の電源から第２の電源
の方向の電流が流れるので、一方の第２の制御素子か
ら、高精度な正の可変電流を出力させるとともに、他方
の第２の制御素子から、高精度な負の可変電流を出力さ
せることができる。また、上記各第２の制御素子から出
力される可変電流が逆極性であるとともに、上記２つの
分割抵抗に流れる電流は同極性であるため、出力される
２つの可変電流の大きさの和は一定となり、可変電流の
大きさのバランスだけを可変にすることができる。ま
た、請求項５の発明は、請求項１の可変電流装置であっ
て、上記Ｄ／Ａ変換手段は、上記第２の抵抗値を有する
抵抗に所定の定電流を流して得られる電圧をリファレン
ス電圧として用いることにより、上記出力開放電圧が上
記第２の抵抗値に比例するように構成されていることを
特徴とする。

【００１９】これにより、Ｄ／Ａ変換手段の出力開放電
圧を容易に第２の抵抗値に比例させることができる。ま
た、請求項６の発明は、請求項１の可変電流装置であっ
て、さらに、上記第１の制御素子の上記一端の電圧と、
上記第５の抵抗値を有する抵抗に所定の定電流を流して
得られる電圧とに応じて、上記一端の電圧を上記第５の
抵抗値に比例した電圧に保つように上記制御素子を制御
する制御素子制御手段を備えたことを特徴とする。

【００２０】これにより、上記第１の制御素子の上記一
端の電圧を第５の抵抗値に比例した電圧に保つことが容
易にできる。また、請求項７の発明は、請求項３または
請求項４の可変電流装置であって、上記第４の抵抗値に
比例した電圧の上記第１の電源は、上記第４の抵抗値を
有する抵抗に所定の定電流を流して得られる電圧をバッ
ファ手段を介して出力することにより、上記第４の抵抗
値に比例した電圧を出力するように構成されていること
を特徴とする。

【００２１】これにより、上記第１の電源の電圧を第４
の抵抗値に比例した電圧にすることが容易にできる。ま
た、請求項８の発明が講じた解決手段は、可変電流装置
であって、複数の抵抗が直列に接続され、上記複数の抵
抗に所定の定電流を流すことにより、上記複数の抵抗に
おける互いに異なる抵抗の一端に生じる第１の電圧およ
び第２の電圧を出力する電圧出力手段と、上記第１の電
圧をバッファするバッファ手段と、所定の抵抗値の出力
抵抗を有し、上記バッファ手段からの出力をハイレベル
リファレンス電圧とし、接地電圧をロウレベルリファレ
ンス電圧として、入力されたディジタルデータ信号に応
じた出力開放電圧を発生するＤ／Ａ変換手段と、一端が
上記Ｄ／Ａ変換手段の出力に接続され、上記Ｄ／Ａ変換
手段の出力を接地電圧へプルダウンするプルダウン抵抗
と、上記プルダウン抵抗の上記一端をプルアップする第
１の制御素子と、上記プルダウン抵抗の上記一端の電圧
が上記電圧出力手段の上記第２の電圧と等しくなるよう
に、上記第１の制御素子に流れる電流を制御する制御素
子制御手段と、上記第１の制御素子に流れる電流をミラ
ーリングして出力する第２の制御素子と、を備え、入力
されたディジタルデータ信号に応じた大きさの正の電流
を出力するように構成されたことを特徴とする。

【００２２】これにより、上記第１の電圧、および第２
の電圧は、上記複数の抵抗の抵抗値に比例したものとな
る。そこで、上記複数の抵抗の抵抗値とプルダウン抵抗
の抵抗値との比が一定であれば、プルダウン抵抗に流れ
る電流は、これらの抵抗値自体には係らず、その比に応
じた一定の大きさとなる。また、Ｄ／Ａ変換手段の出力
開放電圧は、入力されたディジタルデータ信号と、ハイ
レベルリファレンス電圧である上記第１の電圧とによっ
て定まり、この出力開放電圧も上記複数の抵抗の抵抗値
に比例したものとなる。そこで、上記複数の抵抗の抵抗
値とＤ／Ａ変換手段の出力抵抗の抵抗値との比が一定で
あれば、これらの抵抗値自体には係らず、出力抵抗に流
れる電流の大きさは入力されたディジタルデータ信号に
応じた大きさとなる。そして、第１の制御素子には、プ
ルダウン抵抗に流れる電流とＤ／Ａ変換手段の出力抵抗
に流れる電流との差の電流が第１の制御素子からプルダ
ウン抵抗の方向に流れるので、第２の制御素子から出力
される可変出力電流は、正の電流で、その大きさは、や
はり、上記各抵抗値自体に係らず、これらの比および入
力されたディジタルデータ信号に応じたものとなる。そ
れゆえ、上記各抵抗値がばらついたとしても、これらの
比を一定に保つことにより、高精度な正の可変電流を出
力させることができる。また、請求項９の発明が講じた
解決手段は、可変電流装置であって、複数の抵抗が直列
に接続され、上記複数の抵抗に所定の定電流を流すこと
により、上記複数の抵抗における互いに異なる抵抗の一
端に生じる第１の電圧および第２の電圧を出力する電圧
出力手段と、上記第１の電圧をバッファするバッファ手
段と、所定の抵抗値の出力抵抗を有し、上記バッファ手
段からの出力をハイレベルリファレンス電圧とし、接地
電圧をロウレベルリファレンス電圧として、入力された
ディジタルデータ信号に応じた出力開放電圧を発生する
Ｄ／Ａ変換手段と、一端が上記Ｄ／Ａ変換手段の出力に
接続され、上記Ｄ／Ａ変換手段の出力を上記バッファ手
段の出力電圧へプルアップするプルアップ抵抗と、上記
プルアップ抵抗の上記一端をプルダウンする第１の制御
素子と、上記プルアップ抵抗の上記一端の電圧が上記電
圧出力手段の上記第２の電圧と等しくなるように、上記
第１の制御素子に流れる電流を制御する制御素子制御手
段と、上記第１の制御素子に流れる電流をミラーリング
して出力する第２の制御素子と、を備え、入力されたデ
ィジタルデータ信号に応じた大きさの負の電流を出力す
るように構成されたことを特徴とする。

【００２３】これにより、上記第１の電圧、および第２
の電圧は、上記複数の抵抗の抵抗値に比例したものとな
る。そこで、上記複数の抵抗の抵抗値とプルアップ抵抗
の抵抗値との比が一定であれば、プルアップ抵抗に流れ
る電流は、これらの抵抗値自体には係らず、その比に応
じた一定の大きさとなる。また、Ｄ／Ａ変換手段の出力
開放電圧は、入力されたディジタルデータ信号と、ハイ
レベルリファレンス電圧である上記第１の電圧とによっ
て定まり、この出力開放電圧も上記複数の抵抗の抵抗値
に比例したものとなる。そこで、上記複数の抵抗の抵抗
値とＤ／Ａ変換手段の出力抵抗の抵抗値との比が一定で
あれば、これらの抵抗値自体には係らず、出力抵抗に流
れる電流の大きさは入力されたディジタルデータ信号に
応じた大きさとなる。そして、第１の制御素子には、プ
ルダウン抵抗に流れる電流とＤ／Ａ変換手段の出力抵抗
に流れる電流との加算電流がプルアップ抵抗から第１の
制御素子の方向に流れるので、第２の制御素子から出力
される可変出力電流は、負の電流で、その大きさは、や
はり、上記各抵抗値自体に係らず、これらの比および入
力されたディジタルデータ信号に応じたものとなる。そ
れゆえ、上記各抵抗値がばらついたとしても、これらの
比を一定に保つことにより、高精度な負の可変電流を出
力させることができる。また、請求項１０の発明が講じ
た解決手段は、可変電流装置であって、複数の抵抗が直
列に接続され、上記複数の抵抗に所定の定電流を流すこ
とにより、上記複数の抵抗における互いに異なる抵抗の
一端に生じる第１の電圧および第２の電圧を出力する電
圧出力手段と、上記第１の電圧をバッファするバッファ
手段と、所定の抵抗値の出力抵抗を有し、上記バッファ
手段からの出力をハイレベルリファレンス電圧とし、接
地電圧をロウレベルリファレンス電圧として、入力され
たディジタルデータ信号に応じた出力開放電圧を発生す
るＤ／Ａ変換手段と、それぞれ、一端が上記Ｄ／Ａ変換
手段の出力に接続され、上記Ｄ／Ａ変換手段から出力さ
れる電流を分割する２つの分割抵抗と、一端が一方の上
記分割抵抗の他端に接続され、上記一方の分割抵抗の上
記他端を接地電圧へプルダウンするプルダウン抵抗と、
上記プルダウン抵抗の上記一端をプルアップする第１の
制御素子と、上記プルダウン抵抗の上記一端の電圧が上
記電圧出力手段の上記第２の電圧と等しくなるように、
上記第１の制御素子に流れる電流を制御する第１の制御
素子制御手段と、上記第１の制御素子に流れる電流をミ
ラーリングして出力する第２の制御素子と、一端が他方
の上記分割抵抗の他端に接続され、上記他方の分割抵抗
の上記他端を上記バッファ手段の出力電圧へプルアップ
するプルアップ抵抗と、上記プルアップ抵抗の上記一端
をプルダウンする第３の制御素子と、上記プルアップ抵
抗の上記一端の電圧が上記電圧出力手段の上記第２の電
圧と等しくなるように、上記第３の制御素子に流れる電
流を制御する第２の制御素子制御手段と、上記第３の制
御素子に流れる電流をミラーリングして出力する第４の
制御素子と、を備え、入力されたディジタルデータ信号
に応じた大きさの正および負の電流を出力するように構
成されたことを特徴とする。これにより、上記請求項８
および請求項９の発明と同様の作用により、第２の制御
素子、および第４の制御素子から出力される可変出力電
流は、正または負の電流で、その大きさは、上記各抵抗
値自体に係らず、これらの比および入力されたディジタ
ルデータ信号に応じたものとなる。すなわち、上記各抵
抗値がばらついたとしても、これらの比を一定に保つこ
とにより、高精度な正および負の可変電流を出力させる
ことができる。また、第２の制御素子と第４の制御素子
から出力される可変電流が逆極性であるとともに、上記
２つの分割抵抗に流れる電流は同極性であるため、出力
される２つの可変電流の大きさの和は一定となり、可変
電流の大きさのバランスだけを可変にすることができ
る。また、請求項１１の発明は、請求項１ないし請求項
１０のの可変電流装置であって、上記Ｄ／Ａ変換手段
は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換器を含むことを特
徴とする。

【００２４】この種のＤ／Ａ変換器は、出力電圧に係ら
ず、Ｄ／Ａ変換器を構成する抵抗の抵抗値に応じて定ま
る一定の出力抵抗を有しているため、前記のような高精
度な可変電流を出力させ得る可変電流装置を容易に構成
することができる。また、請求項１２の発明は、請求項
１ないし請求項１０のの可変電流装置であって、上記Ｄ
／Ａ変換手段は、入力されたディジタルデータ信号に応
じて、並列に接続されるトランジスタの数を変化させる
ことにより、入力されたディジタルデータ信号に応じた
大きさの電流を出力する電流出力型のＤ／Ａ変換器を含
むことを特徴とする。

【００２５】このようなＤ／Ａ変換器を用いることによ
っても、一定の出力抵抗を有するＤ／Ａ変換手段を構成
して、高精度な可変電流を出力させ得る可変電流装置を
構成することが容易にできる。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。

【００２７】（実施の形態１）本発明の実施の形態１と
して、正の可変電流を出力する（電流を流し出す）可変
電流装置について説明する。

【００２８】図１は本発明の実施の形態１に係る可変電
流装置の構成を示す回路図である。

【００２９】同図に示すように、可変電流装置には、所
定の一定の基準電流（Ｉ0 ）を流す定電流源１０１と、
上記定電流源１０１に直列に接続された抵抗１０２・１
０３が設けられ、上記抵抗１０２・１０３に上記基準電
流（Ｉ0 ）が流れることによって、所定の一定の電圧が
発生するようになっている。すなわち、抵抗１０２・１
０３の抵抗値をそれぞれａ×Ｒ、ｂ×Ｒ（Ｒは所定の抵
抗値、ａ，ｂは所定の定数）とすると、定電流源１０１
と抵抗１０２との接続点（Ａ点）の電圧Ｖａは抵抗１０
２・１０３の合成抵抗値（第２の抵抗値）に比例するＩ
0 ×（ａ＋ｂ）×Ｒとなり、抵抗１０２・１０３の接続
点（Ｂ点）の電圧Ｖｂは抵抗１０３の抵抗値（第５の抵
抗値）に比例するＩ0 ×ｂ×Ｒとなる。

【００３０】上記（Ａ点）の電圧Ｖａは、バッファ１０
４を介して、Ｄ／Ａ変換器１０５に出力されるようにな
っている。

【００３１】Ｄ／Ａ変換器１０５は、上記バッファ１０
４から出力された電圧Ｖａをハイレベルリファレンス電
圧ＶＲＥＦＨ、接地電圧（０（Ｖ））をローレベルリフ
ァレンス電圧ＶＲＥＦＬとして、入力されるディジタル
データ信号に応じ、かつ、上記ハイレベルリファレンス
電圧に比例する出力開放電圧（負荷抵抗が無限大のとき
に出力される電圧）を発生するようになっている。この
Ｄ／Ａ変換器１０５としては、出力開放電圧に係らず一
定の出力抵抗１０５ａ（例えば所定の定数をｃとしてｃ
×Ｒ：第１の抵抗値）を有するもの、具体的には、例え
ばＲ−２Ｒラダー抵抗型Ｄ／Ａ変換器が用いられてい
る。

【００３２】上記Ｄ／Ａ変換器１０５の出力側（Ｃ点）
には、この（Ｃ点）の電圧を接地電圧（第１の電源の電
圧）にプルダウンする抵抗値がＲ（第３の抵抗値）の抵
抗１０６と、同（Ｃ点）の電圧を所定の電圧（第２の電
源の電圧）にプルアップするＰチャネルＭＯＳトランジ
スタ１０７（第１の制御素子）と、ＰチャネルＭＯＳト
ランジスタ１０７のゲート電圧を制御するオペアンプ１
０８（制御素子制御手段）の＋側入力が接続されてい
る。上記オペアンプ１０８の−側入力には、前記抵抗１
０２・１０３の接続点（Ｂ点）が接続され、（Ｃ点）の
電圧Ｖｃが（Ｂ点）と同じ電圧Ｖｂになるように（バー
チャルショートさせるように）、ＰチャネルＭＯＳトラ
ンジスタ１０７のゲート電圧が制御されるようになって
いる。

【００３３】また、ＰチャネルＭＯＳトランジスタ１０
７のゲートにはＰチャネルＭＯＳトランジスタ１０９
（第２の制御素子）のゲートが接続され、ＰチャネルＭ
ＯＳトランジスタ１０７に流れる電流をミラーリングし
て出力するようになっている。

【００３４】次に、上記のように構成された可変電流装
置の動作を説明する。

【００３５】定電流源１０１からの一定の基準電流Ｉ0
が抵抗１０２・１０３に流れることにより、上記のよう
に、（Ａ点）の電圧Ｖａは Ｖａ＝Ｉ0 ×（ａ＋ｂ）×Ｒ （１−１） となり、（Ｂ点）の電圧Ｖｂは Ｖｂ＝Ｉ0 ×ｂ×Ｒ （１−２） となる。

【００３６】また、上記のようにオペアンプ１０８のバ
ーチャルショートにより、（Ｃ点）の電圧Ｖｃは Ｖｃ＝Ｖｂ （１−３） となる。

【００３７】そこで、抵抗１０６に流れる電流Ｉ1 は、
Ｒの値とは無関係に Ｉ1 ＝Ｖｃ／Ｒ ＝Ｖｂ／Ｒ ＝Ｉ0 ×ｂ×Ｒ／Ｒ ＝Ｉ0 ×ｂ （１−４） となる。

【００３８】一方、Ｄ／Ａ変換器１０５は、前記のよう
にハイレベルリファレンス電圧またはローレベルリファ
レンス電圧として入力されるＶａ、０（Ｖ）の間で、コ
ード化されて入力されるディジタルデータ信号に応じた
出力開放電圧Ｖｄ Ｖｄ＝ｋ×Ｉ0 ×（ａ＋ｂ）×Ｒ （１−５） （ｋは入力コードに応じた０から１までの値をとる数
値）を発生する。ただし、Ｄ／Ａ変換器１０５は、抵抗
値がｃ×Ｒの出力抵抗１０５ａを有しているため、上記
電圧Ｖｄは、仮想的に、一端が出力端子に接続された出
力抵抗１０５ａの他端（Ｄ点）の電圧と考えることがで
きる。そこで、出力抵抗１０５ａの両端には、上記出力
電圧Ｖｄと（Ｃ点）の電圧Ｖｃ（＝Ｖｂ）との差の電圧 Ｖｄ−Ｖｃ ＝Ｖｄ−Ｖｂ ＝ｋ×Ｉ0 ×（ａ＋ｂ）×Ｒ−Ｉ0 ×ｂ×Ｒ ＝Ｉ0 ×｛ｋ×（ａ＋ｂ）−ｂ｝×Ｒ （１−６） が印加される。それゆえ、１０５ａに流れる電流Ｉ2
は、やはりＲの値とは無関係に Ｉ2 ＝Ｉ0 ×｛ｋ×（ａ＋ｂ）−ｂ｝／ｃ （１−７） となる。

【００３９】したがって、ＰチャネルＭＯＳトランジス
タ１０７には、Ｉ3 ＝Ｉ1 −Ｉ2 （抵抗１０６に流れる
電流から出力抵抗１０５ａに流れる電流を減算した大き
さ）の電流が流れる。また、ＰチャネルＭＯＳトランジ
スタ１０９のゲート電圧は、ＰチャネルＭＯＳトランジ
スタ１０７のゲート電圧と同じであるため、Ｐチャネル
ＭＯＳトランジスタ１０９にはＰチャネルＭＯＳトラン
ジスタ１０７に流れる電流Ｉ3 がミラーされ、同じ大き
さの電流Ｉ4 が可変出力電流として取り出される。

【００４０】 Ｉ4 ＝Ｉ3 ＝Ｉ1 −Ｉ2 ＝Ｉ0 ×ｂ−Ｉ0 ×｛ｋ×（ａ＋ｂ）−ｂ｝／ｃ （１−８） ここで、上記（１−８）の第１項が一定の電流（基礎電
流）で、第２項が可変成分の電流である。

【００４１】上記のように、可変電流装置から出力され
る可変出力電流Ｉ4 は、ディジタルデータ信号として入
力される入力コードに応じてｋの値が大きくなるほど小
さくなる正の可変電流となる。しかも、この可変出力電
流Ｉ4 の大きさは、Ｒの値、すなわち抵抗１０２・１０
３・１０６、および出力抵抗１０５ａの抵抗値自体には
無関係であり、これらの比率によって定まる係数ａ，
ｂ，ｃと、入力コードに応じた係数ｋ、および基準電流
Ｉ0 の大きさのみによって決定される。したがって、上
記各抵抗の抵抗値がばらついていたとしても、これらの
相対精度が高ければ、高精度な可変出力電流を得ること
ができる。それゆえ、例えば可変電流装置をＬＳＩによ
って構成する場合、上記各抵抗としてＬＳＩの内蔵抵抗
を用いたとしても、これらの内蔵抵抗の相対精度を１％
以下程度に収めることは容易にできるため、高精度な可
変電流装置を構成することができ、外付け部品を全く用
いることなく可変電流装置の回路全体をＬＳＩに内蔵す
ることも容易にできる。

【００４２】また、上記のようにＤ／Ａ変換器１０５と
してＲ−２Ｒラダー抵抗型Ｄ／Ａ変換器が用いられる場
合、この種のＤ／Ａ変換器は一定の出力抵抗を有してい
るため、特に別途出力抵抗を設ける必要がなく、Ｄ／Ａ
変換器を構成する抵抗をＬＳＩに内蔵するなどしても可
変電流装置を構成する他の抵抗との相対精度を高くする
ことによって、高精度な可変出力電流を得ることができ
る。 （実施の形態２）本発明の実施の形態２として、負の可
変電流を出力する（電流が引き込まれる）可変電流装置
について説明する。なお、以下の実施の形態において、
前記実施の形態１等と同様の機能を有する構成要素につ
いては同一の符号を付して説明を省略する。

【００４３】図２は本発明の実施の形態２に係る可変電
流装置の構成を示す回路図である。

【００４４】この可変電流装置は、実施の形態１の可変
電流装置と比べ、ソースが電源に接続されたＰチャネル
ＭＯＳトランジスタ１０７・１０９に代えて、ドレイン
が接地されて（Ｃ点）の電圧をプルダウンするＮチャネ
ルＭＯＳトランジスタ１１７・１１９（第１・第２の制
御素子）が用いられている点、オペアンプ１０８に代え
て、ＮチャネルＭＯＳトランジスタ１１７・１１９のゲ
ート電圧を制御するオペアンプ１１８（制御素子制御手
段）が設けられている点、および一端が接地された抵抗
１０６に代えて、一端がバッファ１０４の出力に接続さ
れて（Ｃ点）の電圧をプルアップする抵抗１１６（第３
の抵抗値の抵抗）が設けられている点が異なる。

【００４５】このように構成されていることにより、実
施の形態１と同様に、定電流源１０１と抵抗１０２との
接続点（Ａ点）の電圧Ｖａ、抵抗１０２・１０３の接続
点（Ｂ点）の電圧Ｖｂ、およびＤ／Ａ変換器１０５の出
力側（Ｃ点）の電圧Ｖｃは、それぞれ、 Ｖａ＝Ｉ0 ×（ａ＋ｂ）×Ｒ （２−１） Ｖｂ＝Ｉ0 ×ｂ×Ｒ （２−２） Ｖｃ＝Ｖｂ （２−３） となる。

【００４６】一方、抵抗１１６は、実施の形態１とは異
なり、上記のように一端がバッファ１０４の出力に接続
されて上記電圧Ｖａ（第４の抵抗値に比例した第１の電
源の電圧）にプルアップされているので、抵抗１１６に
流れる電流Ｉ5 は、Ｒの値とは無関係に Ｉ5 ＝（Ｖａ−Ｖｃ）／Ｒ ＝（Ｖａ−Ｖｂ）／Ｒ ＝Ｉ0 ×ａ×Ｒ／Ｒ ＝Ｉ0 ×ａ （２−４） となる。

【００４７】また、Ｄ／Ａ変換器１０５も、実施の形態
１と同様に、コード化されて入力されるディジタルデー
タ信号に応じた出力開放電圧Ｖｄ Ｖｄ＝ｋ×Ｉ0 ×（ａ＋ｂ）×Ｒ （２−５） を発生し、Ｄ／Ａ変換器１０５の出力抵抗１０５ａの両
端には、上記出力開放電圧Ｖｄと（Ｃ点）の電圧Ｖｃ
（＝Ｖｂ）との差の電圧 Ｖｄ−Ｖｃ ＝Ｖｄ−Ｖｂ ＝ｋ×Ｉ0 ×（ａ＋ｂ）×Ｒ−Ｉ0 ×ｂ×Ｒ ＝Ｉ0 ×｛ｋ×（ａ＋ｂ）−ｂ｝×Ｒ （２−６） が印加される。それゆえ、１０５ａに流れる電流Ｉ6
は、やはりＲの値とは無関係に Ｉ6 ＝Ｉ0 ×｛ｋ×（ａ＋ｂ）−ｂ｝／ｃ （２−７） となる。

【００４８】したがって、ＮチャネルＭＯＳトランジス
タ１１７には、Ｉ7 ＝Ｉ5 ＋Ｉ6 （抵抗１１６に流れる
電流と出力抵抗１０５ａに流れる電流とを加算した大き
さ）の電流が流れる。また、ＮチャネルＭＯＳトランジ
スタ１１９のゲート電圧は、ＮチャネルＭＯＳトランジ
スタ１１７のゲート電圧と同じであるため、Ｎチャネル
ＭＯＳトランジスタ１１９にはＮチャネルＭＯＳトラン
ジスタ１１７に流れる電流Ｉ7 がミラーされ、同じ大き
さの電流Ｉ8 が可変出力電流として出力される。ただ
し、この出力電流は、実施の形態１と異なり負の電流、
すなわち引き込まれる電流である。

【００４９】 Ｉ8 ＝Ｉ7 ＝Ｉ5 ＋Ｉ6 ＝Ｉ0 ×ａ＋Ｉ0 ×｛ｋ×（ａ＋ｂ）−ｂ｝／ｃ （２−８） 上記のように、可変電流装置から出力される可変出力電
流Ｉ8 は、ディジタルデータ信号として入力される入力
コードに応じてｋの値が大きくなるほど大きくなる負の
可変電流となる。しかも、この可変出力電流Ｉ8 の大き
さは、実施の形態１と同様に、Ｒの値、すなわち抵抗１
０２・１０３・１１６、および出力抵抗１０５ａの抵抗
値自体には無関係であり、これらの比率によって定まる
係数ａ，ｂ，ｃと、入力コードに応じた係数ｋ、および
基準電流Ｉ0 の大きさのみによって決定され、上記各抵
抗の抵抗値がばらついていたとしても、これらの相対精
度が高ければ、高精度な可変出力電流を得ることができ
る。 （実施の形態３）本発明の実施の形態３として、正およ
び負の可変電流を出力する可変電流装置について説明す
る。

【００５０】図３は本発明の実施の形態３に係る可変電
流装置の構成を示す回路図である。

【００５１】この可変電流装置は、概ね、前記実施の形
態１の可変電流装置と実施の形態２の可変電流装置とを
組み合わせたものである。ただし、定電流源１０１やバ
ッファ１０４、Ｄ／Ａ変換器１０５等は、正の可変電流
出力用と負の可変電流出力用とで兼用されている。ま
た、Ｄ／Ａ変換器１０５の出力は、抵抗１０６（一方の
第３の抵抗値を有する抵抗）とＰチャネルＭＯＳトラン
ジスタ１０７（一方の第１の制御素子）とオペアンプ１
０８との接続点（Ｃ’点）、または抵抗１１６（他方の
第３の抵抗値を有する抵抗）とＮチャネルＭＯＳトラン
ジスタ１１７（他方の第１の制御素子）とオペアンプ１
１８との接続点（Ｃ”点）には、直接は接続されず、抵
抗値がそれぞれｄ×Ｒ（第６の抵抗値）の抵抗１２１お
よび抵抗１２２を介して、電流が分配されるように接続
されている。（なお、上記抵抗１２１・１２２は、便宜
上、Ｄ／Ａ変換器１０５の出力に接続されているとして
説明しているが、これらの抵抗はＤ／Ａ変換器１０５に
含まれていると考えても同じであり、この場合、Ｄ／Ａ
変換器１０５は出力抵抗が（２×ｃ＋ｄ）×Ｒの２つの
出力を有していると考えることができる。） このように構成されていることにより、実施の形態１・
２と同様に、定電流源１０１と抵抗１０２との接続点
（Ａ点）の電圧Ｖａ、および抵抗１０２・１０３の接続
点（Ｂ点）の電圧Ｖｂは、それぞれ、 Ｖａ＝Ｉ0 ×（ａ＋ｂ）×Ｒ （３−１） Ｖｂ＝Ｉ0 ×ｂ×Ｒ （３−２） となる。

【００５２】また、抵抗１０６とＰチャネルＭＯＳトラ
ンジスタ１０７とオペアンプ１０８との接続点（Ｃ’
点）の電圧Ｖｃ’、および抵抗１１６とＮチャネルＭＯ
Ｓトランジスタ１１７とオペアンプ１１８との接続点
（Ｃ”点）の電圧Ｖｃ”は、オペアンプ１０８・１１８
のバーチャルショートにより、 Ｖｃ’＝Ｖｃ”＝Ｖｂ （３−３） となる。

【００５３】そこで、抵抗１０６に流れる電流Ｉ11は、
実施の形態１と同様に、 Ｉ11＝Ｖｃ’／Ｒ ＝Ｖｂ／Ｒ ＝Ｉ0 ×ｂ×Ｒ／Ｒ ＝Ｉ0 ×ｂ （３−４） となり、抵抗１１６に流れる電流Ｉ15は、実施の形態２
と同様に、 Ｉ15＝（Ｖａ−Ｖｃ”）／Ｒ ＝（Ｖａ−Ｖｂ）／Ｒ ＝Ｉ0 ×ａ×Ｒ／Ｒ ＝Ｉ0 ×ａ （３−５） となる。すなわち、やはりいずれもＲの値とは無関係な
大きさとなる。

【００５４】一方、Ｄ／Ａ変換器１０５も、実施の形態
１・２と同様に、コード化されて入力されるディジタル
データ信号に応じた出力開放電圧Ｖｄ Ｖｄ＝ｋ×Ｉ0 ×（ａ＋ｂ）×Ｒ （３−６） を発生し、Ｄ／Ａ変換器１０５の出力抵抗１０５ａを介
して抵抗１２１・１２２を流れる電流Ｉ12・Ｉ16は、互
いに等しく、かつ、やはりＲの値とは無関係に Ｉ12＝Ｉ16 ＝Ｉ0 ×｛ｋ×（ａ＋ｂ）−ｂ｝／（２×ｃ＋ｄ） （３−７） となる。

【００５５】したがって、ＰチャネルＭＯＳトランジス
タ１０７には、Ｉ3 ＝Ｉ11−Ｉ12の電流が流れ、Ｐチャ
ネルＭＯＳトランジスタ１０９（一方の第２の制御素
子）から同じ大きさの正の電流Ｉ14が可変出力電流とし
て出力される。

【００５６】 Ｉ14＝Ｉ13 ＝Ｉ11−Ｉ12 ＝Ｉ0 ×ｂ−Ｉ0 ×｛ｋ×（ａ＋ｂ）−ｂ｝／（２×ｃ＋ｄ）（３−８） また、ＮチャネルＭＯＳトランジスタ１１７には、Ｉ17
＝Ｉ15＋Ｉ16の電流が流れ、ＮチャネルＭＯＳトランジ
スタ１１９（他方の第２の制御素子）から同じ大きさの
負の電流Ｉ18が可変出力電流として出力される。

【００５７】 Ｉ18＝Ｉ17 ＝Ｉ15＋Ｉ16 ＝Ｉ0 ×ａ＋Ｉ0 ×｛ｋ×（ａ＋ｂ）−ｂ｝／（２×ｃ＋ｄ）（３−９） 上記のように、定電流源１０１やＤ／Ａ変換器１０５等
を共用の１組備えるだけで、入力されるディジタルデー
タ信号に応じた正および負の電流Ｉ14・Ｉ18を出力でき
るとともに、これらの電流の大きさは、実施の形態１・
２と同様に、Ｒの値、すなわち抵抗１０２等の抵抗値自
体には無関係であり、これらの抵抗値がばらついていた
としても、これらの比率によって定まる係数ａ，ｂ，
ｃ，ｄの精度、すなわち相対精度が高ければ、高精度な
正および負の可変出力電流を得ることができる。

【００５８】さらに、上記正と負の可変出力電流の大き
さの和は常に一定となる。すなわち、トータルの電流量
を変えずに流出電流と流入電流とのバランスだけを可変
することができるので、例えばチャージポンプ回路にお
ける充電電流と放電電流との電流バランスを制御するた
めなどに用いることができる。次に、上記可変電流装置
（図３）が適用される装置の例として、ＤＶＤなどの光
ディスク装置の再生信号処理において再生ＲＦ信号を２
値化してディジタル信号に変換するデータスライサに用
いられる例を説明する。

【００５９】このデータスライサは、例えば図４に示す
ように構成されている。

【００６０】同図において、コンパレータ５０１は、再
生ＲＦ信号を後述する閾値電圧と比較して２値化し、２
値化ディジタル信号を出力するものである。

【００６１】ＰＬＬ回路５０２は、コンパレータ５０１
からの出力をＰＬＬ処理して抽出クロック信号を出力す
るものである。

【００６２】ジッタ検出回路５０３は、上記２値化ディ
ジタル信号に対する抽出クロック信号のジッタを検出し
てディジタルコード化し、そのジッタに応じたディジタ
ルデータ信号を出力するものである。

【００６３】Ｄ／Ａ変換器５０４は、上記ディジタルデ
ータ信号をアナログ電圧信号に変換するものであり、図
３のＤ／Ａ変換器１０５に対応するものである。

【００６４】電流出力回路５０５は、所定の大きさの基
礎電流に上記アナログ電圧信号に応じた電流を加減算し
た正の可変電流（電流が流れ出す）および負の可変電流
（電流が流れ込む）を出力するものであり、図３のＤ／
Ａ変換器１０５以外の部分に対応するもので、上記Ｄ／
Ａ変換器５０４と電流出力回路５０５によって、図３に
対応する可変電流装置５１１が構成されている。なお、
可変電流装置５１１としては、上記に限らず、実施の形
態１・２の可変電流装置を組み合わせて構成してもよ
い。

【００６５】チャージポンプ回路５０６は、コンパレー
タ５０１から出力される２値化ディジタル信号に応じ
て、上記電流出力回路５０５からの正の可変電流、また
は負の可変電流を選択的に切り替えるようになってい
る。すなわち、２値化ディジタル信号の状態に応じて、
後述するコンデンサ５０７の充放電を切り替えるように
なっている。

【００６６】コンデンサ５０７は、上記チャージポンプ
回路５０６による充放電に応じた電圧を発生し、コンパ
レータ５０１に閾値電圧（リファレンス電圧）として帰
還入力するようになっている。

【００６７】上記のように構成されたデータスライサで
は、可変電流装置５１１は、前記のように入力されるデ
ィジタルデータ信号に応じて、高精度で、かつ、和が一
定となる大きさの充電電流および放電電流を出力し、チ
ャージポンプ回路５０６による充放電電流の電流バラン
スが自動調整される。それゆえ、ジッタ検出回路５０３
が抽出クロック信号のジッタに応じた適切なディジタル
データ信号を出力することにより、２値化ディジタル信
号に対する抽出クロック信号のジッタが最小になるよう
に、コンパレータ５０１における再生ＲＦ信号に対する
閾値が正確に制御される。上記のように、Ｄ／Ａ変換器
１０５のハイレベルリファレンス電圧ＶＲＥＦＨとして
抵抗１０２・１０３の抵抗値に比例した電圧を用いるな
どして、入力されたディジタルデータ信号に応じ、か
つ、上記抵抗値に比例する出力開放電圧を発生させると
ともに、その電圧を出力抵抗１０５ａなどに流して可変
電流を得ることにより、各抵抗値自体に係らず、これら
の比に応じた高精度な可変電流を得ることができる。

【００６８】なお、上記各実施の形態１〜３の可変電流
装置では、オペアンプ１０８・１１８の−側入力には抵
抗１０２・１０３の接続点（Ｂ点）が接続され、この
（Ｂ点）の電圧Ｖｂが抵抗１０６・１１６（Ｃ点、Ｃ’
点、Ｃ”点）に印加される基準電圧として用いられる例
を示したが、これに限らず、バッファ１０４の出力電圧
を分圧して上記基準電圧として用いるなどしてもよい。

【００６９】また、入力抵抗が大きいＤ／Ａ変換器を用
いる場合にはバッファ１０４は省略してもよい。

【００７０】また、実施の形態１・２では、それぞれＰ
チャネルＭＯＳトランジスタ１０７・１０９、またはＮ
チャネルＭＯＳトランジスタ１１７・１１９を用いた例
を示したが、これに限らず、逆の型のトランジスタを用
いるとともにオペアンプ１０８・１１８の＋−入力を逆
にするなどしてもよい。

【００７１】また、実施の形態１では正の可変電流、実
施の形態２では負の可変電流を出力する可変電流装置の
例を示したが、定電流源１０１などにマイナス電源を用
いれば、同様の構成で逆極性の電流を出力する可変電流
装置を構成することもできる。

【００７２】また、電圧Ｖａ・Ｖｂなどは、上記のよう
にして得るものに限らず、所定の抵抗値に比例した電圧
であれば、高精度な可変電流を得ることができる。

【００７３】また、Ｄ／Ａ変換器１０５のローレベルリ
ファレンス電圧ＶＲＥＦＬや抵抗１０６によってプルダ
ウンする電圧は、接地電圧に限らず、抵抗値Ｒなどに比
例した電圧であれば、同様に高精度な出力電流を得るこ
とができる。

【００７４】また、上記の例では、Ｄ／Ａ変換器１０５
としてＲ−２Ｒラダー抵抗型Ｄ／Ａ変換器を用いること
により、Ｄ／Ａ出力をバッファしてさらに抵抗を挿入す
る必要などがない例を示したが、これに限らず、可変電
流装置を構成する他の抵抗との相対精度を高く保ち得る
一定の出力抵抗を有するＤ／Ａ変換器を用いれば、高い
電流精度を得ることができる。具体的には、上記のよう
にバッファと挿入抵抗とを用いるなどしてもよいし、ま
た、例えばトランジスタの定電流特性を利用し、入力コ
ードに応じて並列に接続するトランジスタ数を変えるこ
とにより出力電流量を変化させる電流出力のＤ／Ａ変換
器を用いるなどしてもよい。この場合でも、上記電流出
力のＤ／Ａ変換器の出力電圧はオペアンプのバーチャル
ショートにより出力電流と無関係に一定に保たれてトラ
ンジスタの定電流ばらつきが抑制されるため、上記電流
出力のＤ／Ａ変換器を単独で可変電流源とした場合より
も、より精度の高い出力電流を容易に得ることができ
る。

【００７５】

【発明の効果】以上のように本発明によると、オペアン
プのリファレンス電源等に定電圧源を用いず、抵抗値の
ばらつきに比例する電圧源を用いることにより、可変電
流装置を構成する抵抗の抵抗値がばらついても、その相
対精度を高くすることによって、高精度な可変出力電流
を得ることができる。それゆえ、例えば回路全体をＬＳ
Ｉに内蔵して、かつ、高精度化を図ることなどが可能に
なる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る可変電流装置の構
成を示す回路図である。

【図２】本発明の実施の形態２に係る可変電流装置の構
成を示す回路図である。

【図３】本発明の実施の形態３に係る可変電流装置の構
成を示す回路図である。

【図４】本発明の実施の形態３に係る可変電流装置を用
いたデータスライサの構成を示すブロック図である。

【図５】従来の可変電流装置の構成を示す回路図であ
る。

【符号の説明】

１０１ 定電流源 １０２ 抵抗 １０３ 抵抗 １０４ バッファ １０５ Ｄ／Ａ変換器 １０５ａ 出力抵抗 １０６ 抵抗 １０７ ＰチャネルＭＯＳトランジスタ １０８ オペアンプ １０９ ＰチャネルＭＯＳトランジスタ １１６ 抵抗 １１７ ＮチャネルＭＯＳトランジスタ １１８ オペアンプ １１９ ＮチャネルＭＯＳトランジスタ １２１ 抵抗 １２２ 抵抗 ５０１ コンパレータ ５０２ ＰＬＬ回路 ５０３ ジッタ検出回路 ５０４ Ｄ／Ａ変換器 ５０５ 電流出力回路 ５０６ チャージポンプ回路 ５０７ コンデンサ ５１１ 可変電流装置

フロントページの続き (56)参考文献 特開 平４−135324（ＪＰ，Ａ) 特開 平11−73769（ＪＰ，Ａ) 特開 昭63−266928（ＪＰ，Ａ) 特開 平７−106965（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 1/00 - 1/88

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】所定の第１の抵抗値の出力抵抗を有し、入
   力されたディジタルデータ信号に応じ、かつ、所定の第
   ２の抵抗値に比例した出力開放電圧を発生するＤ／Ａ変
   換手段と、 所定の第３の抵抗値を有し、一端が上記Ｄ／Ａ変換手段
   の出力に接続され、他端が接地電圧または所定の第４の
   抵抗値に比例した電圧の第１の電源に接続される抵抗
   と、 一端が上記Ｄ／Ａ変換手段の出力に接続され、他端が所
   定の電圧の第２の電源に接続され、上記一端と上記他端
   との間に流れる電流を制御して、上記一端の電圧を所定
   の第５の抵抗値に比例した電圧に保つ第１の制御素子
   と、 上記第１の制御素子の上記一端と上記他端との間に流れ
   る電流をミラーリングして出力する第２の制御素子と、 を備え、入力されたディジタルデータ信号に応じた大き
   さの電流を出力するように構成されたことを特徴とする
   可変電流装置。
2. 【請求項２】請求項１の可変電流装置であって、 上記第１の電源の電圧は、上記接地電圧であるととも
   に、 上記第２の電源の電圧は、正の電圧に設定され、 上記制御素子の上記一端における上記第５の抵抗値に比
   例した電圧は、上記接地電圧と上記第２の電源の電圧と
   の間の電圧に設定されることにより、 上記第２の制御素子は、入力されたディジタルデータ信
   号に応じた大きさの正の電流を出力するように構成され
   ていることを特徴とする可変電流装置。
3. 【請求項３】請求項１の可変電流装置であって、 上記第１の電源の電圧は、上記第４の抵抗値に比例した
   電圧であるとともに、 上記第２の電源の電圧は、上記第１の電源の電圧よりも
   低い電圧に設定され、 上記制御素子の上記一端における上記第５の抵抗値に比
   例した電圧は、上記第１の電源の電圧と上記第２の電源
   の電圧との間の電圧に設定されることにより、 上記第２の制御素子は、入力されたディジタルデータ信
   号に応じた大きさの負の電流を出力するように構成され
   ていることを特徴とする可変電流装置。
4. 【請求項４】請求項１の可変電流装置であって、 上記Ｄ／Ａ変換手段は、それぞれ所定の第６の抵抗値を
   有して出力電流を分割する２つの分割抵抗を介した第１
   の出力および第２の出力を有し、 上記第３の抵抗値を有する上記抵抗、上記第１の制御素
   子、および上記第２の制御素子は２組設けられるととも
   に、 一方の上記第３の抵抗値を有する上記抵抗の上記他端が
   接続される上記第１の電源の電圧は上記接地電圧であ
   り、 一方の上記第１の制御素子の上記他端に接続される上記
   第２の電源の電圧は、正の電圧に設定され、 上記一方の第１の制御素子の上記一端における上記第５
   の抵抗値に比例した電圧は、上記接地電圧と上記第２の
   電源の電圧との間の電圧に設定されることにより、 一方の上記第２の制御素子は、入力されたディジタルデ
   ータ信号に応じた大きさの正の電流を出力する一方、 他方の上記第３の抵抗値を有する上記抵抗の上記他端が
   接続される上記第１の電源の電圧は、上記第４の抵抗値
   に比例した電圧であり、 他方の上記第１の制御素子の上記他端に接続される上記
   第２の電源の電圧は、上記第１の電源の電圧よりも低い
   電圧に設定され、 上記他方の第１の制御素子の上記一端における上記第５
   の抵抗値に比例した電圧は、上記第１の電源の電圧と上
   記第２の電源の電圧との間の電圧に設定されることによ
   り、 他方の上記第２の制御素子は、入力されたディジタルデ
   ータ信号に応じた大きさの負の電流を出力するように構
   成されていることを特徴とする可変電流装置。
5. 【請求項５】請求項１の可変電流装置であって、 上記Ｄ／Ａ変換手段は、上記第２の抵抗値を有する抵抗
   に所定の定電流を流して得られる電圧をリファレンス電
   圧として用いることにより、上記出力開放電圧が上記第
   ２の抵抗値に比例するように構成されていることを特徴
   とする可変電流装置。
6. 【請求項６】請求項１の可変電流装置であって、 さらに、上記第１の制御素子の上記一端の電圧と、上記
   第５の抵抗値を有する抵抗に所定の定電流を流して得ら
   れる電圧とに応じて、上記一端の電圧を上記第５の抵抗
   値に比例した電圧に保つように上記制御素子を制御する
   制御素子制御手段を備えたことを特徴とする可変電流装
   置。
7. 【請求項７】請求項３または請求項４の可変電流装置で
   あって、 上記第４の抵抗値に比例した電圧の上記第１の電源は、
   上記第４の抵抗値を有する抵抗に所定の定電流を流して
   得られる電圧をバッファ手段を介して出力することによ
   り、上記第４の抵抗値に比例した電圧を出力するように
   構成されていることを特徴とする可変電流装置。
8. 【請求項８】複数の抵抗が直列に接続され、上記複数の
   抵抗に所定の定電流を流すことにより、上記複数の抵抗
   における互いに異なる抵抗の一端に生じる第１の電圧お
   よび第２の電圧を出力する電圧出力手段と、 上記第１の電圧をバッファするバッファ手段と、 所定の抵抗値の出力抵抗を有し、上記バッファ手段から
   の出力をハイレベルリファレンス電圧とし、接地電圧を
   ロウレベルリファレンス電圧として、入力されたディジ
   タルデータ信号に応じた出力開放電圧を発生するＤ／Ａ
   変換手段と、 一端が上記Ｄ／Ａ変換手段の出力に接続され、上記Ｄ／
   Ａ変換手段の出力を接地電圧へプルダウンするプルダウ
   ン抵抗と、 上記プルダウン抵抗の上記一端をプルアップする第１の
   制御素子と、 上記プルダウン抵抗の上記一端の電圧が上記電圧出力手
   段の上記第２の電圧と等しくなるように、上記第１の制
   御素子に流れる電流を制御する制御素子制御手段と、 上記第１の制御素子に流れる電流をミラーリングして出
   力する第２の制御素子と、 を備え、入力されたディジタルデータ信号に応じた大き
   さの正の電流を出力するように構成されたことを特徴と
   する可変電流装置。
9. 【請求項９】複数の抵抗が直列に接続され、上記複数の
   抵抗に所定の定電流を流すことにより、上記複数の抵抗
   における互いに異なる抵抗の一端に生じる第１の電圧お
   よび第２の電圧を出力する電圧出力手段と、 上記第１の電圧をバッファするバッファ手段と、 所定の抵抗値の出力抵抗を有し、上記バッファ手段から
   の出力をハイレベルリファレンス電圧とし、接地電圧を
   ロウレベルリファレンス電圧として、入力されたディジ
   タルデータ信号に応じた出力開放電圧を発生するＤ／Ａ
   変換手段と、 一端が上記Ｄ／Ａ変換手段の出力に接続され、上記Ｄ／
   Ａ変換手段の出力を上記バッファ手段の出力電圧へプル
   アップするプルアップ抵抗と、 上記プルアップ抵抗の上記一端をプルダウンする第１の
   制御素子と、 上記プルアップ抵抗の上記一端の電圧が上記電圧出力手
   段の上記第２の電圧と等しくなるように、上記第１の制
   御素子に流れる電流を制御する制御素子制御手段と、 上記第１の制御素子に流れる電流をミラーリングして出
   力する第２の制御素子と、 を備え、入力されたディジタルデータ信号に応じた大き
   さの負の電流を出力するように構成されたことを特徴と
   する可変電流装置。
10. 【請求項１０】複数の抵抗が直列に接続され、上記複数
    の抵抗に所定の定電流を流すことにより、上記複数の抵
    抗における互いに異なる抵抗の一端に生じる第１の電圧
    および第２の電圧を出力する電圧出力手段と、 上記第１の電圧をバッファするバッファ手段と、 所定の抵抗値の出力抵抗を有し、上記バッファ手段から
    の出力をハイレベルリファレンス電圧とし、接地電圧を
    ロウレベルリファレンス電圧として、入力されたディジ
    タルデータ信号に応じた出力開放電圧を発生するＤ／Ａ
    変換手段と、 それぞれ、一端が上記Ｄ／Ａ変換手段の出力に接続さ
    れ、上記Ｄ／Ａ変換手段から出力される電流を分割する
    ２つの分割抵抗と、 一端が一方の上記分割抵抗の他端に接続され、上記一方
    の分割抵抗の上記他端を接地電圧へプルダウンするプル
    ダウン抵抗と、 上記プルダウン抵抗の上記一端をプルアップする第１の
    制御素子と、 上記プルダウン抵抗の上記一端の電圧が上記電圧出力手
    段の上記第２の電圧と等しくなるように、上記第１の制
    御素子に流れる電流を制御する第１の制御素子制御手段
    と、 上記第１の制御素子に流れる電流をミラーリングして出
    力する第２の制御素子と、 一端が他方の上記分割抵抗の他端に接続され、上記他方
    の分割抵抗の上記他端を上記バッファ手段の出力電圧へ
    プルアップするプルアップ抵抗と、 上記プルアップ抵抗の上記一端をプルダウンする第３の
    制御素子と、 上記プルアップ抵抗の上記一端の電圧が上記電圧出力手
    段の上記第２の電圧と等しくなるように、上記第３の制
    御素子に流れる電流を制御する第２の制御素子制御手段
    と、 上記第３の制御素子に流れる電流をミラーリングして出
    力する第４の制御素子と、 を備え、入力されたディジタルデータ信号に応じた大き
    さの正および負の電流を出力するように構成されたこと
    を特徴とする可変電流装置。
11. 【請求項１１】請求項１ないし請求項１０の可変電流装
    置であって、 上記Ｄ／Ａ変換手段は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変
    換器を含むことを特徴とする可変電流装置。
12. 【請求項１２】請求項１ないし請求項１０の可変電流装
    置における上記Ｄ／Ａ変換手段に代えて、入力されたデ
    ィジタルデータ信号に応じて、並列に接続されるトラン
    ジスタの数を変化させることにより、入力されたディジ
    タルデータ信号に応じた大きさの電流を出力する電流出
    力型のＤ／Ａ変換器を含むことを特徴とする可変電流装
    置。