JP2535813B2 - Ｅｃｌ−ｔｔｌ変換出力回路 - Google Patents
Ｅｃｌ−ｔｔｌ変換出力回路Info
- Publication number
- JP2535813B2 JP2535813B2 JP60134856A JP13485685A JP2535813B2 JP 2535813 B2 JP2535813 B2 JP 2535813B2 JP 60134856 A JP60134856 A JP 60134856A JP 13485685 A JP13485685 A JP 13485685A JP 2535813 B2 JP2535813 B2 JP 2535813B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- base
- collector
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ECL回路の出力をTTL回路の出力に変換す
るためのECL−TTL変換出力回路である。
るためのECL−TTL変換出力回路である。
この発明は、電源電圧を基準とするECL回路の出力信
号が入力され、この入力された信号を接地電位を基準と
するTTL回路の出力信号に変換するECL−TTL変換出力回
路において、 差動アンプの第１の出力点及び第２の出力点の夫々に
ハイレベルが電源電圧であって、ローレベルが電源電圧
から所定レベル低いECL出力を取り出し、第１の出力点
と第１のトランジスタのベースとを接続し、第２の出力
点と第２のトランジスタのベースとを接続し、第１のト
ランジスタ及び第２のトランジスタを電源及び接地間に
直列に挿入し、第１のトランジスタ及び第２のトランジ
スタの接続点から出力端子を導出することにより、入力
信号の変化に対する遅れ時間を短くし、且つ第１のトラ
ンジスタ及び第２のトランジスタが同時にONすることを
防止するようにしたものである。
号が入力され、この入力された信号を接地電位を基準と
するTTL回路の出力信号に変換するECL−TTL変換出力回
路において、 差動アンプの第１の出力点及び第２の出力点の夫々に
ハイレベルが電源電圧であって、ローレベルが電源電圧
から所定レベル低いECL出力を取り出し、第１の出力点
と第１のトランジスタのベースとを接続し、第２の出力
点と第２のトランジスタのベースとを接続し、第１のト
ランジスタ及び第２のトランジスタを電源及び接地間に
直列に挿入し、第１のトランジスタ及び第２のトランジ
スタの接続点から出力端子を導出することにより、入力
信号の変化に対する遅れ時間を短くし、且つ第１のトラ
ンジスタ及び第２のトランジスタが同時にONすることを
防止するようにしたものである。
差動アンプを用いたECL回路の出力は、電源電圧を基
準とするもので、通常、‘H'（ハイレベル）が電源電圧
で、‘L'（ローレベル）が電源電圧より所定電圧（低電
流により負荷抵抗に生じる電圧降下）低い電圧である。
ECL回路のICには、TTL出力端子が設けられることが多
く、ECL出力を接地基準の電圧又は電流に変換するECL−
TTL変換出力回路が用いられている。
準とするもので、通常、‘H'（ハイレベル）が電源電圧
で、‘L'（ローレベル）が電源電圧より所定電圧（低電
流により負荷抵抗に生じる電圧降下）低い電圧である。
ECL回路のICには、TTL出力端子が設けられることが多
く、ECL出力を接地基準の電圧又は電流に変換するECL−
TTL変換出力回路が用いられている。
第８図は、従来のECL−TTL変換出力回路の一例を示
す。トランジスタ43,44と定電流源45と負荷抵抗46,47と
により構成された差動アンプが電源ライン48及び接地ラ
イン49間に挿入され、入力端子41,42の夫々からECL回路
の出力が供給され、トランジスタ43及び44の夫々のコレ
クタから電源電圧を基準とするECL出力が得られる。
す。トランジスタ43,44と定電流源45と負荷抵抗46,47と
により構成された差動アンプが電源ライン48及び接地ラ
イン49間に挿入され、入力端子41,42の夫々からECL回路
の出力が供給され、トランジスタ43及び44の夫々のコレ
クタから電源電圧を基準とするECL出力が得られる。
トランジスタ43のコレクタ出力がトランジスタ50のベ
ースに供給され、トランジスタ44のコレクタ出力がトラ
ンジスタ51のベースに供給される。トランジスタ50及び
トランジスタ51のコレクタが電源ライン48に接続され、
トランジスタ50のエミッタ及び接地ライン49間に抵抗52
とトランジスタ56のコレクタ・エミッタ通路との直列接
続が挿入される。トランジスタ51のエミッタ及び接地ラ
イン49間に抵抗53とトランジスタ57のコレクタ・エミッ
タ通路の直列接続が挿入され、トランジスタ56及びトラ
ンジスタ57のベースがトランジスタ54のエミッタ及び抵
抗55の接続点に接続される。トランジスタ54のベースが
抵抗52及びトランジスタ56のコレクタの接続点に接続さ
れる。
ースに供給され、トランジスタ44のコレクタ出力がトラ
ンジスタ51のベースに供給される。トランジスタ50及び
トランジスタ51のコレクタが電源ライン48に接続され、
トランジスタ50のエミッタ及び接地ライン49間に抵抗52
とトランジスタ56のコレクタ・エミッタ通路との直列接
続が挿入される。トランジスタ51のエミッタ及び接地ラ
イン49間に抵抗53とトランジスタ57のコレクタ・エミッ
タ通路の直列接続が挿入され、トランジスタ56及びトラ
ンジスタ57のベースがトランジスタ54のエミッタ及び抵
抗55の接続点に接続される。トランジスタ54のベースが
抵抗52及びトランジスタ56のコレクタの接続点に接続さ
れる。
トランジスタ56及びトランジスタ57は、カレントミラ
ー回路を構成し、両トランジスタのコレクタ電流は等し
くなる。このカレントミラー回路で発生する電流は、ト
ランジスタ43のコレクタ出力電圧と抵抗値によって定ま
る。一方、トランジスタ51のエミッタ電流は、トランジ
スタ44のコレクタ出力電圧及び抵抗値によって定まる。
抵抗53及びトランジスタ57のコレクタの接続点がトラン
ジスタ58のベースに接続される。このトランジスタ58の
ベース電流は、トランジスタ51のエミッタ電流とトラン
ジスタ57のコレクタ電流との差の電流となる。つまり、
トランジスタ51のエミッタ電流がトランジスタ57のコレ
クタ電流より多い時は、トランジスタ58にベース電流が
供給され、トランジスタ58がONする。
ー回路を構成し、両トランジスタのコレクタ電流は等し
くなる。このカレントミラー回路で発生する電流は、ト
ランジスタ43のコレクタ出力電圧と抵抗値によって定ま
る。一方、トランジスタ51のエミッタ電流は、トランジ
スタ44のコレクタ出力電圧及び抵抗値によって定まる。
抵抗53及びトランジスタ57のコレクタの接続点がトラン
ジスタ58のベースに接続される。このトランジスタ58の
ベース電流は、トランジスタ51のエミッタ電流とトラン
ジスタ57のコレクタ電流との差の電流となる。つまり、
トランジスタ51のエミッタ電流がトランジスタ57のコレ
クタ電流より多い時は、トランジスタ58にベース電流が
供給され、トランジスタ58がONする。
トランジスタ58のエミッタが抵抗59を介して接地ライ
ン49に接続され、トランジスタ58のコレクタが抵抗60を
介して電源ライン48に接続され、また、トランジスタ58
のエミッタ及びトランジスタ58のコレクタの夫々にトラ
ンジスタ61のベース及びトランジスタ62のベースが接続
される。トランジスタ61とトランジスタ62とは、抵抗63
及びダイオード64と共に直列に電源ライン48及び接地ラ
イン49間に挿入される。このトランジスタ61のコレクタ
及びダイオード64の接続点が出力端子65として導出され
る。出力端子65には、通常、ICのパッド，リード線等に
よる負荷容量66が接続されている。
ン49に接続され、トランジスタ58のコレクタが抵抗60を
介して電源ライン48に接続され、また、トランジスタ58
のエミッタ及びトランジスタ58のコレクタの夫々にトラ
ンジスタ61のベース及びトランジスタ62のベースが接続
される。トランジスタ61とトランジスタ62とは、抵抗63
及びダイオード64と共に直列に電源ライン48及び接地ラ
イン49間に挿入される。このトランジスタ61のコレクタ
及びダイオード64の接続点が出力端子65として導出され
る。出力端子65には、通常、ICのパッド，リード線等に
よる負荷容量66が接続されている。
上述の従来のECL−TTL変換出力回路は、差動アンプの
トランジスタ43の出力電圧及びトランジスタ44の出力電
圧を電流出力に変換し、２個の電流出力の差によって出
力ドライブ用のトランジスタ58をON/OFFする構成のもの
である。入力電圧によって、トランジスタ43のコレクタ
出力が‘H'（電源電圧Vcc）で、トランジスタ44のコレ
クタ出力が‘L'（電源電圧Vcc−抵抗47の電圧降下）の
時は、トランジスタ51のエミッタ電流よりトランジスタ
57のコレクタ電流が大となり、トランジスタ58がOFFす
る。従って、トランジスタ62がONし、出力電圧が‘H'と
なる。一方、トランジスタ43及び44のコレクタ出力のレ
ベル関係が反転すると、トランジスタ58がONし、出力電
圧が‘L'となる。
トランジスタ43の出力電圧及びトランジスタ44の出力電
圧を電流出力に変換し、２個の電流出力の差によって出
力ドライブ用のトランジスタ58をON/OFFする構成のもの
である。入力電圧によって、トランジスタ43のコレクタ
出力が‘H'（電源電圧Vcc）で、トランジスタ44のコレ
クタ出力が‘L'（電源電圧Vcc−抵抗47の電圧降下）の
時は、トランジスタ51のエミッタ電流よりトランジスタ
57のコレクタ電流が大となり、トランジスタ58がOFFす
る。従って、トランジスタ62がONし、出力電圧が‘H'と
なる。一方、トランジスタ43及び44のコレクタ出力のレ
ベル関係が反転すると、トランジスタ58がONし、出力電
圧が‘L'となる。
第８図に示す従来のECL−TTL変換出力回路は、入力が
切り換わってから、出力電圧が変化し始めるまでの遅れ
時間が長く、高速動作が困難であった。
切り換わってから、出力電圧が変化し始めるまでの遅れ
時間が長く、高速動作が困難であった。
出力電圧の立ち上がり時では、トランジスタ61がONか
らOFFとなり、トランジスタ62がOFFからONと変化する。
このトランジスタ61のOFF状態への変化は、なるべく早
い方が望ましい。しかし、トランジスタ61のベース・エ
ミッタ間容量及びベース・コレクタ間容量の夫々に蓄積
されていた電荷は、抵抗59を通じてのみ放電されるため
に、トランジスタ61は、高速にOFF状態とならず、出力
電圧の立上がり時の遅れ時間が長くなる。然も、トラン
ジスタ16及びトランジスタ62の両者が同時にONする瞬間
があるために、電源にスパイク電流が流れる。
らOFFとなり、トランジスタ62がOFFからONと変化する。
このトランジスタ61のOFF状態への変化は、なるべく早
い方が望ましい。しかし、トランジスタ61のベース・エ
ミッタ間容量及びベース・コレクタ間容量の夫々に蓄積
されていた電荷は、抵抗59を通じてのみ放電されるため
に、トランジスタ61は、高速にOFF状態とならず、出力
電圧の立上がり時の遅れ時間が長くなる。然も、トラン
ジスタ16及びトランジスタ62の両者が同時にONする瞬間
があるために、電源にスパイク電流が流れる。
出力電圧の立ち下がり時では、トランジスタ61がOFF
からONとなり、トランジスタ62がONからOFFと変化す
る。トランジスタ61がONするまでの時間は、前段のトラ
ンジスタ58のベース立ち上がり時間に依存する。トラン
ジスタ58のベース電流を大きくするには、抵抗52及び抵
抗53の両者の値を小さくすれば良い。しかし、これらの
抵抗値を小さくすることは、消費電力の増加をもたらす
欠点がある。
からONとなり、トランジスタ62がONからOFFと変化す
る。トランジスタ61がONするまでの時間は、前段のトラ
ンジスタ58のベース立ち上がり時間に依存する。トラン
ジスタ58のベース電流を大きくするには、抵抗52及び抵
抗53の両者の値を小さくすれば良い。しかし、これらの
抵抗値を小さくすることは、消費電力の増加をもたらす
欠点がある。
従って、この発明の目的は、入力が切り換わってか
ら、出力電圧が変化し始めるまでの遅れ時間が短く、高
速で出力変換をなしうるECL−TTL変換出力回路を提供す
ることにある。この発明は、飽和するトランジスタをな
くして、高速化を図るために、ショットキートランジス
タのような特別のプロセスで形成される素子を必要とし
ないECL−TTL変換出力回路である。
ら、出力電圧が変化し始めるまでの遅れ時間が短く、高
速で出力変換をなしうるECL−TTL変換出力回路を提供す
ることにある。この発明は、飽和するトランジスタをな
くして、高速化を図るために、ショットキートランジス
タのような特別のプロセスで形成される素子を必要とし
ないECL−TTL変換出力回路である。
この発明の他の目的は、低消費電力のECL−TTL変換出
力回路を提供することにある。
力回路を提供することにある。
この発明は、ハイレベルが電源電圧であって、ローレ
ベルが電源電圧に対して所定レベル低いECL出力が取り
出される差動アンプの第１の出力点及び第２の出力点
と、 第１の出力点とコンデサ22を介してそのベースが接続さ
れた第１のトランジスタ１と、 第２の出力点とそのベースが接続された第２のトランジ
スタ２と、 そのベースが第１の出力点と接続され、そのエミッタ
が電位レベルシフト手段20を介して第１のトランジスタ
１のベースと接続された第３のトランジスタ３と、 電源及び接地間に直列に挿入された第１のトランジス
タ１及び第２のトランジスタ２の接続点から導出された
TTLレベルの出力を発生する出力端子24と を備えたことを特徴とするECL−TTL変換出力回路であ
る。
ベルが電源電圧に対して所定レベル低いECL出力が取り
出される差動アンプの第１の出力点及び第２の出力点
と、 第１の出力点とコンデサ22を介してそのベースが接続さ
れた第１のトランジスタ１と、 第２の出力点とそのベースが接続された第２のトランジ
スタ２と、 そのベースが第１の出力点と接続され、そのエミッタ
が電位レベルシフト手段20を介して第１のトランジスタ
１のベースと接続された第３のトランジスタ３と、 電源及び接地間に直列に挿入された第１のトランジス
タ１及び第２のトランジスタ２の接続点から導出された
TTLレベルの出力を発生する出力端子24と を備えたことを特徴とするECL−TTL変換出力回路であ
る。
差動アンプの第１の出力点及び第２の出力点に、TTL
出力の電圧出力を発生させ、この電圧出力でもって、第
１のトランジスタ１及び第２のトランジスタ２をON/OFF
させる。第１のトランジスタ１のベースと第１の出力点
との間がコンデンサ22を介して結合され、出力電圧の立
ち上がり時又は立ち下がり時の過渡状態で、トランジス
タ１のコレクタ・ベース間及びベース・エミッタ間の夫
々に存在する容量が急速に充電又は放電される。従っ
て、入力電圧が切り換わってから、出力電圧が変化する
迄の遅れ時間を短くすることができる。
出力の電圧出力を発生させ、この電圧出力でもって、第
１のトランジスタ１及び第２のトランジスタ２をON/OFF
させる。第１のトランジスタ１のベースと第１の出力点
との間がコンデンサ22を介して結合され、出力電圧の立
ち上がり時又は立ち下がり時の過渡状態で、トランジス
タ１のコレクタ・ベース間及びベース・エミッタ間の夫
々に存在する容量が急速に充電又は放電される。従っ
て、入力電圧が切り換わってから、出力電圧が変化する
迄の遅れ時間を短くすることができる。
以下、この発明の一実施例について図面を参照して説
明する。この説明は、以下の項目の順序に従ってなされ
る。
明する。この説明は、以下の項目の順序に従ってなされ
る。
a.一実施例の構成 b.動作説明 c.スイッチング動作の説明 d.ドライブ回路 a.一実施例の構成 第１図において、11及び12が前段のドライブ回路から
の差動の出力電圧V4及びV5の供給される入力端子であ
る。入力端子11及び12の夫々が差動アンプを構成するト
ランジスタ４及び５のベースに接続される。トランジス
タ４及びトランジスタ５のエミッタ共通接続点と接地ラ
イン13の間に定電流源17が挿入される。トランジスタ４
及び５の夫々のコレクタと電源ライン14の間に等しい値
の抵抗18及び19が挿入される。15及び16の夫々は、接地
端子及び電源端子（電源電圧Vcc）である。
の差動の出力電圧V4及びV5の供給される入力端子であ
る。入力端子11及び12の夫々が差動アンプを構成するト
ランジスタ４及び５のベースに接続される。トランジス
タ４及びトランジスタ５のエミッタ共通接続点と接地ラ
イン13の間に定電流源17が挿入される。トランジスタ４
及び５の夫々のコレクタと電源ライン14の間に等しい値
の抵抗18及び19が挿入される。15及び16の夫々は、接地
端子及び電源端子（電源電圧Vcc）である。
トランジスタ４のコレクタがトランジスタ３のベース
に接続され、トランジスタ５のコレクタがトランジスタ
２のベースに接続される。トランジスタ３のエミッタと
接地ライン13との間に互いに等しい値の抵抗20及び抵抗
21の直列接続が挿入される。トランジスタ３のコレクタ
が電源ライン14に接続される。トランジスタ３のベース
と抵抗20及び抵抗21の接続点との間にコンデンサ22が挿
入され、また、この接続点がトランジスタ１のベースに
接続される。
に接続され、トランジスタ５のコレクタがトランジスタ
２のベースに接続される。トランジスタ３のエミッタと
接地ライン13との間に互いに等しい値の抵抗20及び抵抗
21の直列接続が挿入される。トランジスタ３のコレクタ
が電源ライン14に接続される。トランジスタ３のベース
と抵抗20及び抵抗21の接続点との間にコンデンサ22が挿
入され、また、この接続点がトランジスタ１のベースに
接続される。
トランジスタ２のコレクタが電源ライン14に接続さ
れ、トランジスタ２のエミッタが順方向にダイオード23
を介してトランジスタ１のコレクタに接続される。トラ
ンジスタ１のエミッタが接地ライン13に接続される。ダ
イオード23は、トランジスタ２を確実にOFFとするため
に接続されている。このダイオード23とトランジスタ１
のコレクタの接続点が出力端子24として導出される。IC
回路の場合、出力端子24には、パッドの容量などにより
形成される負荷容量25が接続されている。
れ、トランジスタ２のエミッタが順方向にダイオード23
を介してトランジスタ１のコレクタに接続される。トラ
ンジスタ１のエミッタが接地ライン13に接続される。ダ
イオード23は、トランジスタ２を確実にOFFとするため
に接続されている。このダイオード23とトランジスタ１
のコレクタの接続点が出力端子24として導出される。IC
回路の場合、出力端子24には、パッドの容量などにより
形成される負荷容量25が接続されている。
b.動作説明 第２図に示す入力電圧V4及びV5が入力端子11及び12に
供給された時の出力電圧Voの変化について説明する。
供給された時の出力電圧Voの変化について説明する。
トランジスタ４及びトランジスタ５の夫々のコレクタ
出力電圧V1及びV2は、入力電圧が（V4＞V5）の時は、抵
抗18及び抵抗19の値をR18,定電流源17による定電流をＩ
とすると、 V1＝Vcc−Ｉ・R18 V2＝Vcc となる。抵抗R18及び定電流Ｉによって、 （Ｉ・R18＝Vcc−2Vf）（Vf:トランジスタのベース・エ
ミッタ間順方向電圧降下）とされる。従って、（V1＝2V
f）となる。一方、（V4＜V5）の時は、 V1＝Vcc V2＝Vcc−Ｉ・R18＝2Vf となる。
出力電圧V1及びV2は、入力電圧が（V4＞V5）の時は、抵
抗18及び抵抗19の値をR18,定電流源17による定電流をＩ
とすると、 V1＝Vcc−Ｉ・R18 V2＝Vcc となる。抵抗R18及び定電流Ｉによって、 （Ｉ・R18＝Vcc−2Vf）（Vf:トランジスタのベース・エ
ミッタ間順方向電圧降下）とされる。従って、（V1＝2V
f）となる。一方、（V4＜V5）の時は、 V1＝Vcc V2＝Vcc−Ｉ・R18＝2Vf となる。
トランジスタ４のコレクタ出力電圧V1は、トランジス
タ３のベース・エミッタ間を介して抵抗20及び21の直列
接続に加えられる。抵抗20及び21の値を等しくすると、
トランジスタ１のベース電圧VB1は、 VB1＝1/2（V1−Vf） となる。従って、（V4＞V5）の時は、 VB1＝1/2（2Vf−Vf）＝1/2Vf となり、トランジスタ１がOFFし、出力電圧Voは Vo＝Vcc−2Vf の‘H'となる。一方、（V4＜V5）の時は、（V1＝Vcc）
（V2＝2Vf）となり、トランジスタ１がONし、出力電圧V
oは、接地電位の‘L'となる。このように、出力電圧Vo
は、接地電位を‘L'とし、（Vcc＝2Vf）を‘H'とするTT
Lレベルの出力となる。
タ３のベース・エミッタ間を介して抵抗20及び21の直列
接続に加えられる。抵抗20及び21の値を等しくすると、
トランジスタ１のベース電圧VB1は、 VB1＝1/2（V1−Vf） となる。従って、（V4＞V5）の時は、 VB1＝1/2（2Vf−Vf）＝1/2Vf となり、トランジスタ１がOFFし、出力電圧Voは Vo＝Vcc−2Vf の‘H'となる。一方、（V4＜V5）の時は、（V1＝Vcc）
（V2＝2Vf）となり、トランジスタ１がONし、出力電圧V
oは、接地電位の‘L'となる。このように、出力電圧Vo
は、接地電位を‘L'とし、（Vcc＝2Vf）を‘H'とするTT
Lレベルの出力となる。
c.スイッチング動作の説明 この発明の一実施例のスイッチング動作に関して、出
力電圧Voが立ち上がる時と、出力電圧Voが立ち下がる時
に分けて説明する。差動アンプのトランジスタ４及びト
ランジスタ５のコレクタ電流の切り換わりは、通常のEC
L回路と同様に非常に高速でなされる。
力電圧Voが立ち上がる時と、出力電圧Voが立ち下がる時
に分けて説明する。差動アンプのトランジスタ４及びト
ランジスタ５のコレクタ電流の切り換わりは、通常のEC
L回路と同様に非常に高速でなされる。
出力電圧Voが立ち上がり時のスイッチング動作につい
て、第３図及び第４図を参照して説明する。
て、第３図及び第４図を参照して説明する。
この時は、トランジスタ４のコレクタ出力電圧V1が立
ち下がり、トランジスタ５のコレクタ出力電圧V2が立ち
上がる。第３図において、S4は、トランジスタ４を等価
的に示すスイッチであり、立ち上がりの時は、このスイ
ッチS4がONする。従って、トランジスタ１のコレクタ・
ベース間容量CBC及びそのベース・エミッタ間容量CBEの
夫々の蓄積電荷がコンデンサ22を通じて急速に放電され
る。この放電電流は、コンデンサ22の値をＣとすると、
〔Ｉ・exp（−t/C・R18）〕となる。
ち下がり、トランジスタ５のコレクタ出力電圧V2が立ち
上がる。第３図において、S4は、トランジスタ４を等価
的に示すスイッチであり、立ち上がりの時は、このスイ
ッチS4がONする。従って、トランジスタ１のコレクタ・
ベース間容量CBC及びそのベース・エミッタ間容量CBEの
夫々の蓄積電荷がコンデンサ22を通じて急速に放電され
る。この放電電流は、コンデンサ22の値をＣとすると、
〔Ｉ・exp（−t/C・R18）〕となる。
また、第４図に示すように、トランジスタ５を等価的
に示すスイッチS5がONからOFFとなり、その直後では、
トランジスタ２のベースに電流Ｉが供給されるので、ト
ランジスタ２の電流増幅率をβ２とすると、略々（β２
・Ｉ）の電流によって負荷容量25が急速に充電される。
に示すスイッチS5がONからOFFとなり、その直後では、
トランジスタ２のベースに電流Ｉが供給されるので、ト
ランジスタ２の電流増幅率をβ２とすると、略々（β２
・Ｉ）の電流によって負荷容量25が急速に充電される。
従って、トランジスタ１及びトランジスタ２が共にON
状態となる期間がなく、また、入力電圧V4の立ち上が
り、入力電圧V5が立ち下がってから、出力電圧Voが立ち
上がる迄の遅れ時間を小とできる。
状態となる期間がなく、また、入力電圧V4の立ち上が
り、入力電圧V5が立ち下がってから、出力電圧Voが立ち
上がる迄の遅れ時間を小とできる。
出力電圧Voの立ち下がり時のスイッチング動作につい
て第５図を参照して説明する。
て第５図を参照して説明する。
この時は、トランジスタ４のコレクタ出力電圧V1が立
ち上がり、トランジスタ５のコレクタ出力電圧V2が立ち
下がる。トランジスタ２は、そのベース電位がそのエミ
ッタ電位より先に下がるので、OFF状態となる。この
時、トランジスタ４と等価なスイッチS4がON状態からOF
F状態となるので、第５図に示すように、トランジスタ
１のベースにコンデンサ22を通じて急速にベース電流が
流れる。このベース電流は、〔Ｉ・exp（−t/C・R1
8）〕となる。
ち上がり、トランジスタ５のコレクタ出力電圧V2が立ち
下がる。トランジスタ２は、そのベース電位がそのエミ
ッタ電位より先に下がるので、OFF状態となる。この
時、トランジスタ４と等価なスイッチS4がON状態からOF
F状態となるので、第５図に示すように、トランジスタ
１のベースにコンデンサ22を通じて急速にベース電流が
流れる。このベース電流は、〔Ｉ・exp（−t/C・R1
8）〕となる。
トランジスタ１のコレクタ電流は、トランジスタ１の
電流増幅率をβ１とすると、最大で（β１・Ｉ）とな
り、負荷容量25を急速に放電する。このように、入力電
圧V4が立ち下がり、入力電圧V5が立ち上がってから、出
力電圧Voが立ち下がる迄の遅れ時間を小とできる。ま
た、立ち上がり時と同様に、トランジスタ１及びトラン
ジスタ２が共にON状態となる期間が生じない。
電流増幅率をβ１とすると、最大で（β１・Ｉ）とな
り、負荷容量25を急速に放電する。このように、入力電
圧V4が立ち下がり、入力電圧V5が立ち上がってから、出
力電圧Voが立ち下がる迄の遅れ時間を小とできる。ま
た、立ち上がり時と同様に、トランジスタ１及びトラン
ジスタ２が共にON状態となる期間が生じない。
d.ドライブ回路 トランジスタ４及びトランジスタ５からなる入力差動
アンプに対して、入力電圧V4及びV5を供給するドライブ
回路は、第６図に示す構成とされている。トランジスタ
8,9と、定電流源29と抵抗30,31とによって、差動アンプ
が構成され、トランジスタ８のコレクタ出力電圧V8及び
トランジスタ９のコレクタ出力電圧V9がトランジスタ６
及びトランジスタ７の夫々のベースに供給される。トラ
ンジスタ８及びトランジスタ９の夫々のベースに入力端
子27及び28の夫々からECL回路の出力が供給される。
アンプに対して、入力電圧V4及びV5を供給するドライブ
回路は、第６図に示す構成とされている。トランジスタ
8,9と、定電流源29と抵抗30,31とによって、差動アンプ
が構成され、トランジスタ８のコレクタ出力電圧V8及び
トランジスタ９のコレクタ出力電圧V9がトランジスタ６
及びトランジスタ７の夫々のベースに供給される。トラ
ンジスタ８及びトランジスタ９の夫々のベースに入力端
子27及び28の夫々からECL回路の出力が供給される。
トランジスタ６及びトランジスタ７の夫々のコレクタ
が電源端子16と接続された電源ライン14に接続される。
トランジスタ６のエミッタと接地端子15と接続された接
地ライン13との間に、抵抗32,抵抗38,ダイオード33及び
抵抗34の直列回路が挿入される。トランジスタ７のエミ
ッタと接地ライン13との間に、抵抗35,ダイオード36及
び抵抗37の直列回路が挿入される。この抵抗35とダイオ
ード36の接続点がトランジスタ４のベースに接続され、
抵抗38とダイオード33の接続点がトランジスタ５のベー
スに接続される。トランジスタ４及びトランジスタ５に
より入力差動アンプが構成され、前述の第１図と同様の
出力変換回路が構成される。但し、トランジスタ５のコ
レクタとエミッタが接続され、電源ライン16とコレクタ
が接続されたトランジスタ10が設けられ、このトランジ
スタ10のベースが抵抗32及び抵抗38の接続点に接続され
る。また、定電流源用の抵抗26がトランジスタ４及び５
のエミッタ接続点と接地ライン13間に挿入される。
が電源端子16と接続された電源ライン14に接続される。
トランジスタ６のエミッタと接地端子15と接続された接
地ライン13との間に、抵抗32,抵抗38,ダイオード33及び
抵抗34の直列回路が挿入される。トランジスタ７のエミ
ッタと接地ライン13との間に、抵抗35,ダイオード36及
び抵抗37の直列回路が挿入される。この抵抗35とダイオ
ード36の接続点がトランジスタ４のベースに接続され、
抵抗38とダイオード33の接続点がトランジスタ５のベー
スに接続される。トランジスタ４及びトランジスタ５に
より入力差動アンプが構成され、前述の第１図と同様の
出力変換回路が構成される。但し、トランジスタ５のコ
レクタとエミッタが接続され、電源ライン16とコレクタ
が接続されたトランジスタ10が設けられ、このトランジ
スタ10のベースが抵抗32及び抵抗38の接続点に接続され
る。また、定電流源用の抵抗26がトランジスタ４及び５
のエミッタ接続点と接地ライン13間に挿入される。
上述のドライブ回路において、例えば入力端子27が
‘L'で、入力端子28が‘H'の時は、V9が‘L',V8が‘H'
となる。この状態では、トランジスタ４のベース入力電
圧V4が‘L'となり、トランジスタ５のベース入力電圧V5
が‘H'となり、トランジスタ４がOFF状態となり、トラ
ンジスタ５がON状態となる。この場合、トランジスタ10
のベース・エミッタ間を介して、トランジスタ５のコレ
クタ電位がトランジスタ５のベース電位より高い電位に
クランプされ、抵抗値のバラツキ等により、トランジス
タ５が飽和することが防止される。
‘L'で、入力端子28が‘H'の時は、V9が‘L',V8が‘H'
となる。この状態では、トランジスタ４のベース入力電
圧V4が‘L'となり、トランジスタ５のベース入力電圧V5
が‘H'となり、トランジスタ４がOFF状態となり、トラ
ンジスタ５がON状態となる。この場合、トランジスタ10
のベース・エミッタ間を介して、トランジスタ５のコレ
クタ電位がトランジスタ５のベース電位より高い電位に
クランプされ、抵抗値のバラツキ等により、トランジス
タ５が飽和することが防止される。
上述のドライブ回路において、ダイオード33及びトラ
ンジスタ５は、第７図から明らかなように、カレントミ
ラー回路を構成する。従って、抵抗34の抵抗値R34と抵
抗26の抵抗値R26の抵抗比（R34:R26）を例えば（5:1）
とすると、トランジスタ５のコレクタ電流Icは、 となる。但し、（R32:抵抗32の抵抗値,R38:抵抗38の抵
抗値）である。また、トランジスタ２のベース入力電圧
V2は、 V2＝Vcc−Ic×R19 但し、（R19:抵抗19の抵抗値）である。ここで、（R3
2＋R38＋R34＝5R19）の関係に選定すると、（V2＝2Vf）
となる。従って、トランジスタ２のベース入力電圧V2
は、電源電圧Vccの変動，抵抗値の温度変動又はそのバ
ラツキの影響を受けないものとなる。
ンジスタ５は、第７図から明らかなように、カレントミ
ラー回路を構成する。従って、抵抗34の抵抗値R34と抵
抗26の抵抗値R26の抵抗比（R34:R26）を例えば（5:1）
とすると、トランジスタ５のコレクタ電流Icは、 となる。但し、（R32:抵抗32の抵抗値,R38:抵抗38の抵
抗値）である。また、トランジスタ２のベース入力電圧
V2は、 V2＝Vcc−Ic×R19 但し、（R19:抵抗19の抵抗値）である。ここで、（R3
2＋R38＋R34＝5R19）の関係に選定すると、（V2＝2Vf）
となる。従って、トランジスタ２のベース入力電圧V2
は、電源電圧Vccの変動，抵抗値の温度変動又はそのバ
ラツキの影響を受けないものとなる。
更に、ドライブ回路のトランジスタ６及びトランジス
タ７に流す電流は、トランジスタ４及びトランジスタ５
をスイッチングできる程度の比較的小さい電流で良く、
従来の出力変換回路のように、カレントミラーに必要と
される過大な電流を流す必要がない。
タ７に流す電流は、トランジスタ４及びトランジスタ５
をスイッチングできる程度の比較的小さい電流で良く、
従来の出力変換回路のように、カレントミラーに必要と
される過大な電流を流す必要がない。
この発明に依れば、差動出力電圧を電流出力に変換し
て出力段のトランジスタをドライブする従来の出力変換
回路と異なり、差動出力電圧をTTL出力の振幅で発生さ
せ、この差動出遅電圧によって、コンデンサを介して出
力段のトランジスタをドライブすることにより、高速動
作が可能で、低消費電力のECL−TTL変換出力回路を構成
できる。
て出力段のトランジスタをドライブする従来の出力変換
回路と異なり、差動出力電圧をTTL出力の振幅で発生さ
せ、この差動出遅電圧によって、コンデンサを介して出
力段のトランジスタをドライブすることにより、高速動
作が可能で、低消費電力のECL−TTL変換出力回路を構成
できる。
また、この発明に依れば、出力段の２個のトランジス
タが同時にONすることを防止でき、電源にスパイク電流
が流れることを防止できる。
タが同時にONすることを防止でき、電源にスパイク電流
が流れることを防止できる。
第１図はこの発明の一実施例を接続図、第２図はこの発
明の一実施例における入力電圧及び出力電圧の波形図、
第３図，第４図及び第５図はこの発明の一実施例の動作
説明に夫々用いる部分的接続図、第６図はドライブ回路
を含むこの発明の一実施例の接続図、第７図はドライブ
回路の説明用の部分的接続図、第８図は従来のECL−TTL
変換出力回路の接続図である。 図面における主要な符号の説明 1:第１のトランジスタ、2:第２のトランジスタ、4,5:入
力差動アンプを構成するトランジスタ、13:接地ライ
ン、14:電源ライン、24:出力端子。
明の一実施例における入力電圧及び出力電圧の波形図、
第３図，第４図及び第５図はこの発明の一実施例の動作
説明に夫々用いる部分的接続図、第６図はドライブ回路
を含むこの発明の一実施例の接続図、第７図はドライブ
回路の説明用の部分的接続図、第８図は従来のECL−TTL
変換出力回路の接続図である。 図面における主要な符号の説明 1:第１のトランジスタ、2:第２のトランジスタ、4,5:入
力差動アンプを構成するトランジスタ、13:接地ライ
ン、14:電源ライン、24:出力端子。
Claims (1)
- 【請求項１】ハイレベルが電源電圧であって、ローレベ
ルが上記電源電圧に対して所定レベル低いECL出力が取
り出される差動アンプの第１の出力点及び第２の出力点
と、 上記第１の出力点とコンデンサを介してそのベースが接
続された第１のトランジスタと、 上記第２の出力点とそのベースが接続された第２のトラ
ンジスタと、 そのベースが上記第１の出力点と接続され、そのエミッ
タが電位レベルシフト手段を介して上記第１のトランジ
スタのベースと接続された第３のトランジスタと、 電源及び接地間に直列に挿入された上記第１のトランジ
スタ及び上記第２のトランジスタの接続点から導出され
たTTLレベルの出力を発生する出力端子と を備えたことを特徴とするECL−TTL変換出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134856A JP2535813B2 (ja) | 1985-06-20 | 1985-06-20 | Ｅｃｌ−ｔｔｌ変換出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134856A JP2535813B2 (ja) | 1985-06-20 | 1985-06-20 | Ｅｃｌ−ｔｔｌ変換出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61293022A JPS61293022A (ja) | 1986-12-23 |
| JP2535813B2 true JP2535813B2 (ja) | 1996-09-18 |
Family
ID=15138064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60134856A Expired - Lifetime JP2535813B2 (ja) | 1985-06-20 | 1985-06-20 | Ｅｃｌ−ｔｔｌ変換出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535813B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229914A (ja) * | 1987-03-19 | 1988-09-26 | Toshiba Corp | レベル変換回路 |
| JP2538612B2 (ja) * | 1987-09-18 | 1996-09-25 | 富士通株式会社 | Ｅｃｌ／ｔｔｌレベル変換回路 |
| JPH0193836U (ja) * | 1987-12-14 | 1989-06-20 | ||
| FR2643761B1 (fr) * | 1989-02-24 | 1994-09-09 | Sgs Thomson Microelectronics | Circuit de sortie compatible ttl a vitesse de commutation elevee |
| US4973862A (en) * | 1989-03-07 | 1990-11-27 | National Semiconductor Corporation | High speed sense amplifier |
| JP2674344B2 (ja) * | 1991-03-12 | 1997-11-12 | 日本電気株式会社 | レベル変換回路 |
| US5278464A (en) * | 1992-06-02 | 1994-01-11 | Motorola, Inc. | Using delay to obtain high speed current driver circuit |
| US5293083A (en) * | 1992-06-30 | 1994-03-08 | International Business Machines Corporation | Fast limited swing push-pull driver |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT990990B (it) * | 1973-07-06 | 1975-07-10 | Sir Soc Italiana Resine Spa | Procedimento e catalizzatore per la preparazione di polimeri e copolimeri dell acrilonitrile |
| JPS5558628A (en) * | 1978-10-27 | 1980-05-01 | Hitachi Ltd | Driving circuit |
-
1985
- 1985-06-20 JP JP60134856A patent/JP2535813B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61293022A (ja) | 1986-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2535813B2 (ja) | Ｅｃｌ−ｔｔｌ変換出力回路 | |
| US4287435A (en) | Complementary transistor inverting emitter follower circuit | |
| US4883975A (en) | Schmitt trigger circuit | |
| JPH03128526A (ja) | エミッタフォロワ回路 | |
| JPH0573292B2 (ja) | ||
| EP0435335B1 (en) | Transistor circuit and level converting circuit | |
| JP2544826B2 (ja) | 半導体集積回路 | |
| JPH0666679B2 (ja) | Ｅｃｌ論理回路 | |
| JP3217940B2 (ja) | Ｅｃｌ−ｔｔｌ変換回路 | |
| EP0473352B1 (en) | Emitter follower output circuit | |
| JPS6151447B2 (ja) | ||
| JPH0738580B2 (ja) | エミッタ結合論理回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH0259652B2 (ja) | ||
| EP0250007A2 (en) | TTL Buffer circuit | |
| JPH0246020A (ja) | エミッタ結合論理回路 | |
| JPS6338889B2 (ja) | ||
| EP0087602A2 (en) | Variable gain control circuit | |
| SU1690172A2 (ru) | Усилитель | |
| JP2844796B2 (ja) | 増幅回路 | |
| JPH0936719A (ja) | 高速スイッチング回路 | |
| JPS62161216A (ja) | 論理回路 | |
| JPS6034284B2 (ja) | 増幅回路 | |
| JPH02116221A (ja) | Ｅｃｌ−ｔｔｌレベル変換回路 | |
| JPH0193919A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |