JPH03150921A - ヒステリシス付きコンパレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、任意に設定可能である固定のヒステリシス幅
を持ったヒステリシス付きコンパレータに関するもので
ある。

従来の技術 近年、任意に設定可能である固定のヒステリシス幅を持
ったヒステリシス付きコンパレータは分野を問わず信号
のノイズを除去する波形整形のために多く使われる。以
下に従来の任意に設定可能である固定のヒステリシス幅
を持ったヒステリシス付きコンパレータについて説明す
る。

第２図は従来の任意に設定可能である固定のヒステリシ
ス幅を持ったヒステリシス付きコンパレータの一例を示
す等価回路図である。第２図において、１は一入力端子
、２は十入力端子、３はスイッチングトランジスタ、４
はスイッチングトランジスタ３のコレクタに接続された
第１の定電流源、５はダイオード、６はベースが十入力
端子２に接続された十人カトランジスタ、７はベースが
一入力端子１に接続された一人カトランジスタ、８は一
人力トランジスタ７のエミッタに接続された第２の定電
流源、９は十人カドランジスタロのエミッタに接続され
た第３の定電流源、１０は出力トランジスタ、１１は出
力端子、１２は抵抗、１３は第１、第２．第３の定電流
源４．　８．　９に接続された電源端子であり、前記ダ
イオード５はスイッチングトランジスタ３のコレクタと
十人カドランジスタロのエミッタの間に介装され、抵抗
１２は十人カドランジスタロのエミッタと一人力トラン
ジスタ７のエミッタの間に介装され、十人カドランジス
タロのコレクタはスイッチングトランジスタ３と出力ト
ランジスタ１０のそれぞれのベースに接続されている。

以上のように構成されたヒステリシス付きコンパレータ
について、以下その動作について説明する。まず、−入
力端子１の電圧よりも十人力端子２の電圧が十分に低い
ときは、スイッチングトランジスタ３がオンして第１の
定電流源４の電流を吸い込み、ダイオード５を逆バイア
スする。すなわち、十人カドランジスタロには第２の定
電流源８と第３の定電流源９の電流の和がすべて流れて
、出力トランジスタ１０とスイッチングトランジスタ３
をオンし、出力端子１１の電圧を下げる。そして、十人
力端子２の電圧と一人力端子１の電圧差を少しずつ小さ
くして行き、その電圧差が０になると出力が切り替わる
。すなわち、十人力端子２の電圧が一人力の電圧よりも
大きくなるとスイッチングトランジスタ３がオフして第
１の定電流源４の電流がダイオード５に流れる。そして
、−入力端子１側の入力トランジスタには第１の定電流
源４と第２の定電流源８と第３の定電流源９の電流の和
がすべて流れて、出力トランジスタ１０とスイッチング
トランジスタ３をオフし、出力端子ＩＩをハイインピー
ダンスとする。この状態から、十人力端子２の電圧と一
人力端子１の電圧差を徐々に小さ（していくと、第１の
定電流源４からの電流が抵抗１２に流れることにより十
人力端子２と一人力端子１の電圧が同じになっても入力
トランジスタに流れる電流は平衡せず出力端子１１の電
圧は切り替わらない。第１の定電流源４に流れる電流値
を１１、第２の定電流源８と第３の定電流源９に流れる
電流値をそれぞれＩ２とし、抵抗１２の抵抗値をＲとし
たとき、十人力端子２の電圧を一人力端子１よりもさら
に小さくしていって十人カドランジスタロのコレクタ電
流と一人力トランジスタ７のコレクタ電流が平衡すると
き、そのコレクタ電流は、 である。このとき、抵抗１２に流れる電流は１＋／２で
あるので、抵抗１２の両端の電圧差は、である。したが
って、第２図の回路は、十人力端子２の電圧が一人力端
子１の電圧よりも（２）式の電圧だけ小さくなると、出
力端子１１の電圧が切り替わる。すなわち、ヒステリシ
ス幅は（２）式の電圧である。（２）式より明らかなよ
うに、ＲとＩ１を適当に選ぶことにより任意のヒステリ
シス幅とすることができる。特に微少なヒステリシス幅
が必要とされる場合に抵抗値を小さくすることで対応で
きる。

発明が解決しようとする課題 しかしながら上記の従来の構成では、−入力端子１より
も十人力端子２の電圧が十分に低いときから十人力端子
２の電圧と一人力端子１の電圧差を少しずつ小さくして
行き、その電圧差をＯにして出力を切り替えるために、
第１の定電流源４の外に、同じ電流値を持つ第２の定電
流源８と第３の定電流源９を必要とするという問題を有
していた。

本発明は上記従来の問題を解決するもので、第３の定電
流源９を取り除き、第１の定電流源４の電流値と第２の
電流値を一致させることにより、従来のヒステリシス付
きコンパレータの特徴である任意に設定可能である固定
のヒステリシス幅を持たせるとともに、素子数を少なく
することができるヒステリシス付きコンパレータを提供
することを目的とするものである。

課題を解決するための手段 上記課題を解決するために、本発明のヒステリシス付き
コンパレータはベースに比較する電圧を入力する２つの
入力トランジスタと、この２つの入力トランジスタのエ
ミッタ間に接続された抵抗と、前記一方の入力トランジ
スタのエミッタにダイオードを介して接続された第１の
定電流源と、もう一方の入力トランジスタのエミッタに
接続されて前記第１の定電流源と同一の電流値を流す第
２の定電流源と、前記ダイオードと第１の電流源との接
続点に接続され、前記２つの入力トランジスタのベース
の電圧を比較して前記第１の定電流源の電流を引き込む
スイッチングトランジスタとを備え、前記スイッチング
トランジスタをオンオフすることにより前記抵抗に生じ
る電圧差をヒステリシス幅とするように構成したもので
ある。

作用 この構成によって、２つの入力トランジスタのエミッタ
間に接続される抵抗１２に生ずる電圧差は、定電流源の
電流と抵抗値の積の半分の値となり、それをヒステリシ
ス幅とすることにより任意に設定可能である固定のヒス
テリシス幅を持たせるとともに、従来の第３の定電流源
を省略できて、素子数を少なくすることができる。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。

第１図は本発明の一実施例におけるヒステリシス付きコ
ンパレータの等価回路である。第１図において、１は一
人力端子、２は十人力端子、３はスイッチングトランジ
スタ、４はスイッチングトランジスタ３のコレクタに接
続された第１の定電流源、５はダイオード、６はベース
が十人力端子２に接続された十人カトランジスタ、７は
ベースが一人力端子１に接続された一人カトランジスタ
、８は十人カドランジスタロのエミッタに接続された第
２の定電流源、１０は出力トランジスタ、１１は出力端
子、１２は抵抗、１３は第１．第２の定電流源４．８に
接続された電源端子であり、ダイオード５はスイッチン
グトランジスタ３のコレクタと一人カトランジスタ７の
エミッタの間に介装され、抵抗１２は十人カドランジス
タロのエミッタと一人カトランジスタ７のエミッタの間
に介装され、十人カドランジスタロのコレクタはスイッ
チングトランジスタ３と出力トランジスタ１０のそれぞ
れのベースに接続されており、従来例で使用されていた
第３の定電流源９が省略されている。

以上のように構成されたヒステリシス付きコンパレータ
について、以下その動作を説明する。まず、十人力端子
２の電圧よりも一人力端子の電圧が十分に低いときは、
スイッチングトランジスタ３がオフして第１の定電流源
４の電流がダイオード５に流れる。そして、−入力端子
１側の入力トランジスタには第１の定電流源４と第２の
定電流源８の和がすべて流れて、出力トランジスタＩＯ
とスイッチングトランジスタ３をオフし、出力端子１１
をハイインピーダンスとする。そして、十人力端子２の
電圧と一人力端子１の電圧差を少しずつ小さくして行き
、その電圧差が０になると出力が切り替わる。すなわち
、−入力端子の電圧が十人力の電圧よりも大きくなると
スイッチングトランジスタ３がオンしてダイオード５を
逆バイアスする。すなわち、十人カドランジスタロには
第２の定電流源８の電流のみが流れて、出力トランジス
タ１０とスイッチングトランジスタ３をオンし、出力端
子１１の電圧を下げる。この状態から、十人力端子２の
電圧と一人力端子１の電圧差を徐々に小さくしていくと
、第２の定電流源８からの電流が抵抗１２に流れること
により十人力端子２と一人力端子１の電圧が同じになっ
ても入力トランジスタに流れる電流は平衡せず出力端子
１１の電圧は切り替わらない。第１の定電流源４と第２
の定電流源８に流れる電流値をＩ！とし、抵抗１２の抵
抗値をＲとしたとき、−入力端子の電圧を十人力端子２
よりもさらに小さくして入って一人カトランジスタ７の
コレクタ電流と十人カドランジスタロのコレクタ電流が
平衡するとき、そのコレクタ電流は、である。このとき
、抵抗１２に流れる電流はＩＩ／２であるので、抵抗１
２の両端の電圧差は、■“　×Ｒ・・・・・・・・・（
４） ２ である。したがって、第１図の回路は、十人力端子２の
電圧が一人力端子１の電圧よりも（４）式の電圧だけ小
さくなると出力端子ＩＩの電圧が切り替わる。すなわち
、ヒステリシス幅は（４）式の電圧である。（４）式よ
り、Ｒと１１を適当に選ぶことにより任意のヒステリシ
ス幅とすることができる。

従来例と同様に微少なヒステリシス幅が必要とされる場
合にも抵抗値を小さくすることで対応できる。

以上のように本実施例によれば、第３の定電流源９を取
り除き、第１の定電流源４の電流値と第２の電流値を一
致させることにより、第２図に示す従来のヒステリシス
付きコンパレータの特徴である任意に設定可能である固
定のヒステリシス幅を持たせるとともに、素子数を少な
くすることができる。

発明の効果 以上のように本発明によれば、一方の入力トランジスタ
のエミッタにダイオードを介して接続した第１の定電流
源と、他方の入力トランジスタのエミッタに接続されて
、第１の定電流源と同一の電流値を流す第２の定電流源
と、前記ダイオードと第１の定電流源との接続点から前
記２つの入力トランジスタのベースの電圧を比較して第
１の定電流源の電流を引き込むスイッチングトランジス
タとを備え、このスイッチングトランジスタをオンオフ
することにより２つの人力トランジスタ間の抵抗に生じ
る電圧差をヒステリシス幅とすることにより、任意に設
定可能である固定のヒステリシス幅を持たせるとともに
、素子数が少ない優れたヒステリシス付きコンパレータ
を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるヒステリシス付きコ
ンパレータの等価回路図、第２図は従来のヒステリシス
付きコンパレータの等価回路図である。 １・・・−入力端子、２・・・十人力端子、３・・・ス
イッチングトランジスタ、４・・・第１の定電流源、５
・・・ダイオード、６・・・十人カトランジスタ、７・
・・−人力トランジスタ、８・・・第２の定電流源、１
０・・・出力トランジスタ、１１・・・出力端子、１２
・・・抵抗、１３・・・電源端子。

Claims (1)

【特許請求の範囲】
1. １、ベースに比較する電圧を入力する２つの入力トラン
   ジスタと、この２つの入力トランジスタのエミッタ間に
   接続された抵抗と、前記一方の入力トランジスタのエミ
   ッタにダイオードを介して接続された第１の定電流源と
   、もう一方の入力トランジスタのエミッタに接続されて
   前記第１の定電流源と同一の電流値を流す第２の定電流
   源と、前記ダイオードと第１の電流源との接続点に接続
   され、前記２つの入力トランジスタのベースの電圧を比
   較して前記第１の定電流源の電流を引き込むスイッチン
   グトランジスタとを備え、前記スイッチングトランジス
   タをオンオフすることにより前記抵抗に生じる電圧差を
   ヒステリシス幅とするように構成されたヒステリシス付
   きコンパレータ。