JPH04318418A - 磁気式エンコーダ信号処理回路 - Google Patents
磁気式エンコーダ信号処理回路Info
- Publication number
- JPH04318418A JPH04318418A JP8655291A JP8655291A JPH04318418A JP H04318418 A JPH04318418 A JP H04318418A JP 8655291 A JP8655291 A JP 8655291A JP 8655291 A JP8655291 A JP 8655291A JP H04318418 A JPH04318418 A JP H04318418A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal processing
- processing circuit
- comparator
- magnetic encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009738 saturating Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、磁気式エンコーダ等の
信号処理回路に関する。
信号処理回路に関する。
【0002】
【従来の技術】従来の磁気式エンコーダの信号処理回路
を図3に示す。図において、1はブリッジ構成された素
子、2は増幅回路、3はコンパレータ、4は電源、5は
基準電圧である。動作は以下の通りである。
を図3に示す。図において、1はブリッジ構成された素
子、2は増幅回路、3はコンパレータ、4は電源、5は
基準電圧である。動作は以下の通りである。
【0003】MR素子は、外部磁界の強弱の変化に従っ
てその抵抗値が変わる。そこで、MR素子1の4本のM
R素子を、上下、対角にてそれぞれ電気角で180度ず
らして空間的に配置すると、ブリッジ構成されたMR素
子の中間端子には、正弦波状の信号でかつ正相と逆相の
信号が発生する。そこで、この微弱な信号を増幅器2で
増幅し、コンパレータ3にて、基準電圧5と比較し、コ
ンパレータ3の出力より、ロジック的な信号が得られる
。
てその抵抗値が変わる。そこで、MR素子1の4本のM
R素子を、上下、対角にてそれぞれ電気角で180度ず
らして空間的に配置すると、ブリッジ構成されたMR素
子の中間端子には、正弦波状の信号でかつ正相と逆相の
信号が発生する。そこで、この微弱な信号を増幅器2で
増幅し、コンパレータ3にて、基準電圧5と比較し、コ
ンパレータ3の出力より、ロジック的な信号が得られる
。
【0004】実際の増幅器2の回路構成を図4に示す。
図において図3と同一符号の物は同一物を示す。動作の
概略は次の通りである。
概略は次の通りである。
【0005】トランジスタ6、7は差動増幅器を構成し
、ダイオード8とトランジスタ9は、カレントミラー回
路を構成する。一方、トランジスタ12と電圧源13に
て定電流源を構成し、差動増幅器の電流源となる。トラ
ンジスタ10は、電圧源13とトランジスタ11にて構
成される定電流源を負荷とし増幅が行なわれる。
、ダイオード8とトランジスタ9は、カレントミラー回
路を構成する。一方、トランジスタ12と電圧源13に
て定電流源を構成し、差動増幅器の電流源となる。トラ
ンジスタ10は、電圧源13とトランジスタ11にて構
成される定電流源を負荷とし増幅が行なわれる。
【0006】
【発明が解決しようとする課題】しかし、前述の従来技
術では、入力信号として過大なものが入ってくると、プ
ラス側の過大入力に対しては、トランジスタ11が、一
方、マイナス側の過大入力に対しては、トランジスタ1
0がそれぞれ飽和するという現象がある。これらの場合
の出力波形のタイミング図を図5に示す。図においては
、プラス側の過大入力の場合を示している。図中(1)
は理想的な出力波形であるがトランジスタが飽和現象か
ら回復するまでには、図中(2)のtdの遅れ時間をと
もなうことから、増幅器2の出力は図中(2)の〔A〕
から〔B〕になり、コンパレータ3からの出力波形のパ
ルス幅が図中(3)のtdだけ変化してしまう。 以上の様にして出力波形のデューティーが変化したり、
出力パルスの立上り、立下りのタイミングがずれてしま
うという問題点を有する。
術では、入力信号として過大なものが入ってくると、プ
ラス側の過大入力に対しては、トランジスタ11が、一
方、マイナス側の過大入力に対しては、トランジスタ1
0がそれぞれ飽和するという現象がある。これらの場合
の出力波形のタイミング図を図5に示す。図においては
、プラス側の過大入力の場合を示している。図中(1)
は理想的な出力波形であるがトランジスタが飽和現象か
ら回復するまでには、図中(2)のtdの遅れ時間をと
もなうことから、増幅器2の出力は図中(2)の〔A〕
から〔B〕になり、コンパレータ3からの出力波形のパ
ルス幅が図中(3)のtdだけ変化してしまう。 以上の様にして出力波形のデューティーが変化したり、
出力パルスの立上り、立下りのタイミングがずれてしま
うという問題点を有する。
【0007】そこで、本発明はこのような問題点を解決
するもので、その目的とするところは、入力信号の強弱
の変化に対し、出力パルスのデューティー及び立上り、
立下りのタイミングの安定した磁気式エンコーダ信号処
理回路を提供するところにある。
するもので、その目的とするところは、入力信号の強弱
の変化に対し、出力パルスのデューティー及び立上り、
立下りのタイミングの安定した磁気式エンコーダ信号処
理回路を提供するところにある。
【0008】
【課題を解決するための手段】本発明の磁気式エンコー
ダ信号処理回路は、ブリッジ構成されたMR素子を電源
と接地電位に接続し、中間端子を差動増幅器の入力に接
続し、差動増幅器の2つの出力を、コンパレータの入力
端子に接続したことを特徴とする。
ダ信号処理回路は、ブリッジ構成されたMR素子を電源
と接地電位に接続し、中間端子を差動増幅器の入力に接
続し、差動増幅器の2つの出力を、コンパレータの入力
端子に接続したことを特徴とする。
【0009】
【作用】本発明の上記の構成によれば、MR素子からの
信号を差動増幅器にて増幅し、差動増幅器のバランス出
力をそのままコンパレータに入力することによって、ト
ランジスタの飽和現象の発生を無くし、バランスのとれ
た出力をコンパレータの入力とすることによって、温度
特性、対電圧特性を良好にするものである。
信号を差動増幅器にて増幅し、差動増幅器のバランス出
力をそのままコンパレータに入力することによって、ト
ランジスタの飽和現象の発生を無くし、バランスのとれ
た出力をコンパレータの入力とすることによって、温度
特性、対電圧特性を良好にするものである。
【0010】
【実施例】図1は本発明の一実施例における磁気式エン
コーダ信号処理回路の回路図である。図において、図3
、図4と同一符号の物は同一物を示し同一の動作を行な
う。図において、14、15は抵抗器である。動作は以
下の通りである。
コーダ信号処理回路の回路図である。図において、図3
、図4と同一符号の物は同一物を示し同一の動作を行な
う。図において、14、15は抵抗器である。動作は以
下の通りである。
【0011】トランジスタ6、7は差動増幅器を構成す
る。そして、負荷抵抗として抵抗器14、15が接続さ
れている。この増幅器の出力は、抵抗器14、15の両
方から得られ、正相と逆相でかつ直流的にバランスのと
れたものとなる。これらの出力をコンパレータ3に入力
し、コンパレータ3の出力よりロジック的な出力が得ら
れる。
る。そして、負荷抵抗として抵抗器14、15が接続さ
れている。この増幅器の出力は、抵抗器14、15の両
方から得られ、正相と逆相でかつ直流的にバランスのと
れたものとなる。これらの出力をコンパレータ3に入力
し、コンパレータ3の出力よりロジック的な出力が得ら
れる。
【0012】ここで、MR素子1からの入力が過大な場
合の動作を考える。例えば、トランジスタ6、7のベー
ス入力において、トランジスタ6のベース側の方が高く
なるような過大入力の場合には、トランジスタ6がカッ
トオフし、トランジスタ7が導通するという状態になり
、トランジスタ12と電圧源13にて構成される定電流
源から供給される電流は、すべてトランジスタ7に流れ
ることになる。この時に、トランジスタ7のコレクタエ
ミッタ間電圧が最小になることから、抵抗器15の定数
の値をトランジスタ7のコレクタエミッタ電圧が、トラ
ンジスタのコレクタエミッタの飽和電圧以下にならない
ように設定することによって、トランジスタの飽和現象
を防止することが出来る。
合の動作を考える。例えば、トランジスタ6、7のベー
ス入力において、トランジスタ6のベース側の方が高く
なるような過大入力の場合には、トランジスタ6がカッ
トオフし、トランジスタ7が導通するという状態になり
、トランジスタ12と電圧源13にて構成される定電流
源から供給される電流は、すべてトランジスタ7に流れ
ることになる。この時に、トランジスタ7のコレクタエ
ミッタ間電圧が最小になることから、抵抗器15の定数
の値をトランジスタ7のコレクタエミッタ電圧が、トラ
ンジスタのコレクタエミッタの飽和電圧以下にならない
ように設定することによって、トランジスタの飽和現象
を防止することが出来る。
【0013】図2は本発明の一実施例における磁気式エ
ンコーダ信号処置回路の回路である。図において、図1
、図3、図4と同一符号の物は同一物を示し同一の動作
を行なう。図において、16、17はトランジスタ、1
8はトランジスタ、19は電圧源、20、21は抵抗器
である。動作は以下の通りである。
ンコーダ信号処置回路の回路である。図において、図1
、図3、図4と同一符号の物は同一物を示し同一の動作
を行なう。図において、16、17はトランジスタ、1
8はトランジスタ、19は電圧源、20、21は抵抗器
である。動作は以下の通りである。
【0014】トランジスタ16、17は差動増幅器を構
成する。そして、負荷抵抗として抵抗器20、21が接
続されている。さらに、トランジスタ6、7も差動増幅
器を構成する。そして、負荷抵抗として抵抗器14、1
5が接続されている。この差動増幅器2段で構成された
増幅器2の出力は、コンパレータ3に接続されコンパレ
ータ3の出力よりロジック的な出力が得られる。
成する。そして、負荷抵抗として抵抗器20、21が接
続されている。さらに、トランジスタ6、7も差動増幅
器を構成する。そして、負荷抵抗として抵抗器14、1
5が接続されている。この差動増幅器2段で構成された
増幅器2の出力は、コンパレータ3に接続されコンパレ
ータ3の出力よりロジック的な出力が得られる。
【0015】図1と異なる点は、差動増幅器が2段接続
されていることから、増幅器2の増幅度が高くなり、小
さい入力信号にも対応出来ることである。
されていることから、増幅器2の増幅度が高くなり、小
さい入力信号にも対応出来ることである。
【0016】なお、MR素子1からの入力が過大な場合
の動作については、図1の場合と同様であり、図1の差
動増幅器がPNPトランジスタで構成されているのに対
し、図2の場合の初段の差動増幅器がNPNトランジス
タで構成されている点が異なっているのみである。また
図のトランジスタ6、7で構成される次段の差動増幅器
のトランジスタ6、7が飽和現象を発生しないようにす
る方法は、初段の差動増幅器の場合と同様であるが、さ
らに、次段の差動増幅器のトランジスタ6、7のベース
とベースの間に、2本のダイオードを順逆両方向の並び
で、並列接続したリミッターを接続することによって、
その飽和防止出来る範囲を拡げることが出来る。
の動作については、図1の場合と同様であり、図1の差
動増幅器がPNPトランジスタで構成されているのに対
し、図2の場合の初段の差動増幅器がNPNトランジス
タで構成されている点が異なっているのみである。また
図のトランジスタ6、7で構成される次段の差動増幅器
のトランジスタ6、7が飽和現象を発生しないようにす
る方法は、初段の差動増幅器の場合と同様であるが、さ
らに、次段の差動増幅器のトランジスタ6、7のベース
とベースの間に、2本のダイオードを順逆両方向の並び
で、並列接続したリミッターを接続することによって、
その飽和防止出来る範囲を拡げることが出来る。
【0017】
【発明の効果】以上述べたように、本発明によれば増幅
回路を差動増幅器のみで構成することによって、トラン
ジスタの飽和現象が発生しなくなり、飽和によるデュー
ティーの変化及び出力パルスの立上り、立下りのタイミ
ングのずれは発生しなくなる。
回路を差動増幅器のみで構成することによって、トラン
ジスタの飽和現象が発生しなくなり、飽和によるデュー
ティーの変化及び出力パルスの立上り、立下りのタイミ
ングのずれは発生しなくなる。
【0018】また、差動出力をコンパレータの入力とす
ることによって温度特性、対電圧特性を良好にするとい
う効果を有する。
ることによって温度特性、対電圧特性を良好にするとい
う効果を有する。
【図1】本発明の一実施例における磁気式エンコーダ信
号処理回路の回路図。
号処理回路の回路図。
【図2】本発明の一実施例における磁気式エンコーダ信
号処理回路の回路図。
号処理回路の回路図。
【図3】従来の磁気式エンコーダの信号処理回路のブロ
ック図。
ック図。
【図4】従来の磁気式エンコーダの信号処理回路の回路
図。
図。
【図5】磁気式エンコーダの信号処理回路の出力波形を
示すタイミング図。
示すタイミング図。
1 ブリッジ構成されたMR素子
2 増幅器
3 コンパレータ
6、7、16、17 トランジスタ
14、15、20、21 抵抗器
4、13、19 電圧源
Claims (1)
- 【請求項1】ブリッジ構成されたMR素子を電源と接地
電位に接続し、中間端子を差動増幅器の入力に接続し、
差動増幅器の2つの出力を、コンパレータの入力端子に
接続したことを特徴とする磁気式エンコーダ信号処理回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8655291A JPH04318418A (ja) | 1991-04-18 | 1991-04-18 | 磁気式エンコーダ信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8655291A JPH04318418A (ja) | 1991-04-18 | 1991-04-18 | 磁気式エンコーダ信号処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04318418A true JPH04318418A (ja) | 1992-11-10 |
Family
ID=13890169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8655291A Pending JPH04318418A (ja) | 1991-04-18 | 1991-04-18 | 磁気式エンコーダ信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04318418A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009063408A (ja) * | 2007-09-06 | 2009-03-26 | Sharp Corp | 光学式エンコーダおよびそれを備えた電子機器 |
-
1991
- 1991-04-18 JP JP8655291A patent/JPH04318418A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009063408A (ja) * | 2007-09-06 | 2009-03-26 | Sharp Corp | 光学式エンコーダおよびそれを備えた電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04318418A (ja) | 磁気式エンコーダ信号処理回路 | |
JPS60254905A (ja) | バイポーラ増幅器回路 | |
US3446987A (en) | Variable resistance circuit | |
US4081698A (en) | Step-to-impulse conversion circuit | |
US4132907A (en) | Full wave rectifier circuit | |
JPH0760993B2 (ja) | 比較器 | |
JP3221058B2 (ja) | 整流回路 | |
JPS6143018A (ja) | 信号切換回路 | |
JPH0746074Y2 (ja) | ブリツジ回路のスイツチング素子保護回路 | |
SU1094122A1 (ru) | Дифференциальный выпр митель | |
JP2554543B2 (ja) | 電源回路 | |
JPS63304706A (ja) | リミタ増幅回路 | |
JPH054048Y2 (ja) | ||
JPH0526828Y2 (ja) | ||
JPH0588566B2 (ja) | ||
JPH0472410B2 (ja) | ||
JPH0296411A (ja) | カレントミラー回路 | |
JPH04322511A (ja) | ヒステリシスコンパレータ回路 | |
JPS60148207A (ja) | クランプ回路付差動増幅回路 | |
JPS63101766A (ja) | 電圧比較回路 | |
JPH0472409B2 (ja) | ||
JPH04258085A (ja) | クリップ回路 | |
JPH0236792A (ja) | 誘導負荷駆動回路 | |
JPH03150921A (ja) | ヒステリシス付きコンパレータ | |
JPH0525835U (ja) | 比較回路 |