JPS63101766A - 電圧比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、波形整形回路等に用いられるヒステリシス
機能を有する電圧比較回路に関し、特に集積回路化にあ
たり、その回路構成の単純化に関する。

（従来の技術） 第２図は従来のヒスプリシス機能を有する電圧比較回路
を示す回路図ぐある。同図において、Ｖｏｏは電ｍ電圧
、Ｉは電流源、ＩＮは入力信号、００丁は出力４ｇ号、
０１〜Ｑ６はトランジスタで、トランジスタＱ１．Ｑ２
はＰＮＰ型であり、トランジスタＱ３〜Ｑ６はＮＰＮ型
である。また、Ｒ１−Ｒ５は抵抗である。

トランジスタＱ１は入力信＠ＩＮをベース電圧としてお
り、一方、トランジスタＱ２は電源電圧■　を抵抗Ｒ１
〜Ｒ３で分圧した比較電圧ＶｒＯｆＣ をベース電圧とし、両者が差動増Ｉｔ！＠路の差動対を
構成した入力段となっている。トランジスタＱ３、Ｑ４
は対になり、カレントミラーを構成して上記差動対に能
動負荷を与えている。また、トランジスタＱ２のコレク
タは抵抗Ｒ４，Ｒ５を介してトランジスタＱ５．Ｑ６の
ベースを接続され、該トランジスタＱ５．Ｑ６は出力段
の駆動トランジスタとして働く。トランジスタＱ５の出
力は正帰還用として利用され、そのコレクタおよびエミ
ッタは抵抗Ｒ３の両端に接続されている。トランジスタ
Ｑ６の出力は上記差動対における電圧比較の結果をとり
出すための出力信号０４ＪＴとして利用される。Ｒ４，
Ｒ５はトランジスタＱ５とトランジスタＱ６がオンする
とぎの各々のベース電流の後に詳述するアンバランスを
防止するためのバランス抵抗である。

以りのような構成において、電圧比較回路の比較電圧Ｖ
、。、は、抵抗Ｒ１〜Ｒ３により、電源電圧Ｖ。０を抵
抗Ｒ１〜Ｒ３の抵抗比で分圧した値で与えられる。

入力信号ＩＮの電圧が十分に低いとき、トランジスタＱ
１がオン、トランジスタＱ２がオフ状態なのでトランジ
スタＱ５はオフ状態となる。ここで各トランジスタ０１
〜Ｑ６の飽和電圧をＯＶとして近似すると で求まる■ｒｅｆが比較電圧となる。

いま入力信号ＩＮの電圧をＯＶからＶ。０に向けて上昇
させた場合、入力信号ＩＮの電圧が（１）式で求めた比
較電圧■ｒｅｆを超えると、トランジスタＱ１がオフ状
態、トランジスタＱ２がオン状態となり、トランジスタ
Ｑ５にベース電流が供給される。その結果、トランジス
タＱ５がオン状態となり、この時の比較電圧Ｖｒｅｆは
トランジスタＱ５が導通することにより、 となる。次に入力信号ＩＮの電圧を下降させると、上記
（２）式の比較電圧Ｖｒ８ｆを境界としてトランジスタ
Ｑ１がオン、トランジスタＱ２がオフの状態に戻る。

このことは、入力信号ＩＮの立上り時、立下り時の比較
電圧■、。ｆが異なることを意味し、立上り時の比較電
圧ｖｒｅｆは（１）式に従い、立下り時の比較電圧■、
。ｒは（２）式に従うことになる。このようなヒステリ
シス機能をもたせることは、立上りの遅い入力電圧波形
を、波形整形する際には有効な手段となる。このように
、トランジスタＱ５は比較電圧■、。ｆにヒステリシス
を付けるための正帰還の目的に使用される。

ところで、トランジスタＱ５がオン状態となる時、当然
トランジスタＱ６もオン状態となる訳であるが、両者の
ベース７！ｉ流のバランスを保つためにバランス抵抗Ｒ
４，Ｒ５が必要となる。

第２図の回路においてバランス抵抗Ｒ４，Ｒ５がない場
合、トランジスタＱ６の負荷電流が小さければ、トラン
ジスタＱ６が深く飽和してしまい、トランジスタＱ２の
コレクタから供給されるｗ１流の大半がトランジスタＱ
６のベース・コレクタ間に抜けてしまう可能性がある。

その結果、トランジスタＱ５を駆動させるベース電流が
不足してしまうという不具合が生じる。

また逆に、トランジスタＱ５が飽和すると、トランジス
タＱ６のベース電流が不足して、駆動できるコレクタｆ
ｆ１ｌの能力が予定より減少してしまうという不具合も
生ずる。

このように、エミッタ接地のトランジスタＱ５゜Ｑ６を
ベース共通接続したときに、飽和するトランジスタにベ
ース電流の供給が集中しないようにするために、バラン
ス抵抗Ｒ４，Ｒ５は必要となる。

〔発明が解決しようとする問題点〕

以上説明したように、従来のヒステリシス機能を有する
電圧比較回路は、その出力段をトランジスタＱ５を帰還
用、トランジスタＱ６を出力用と分けて設ける必要が生
ずる。また、このように分けることにより°、前述した
ようにトランジスタＱ５、Ｑ６のベース電流のアンバラ
ンスを防止するために、バランス抵抗Ｒ４，Ｒ５を設置
する必要もあり、ヒステリシス機能をもたせるために多
くの素子を使用することになり、集積回路化した場合の
回路面積が大きくなるという問題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、ヒステリシス機能をもたせるために使用す
る素子数を削減し、集積回路化した場合の回路面積が小
さくて済む電圧比較回路を得ることを目的とする。

〔問題を解決するための手段〕

この発明にかかる電圧比較回路は、入力電圧がベースに
印加される第１のトランジスタと比較電圧がベースに印
加される第２のトランジスタを対にし各々の一方電橿が
高電位側、他方電極が低電位側に導かれるようにしだ差
動増幅形式の入力段と、前記高電位側と前記第２のトラ
ンジスタのベース間に設けられた少なくとも１つの第１
の抵抗と、前記低電位側と前記第２のトランジスタのベ
ース間に設けられた複数の第２の抵抗と、ベースが前記
第２のトランジスタの他方電極と接続され、エミッタと
第１のコレクタ間に前記第２の抵抗における所定の抵抗
を接続し、第２のコレクタより出力を導くようにした逆
動作のマルチコレクタトランジスタとを備えた構成とな
っている。

〔作用〕

この発明においては、使用されるマルチコレクタトラン
ジスタを逆動作としているため、飽和した場合の逆方向
特性のエミッタ接地電流増幅率が高くなり、当該マルチ
コレクタトランジスタのいずれかのコレクタが飽和して
も、その飽和電流が少なくてすむことからベース電流全
体に与える影響は小さくなる。さらに、コレクタを複数
個もつことから、１つの素子で複数の出力を導出するこ
とができる。

（実施例） 第１図は、この発明の一実施例であるヒステリシス機能
を有する電圧比較回路を示す回路図である。同図におい
てＱ１〜Ｑ４．Ｒ１−Ｒ３，Ｖｏｏ。

１、ＩＮ、０ｔＪＴは従来と同様なので説明は省略する
。Ｑ７は逆動作のＮＰＮ型マルチ］レコレクタンジスタ
である。逆動作とは、トランジスタの通常エミッタと呼
ばれている箇所をコレクタとして、通常コレクタと呼ば
れている箇所をエミッタとして用いるようにトランジス
タの電極を接続したものである。トランジスタＱ２のコ
レクタは、トランジスタＱ７のベースに接続される。ト
ランジスタＱ７のコレクタは２つ用意され、一方は正帰
還用、他方は出力端子用として使用される。すなわちマ
ルチコレクタトランジスタＱ７は、第２図で示した従来
の抵抗Ｒ３，Ｒ４、トランジスタＱ５．Ｑ６の４素子分
の働きをする。

動作は基本的には従来と同じであり、トランジスタＱ２
のコレクタ電流の変化をマルチコレクタトランジスタＱ
７を介して出力信号ＯＵＴとして取出すとともに、マル
チコレクタトランジスタＱ７の導通／非導通により抵抗
Ｒ１〜Ｒ３の分圧比を変えて比較電圧■、。、を変化さ
せるようにしている。このときマルチコレクタトランジ
スタＱ７は逆動作としているため、飽和したときの逆方
向特性のエミッタ接地電流増幅率ｈＦＥが通常動作の場
合の１０〜２０前後と比較して１００〜２００と高いた
め、トランジスタＱ７の一方のコレクタが飽和してもそ
のベース・コレクタ間を流れる電流が少なくすみ、マル
チコレクタトランジスタＱ７全体としてベース電流が不
足することはない。

このため、第２図で示した従来技術のバランス抵抗Ｒ４
，Ｒ５を設ける必要はなく、ベースを共通にすることが
できる。さらに、マルチコレクタ出力なので、複数の出
力を導出するために出力段のトランジスタを複数個設置
する必要がなく、マルチコレクタトランジスタＱ７の１
素子で十分である。

なおマルチコレクタトランジスタＱ７は逆動作であるた
め、その順方向特性のエミッタ接地電流増幅率ｈＦＥは
通常動作の場合の１００〜２００と比較して１０〜２０
前模と小さくなる。したがって電流源Ｉの電流値と出力
ＯＵＴの負荷電流との関係はそのｈＦＥｇ）大きさに応
じて設定しておく必要がある。

このように、従来の電圧比較回路がヒステリシス機能を
もたせるため、４素子で行っていた回路構成を逆動作の
マルチコレクタトランジスタＱ７の１素子で置き換えて
構成できるため、回路構成が単純化され、集積回路化し
た場合の回路面積が削減できる。

〔発明の効果〕

以上説明したように、この発明によれば、逆動作のマル
チコレクタトランジスタを用いることによりヒステリシ
ス機能をもたせるために使用する素子数を削減するよう
にしたので、回路構成が簡単化され集積回路化した場合
の回路面積が小さくて済むという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示１ヒスプリシス機能を
有する電圧比較回路を示す回路図、第２図は従来の同回
路図である。 図において０１〜Ｑ６はトランジスタ、Ｑ７はマルチコ
レクタトランジスタ、Ｒ１−Ｒ３は抵抗、Ｒ４，Ｒ５は
バランス抵抗である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）入力電圧がベースに印加される第１のトランジス
   タと比較電圧がベースに印加される第２のトランジスタ
   を対にし各々の一方電極が高電位側、他方電極が低電位
   側に導かれるようにした差動増幅形式の入力段と、 前記高電位側と前記第２のトランジスタのベース間に設
   けられた少なくとも１つの第１の抵抗と、前記低電位側
   と前記第２のトランジスタのベース間に設けられた複数
   の第２の抵抗と、 ベースが前記第２のトランジスタの他方電極と接続し、
   エミッタと第１のコレクタ間に前記第２の抵抗における
   所定の抵抗を接続し、第２のコレクタより出力を導くよ
   うにした逆動作のマルチコレクタトランジスタとを備え
   た電圧比較回路。