JPH0528951Y2

JPH0528951Y2 -

Info

Publication number: JPH0528951Y2
Application number: JP8353086U
Authority: JP
Priority date: 1986-05-30
Filing date: 1986-05-30
Publication date: 1993-07-26
Anticipated expiration: 2001-05-30
Also published as: JPS62195379U

Description

【考案の詳細な説明】〔産業上の利用分野〕この考案は高圧電源回路に関し、特にトランス
の出力巻線に共通接続された中圧回路および高圧
負荷回路に流れる出力電流を個別に検出する、高
圧電源回路に関する。

〔従来技術〕

第５図は従来の高圧電源回路の一例を示す回路
図である。この従来回路では、トランス１の出力
巻線１ａの高電位側に、中圧回路２と高圧負荷回
路３とが共通接続される。この従来回路はたとえ
ば電子複写機に用いられ、中圧回路２はたとえば
現像バイアス回路であり、高圧負荷回路３はコロ
ナ帯電器を含む。出力巻線の高電位側の出力電圧
がそのコロナ帯電器すなわち高圧負荷回路３に必
要な電圧以上のときには、中圧回路２と高圧負荷
回路３とが同時に動作可能となる。しかしなが
ら、その出力電圧がコロナ放電電圧以下になる
と、中圧回路２および高圧負荷回路３が動作不能
になる。

〔考案が解決しようとする課題〕

第５図の従来回路では、中圧回路２および高圧
負荷回路３が動作しているときでも、中圧回路２
に流れる電流は検出抵抗Rfを通らないので、高
圧負荷回路３に流れる電流のみを検出して出力電
圧を制御している。また、高圧負荷回路３が動作
可能ではあつてもオフしているときには、検出抵
抗Rfに電流が流れないので、電流を検出して出
力電圧を制御するすることはできない。

それゆえに、この考案の主たる目的は、それぞ
れの動作状態に応じて中圧回路または高圧負荷回
路に流れる電流を個別に検出して出力電圧を制御
することができる、高圧電源回路を提供すること
である。

〔課題を解決するための手段〕

この考案は、簡単にいえば、出力巻線を有する
トランス、一端が出力巻線の低電位側に接続され
かつ他端が基準電位に接続される第１の抵抗およ
びスイツチング素子の直列回路、直列回路に並列
接続される第２の抵抗、一端が出力巻線の高電位
側に接続されかつ他端が第１の抵抗およびスイツ
チング素子の直列接続点に接続される中圧回路、
出力巻線の高電位側と基準電位との間に接続され
る高圧負荷回路、出力巻線の低電位側の電圧を基
準電圧と比較することによつて出力巻線の高電位
側の出力電圧を制御する出力電圧制御手段、高圧
負荷回路を動作させるとき制御信号に応答してス
イツチング素子をオンする第１の手段、および高
圧負荷回路を動作させないとき制御信号に応答し
てスイツチング素子をオフする第２の手段を備え
る、高圧電源回路である。

〔作用〕

高圧負荷回路を動作させるとき、第１の手段に
よつて制御回路からの信号に応答してスイツチン
グ素子がオンされる。したがつて、高圧負荷回路
に流れる電流は、第１および第２の抵抗を通る。
一方、中圧回路に流れる電流はスイツチング素子
がオンされているため、第１および第２の抵抗に
は流れ込まない。したがつて、高圧負荷回路が動
作しているときには、第１および第２の抵抗によ
つて、高圧負荷回路の電流のみを検出し、出力電
圧を制御する。

また、制御回路からの信号に応答して、第２の
手段によつてスイツチング素子がオフされると、
第２の抵抗には電流が流れる。この電流を検出し
て出力電圧制御手段が出力電圧を高圧負荷回路の
動作開始電圧以下に下げると、高圧負荷回路は非
動作状態となる。このときには、少なくとも第２
の抵抗を流れる中圧回路の電流によつて出力電圧
制御手段が出力電圧を制御する。このようにし
て、高圧負荷回路は、等価的にオン−オフされ
る。

〔考案の効果〕

この考案によれば、高圧負荷回路が動作してい
るときには高圧負荷回路に流れる電流だけを検出
することができ、高圧負荷回路を動作させないと
ときには中圧回路に流れる電流だけを検出するこ
とができるので、それぞれの状態において個別に
電流を検出して出力電圧制御手段によつて出力電
圧を制御することができる。

この考案の上述の目的、その他の目的、特徴お
よび利点は、図面を参照して行なう以下の実施例
の詳細な説明から一層明らかとなろう。

〔実施例〕

第１図はこの考案の一実施例を示す回路図であ
る。この実施例は、たとえば電子複写機などに利
用され得る回路として示され、その出力が「負」
の場合である。

トランス１０は出力巻線１２を含む。この出力
巻線１２の低電位側１２ａは、電界効果トランジ
スタ（FET）１４のドレインに接続される。こ
のFET１４のソースは、第１の抵抗R₁を介して
接地される。出力巻線１２ａの低電位側１２ａお
よびFET１４のドレインの接続点と基準電位と
の間には、FET１４と第１の抵抗R₁との直列回
路に対して第２の抵抗R₂が並列接続される。

FET１４のゲートには、フリツプフロツプ２
６の反転出力が与えられる。このフリツプフロ
ツプ２６のセツト入力Ｓまたはリセツト入力Ｒ
は、図示しない制御回路から与えられる。

出力巻線１２の高電位側１２ｂにはダイオード
１３のカソードが接続され、そのダイオードのア
ノードには、たとえば現像バイアス回路を含む中
圧回路１８の一端が適宜の抵抗を介して接続され
る。中圧回路１８の他端は、FET１４と第１の
抵抗R₁との直列接続点２０に接続される。そし
て、コロナ帯電器２４を含む高圧負荷回路２２は
ダイオード１３のアノードと基準電位との間に接
続される。

出力巻線１２の低電位側１２ａとFET１４と
の接続点１６の電位は、電圧比較器２８の（−）
端子に接続される。電圧比較器２８の（＋）端子
には、比較基準電圧源３０が接続される。そし
て、電圧比較器２８の出力は、適宜の増幅回路を
通して、npnトランジスタ３２のベースに接続さ
れる。このトランジスタ３２は、トランス１０の
入力巻線３４と基準電位との間に接続される。す
なわち、入力巻線３４がトランジスタ３２を介し
て接地される。

動作において、高圧負荷回路２２を動作させる
場合、図示しない制御回路からの信号で第１の手
段としてのフリツプフロツプ２６をリセツトす
る。応じて、このフリツプフロツプ２６の反転出
力がハイレベルとなり、FET１４がオンする。
そうすると、高圧負荷回路２２の電流I₁は、第１
図の実線矢印で示すように、第１の抵抗R₁と第
２の抵抗R₂とを通つて流れる。

一方、中圧回路１８の電流I₂は、出力巻線１２
の低電位側１２ａからFET１４を経由して直接
流れ込み、上述の２つの抵抗R₁およびR₂のいず
れをも通らない。

このとき、電圧比較器２８によつて、接続点１
６の電圧を検出することによつて、第１の抵抗
R₁および第２の抵抗₂に流れる電流すなわち高圧
負荷回路２２に流れる電流I₁のみを検出すること
ができる。一方、中圧回路１８に流れる電流I₂
は、FET１４のみを経由して第１および第２の
抵抗R₁およびR₂には流れないため、接続点１６
の電圧に何等影響を与えることはない。このよう
に、高圧負荷回路２２が動作するときには、電圧
比較器２８は、高圧負荷回路２２に流れる電流I₁
にのみ応答することになる。この電圧比較器２８
によつて、トランジスタ３２を制御することによ
つて、I₁・｛R₁R₂／（R₁＋R₂）｝を一定にするよ
うに制御できる。

次に、高圧負荷回路２２を非動作状態にするた
めには、図示しない制御回路からの信号によつて
第２の手段としてのフリツプフロツプ２６をセツ
トする。したがつて、その非反転出力Ｑがハイレ
ベルとなり、反転出力がローレベルになる。そ
のため、FET１４はオフされる。この状態では、
中圧回路１８には、第１図の点線矢印で示すよう
に、電流I₂′が流れる。すなわち、中圧回路１８
に流れる電流I₂′は、第２の抵抗R₂および第１の
抵抗R₁を通つて流れる。また、高圧負荷回路２
２に流れる電流I₁′は第２の抵抗R₂のみを通つて
流れる。

電圧比較器２８は、その接続点１６の電圧に応
じて、電圧R₂×（I₁′＋I₂′）が一定になるように、
トランジスタ３２を制御する。

そして、接続点１６の電圧に応じて、出力巻線
１２の高電位側１２ｂからの出力電圧を、高圧負
荷回路２２に含まれるコロナ帯電器２４の放電開
始電圧（たとえば2kV）以下に下げる。これによ
つて、高圧負荷回路２２に流れる電流I₁′が「０」
になり、等価的に、高圧負荷回路２２がオフ状態
になる。このようにして、高圧負荷回路２２をオ
フしたときには、出力電圧は中圧回路１８に流れ
る電流I₂′によつてのみ制御される。

このように、第１図実施例によれば、高圧負荷
回路２２に含まれるコロナ帯電器２４は、第２図
に示す或る電圧V_O′ではコロナ放電が生じず、し
たがつて電流I₁′は結果的に流れないことになる。
そこで、（I₁′＋I₂′）R₂のI₁′を「０」にするよう
に、高電位側１２ｂの電圧をV_O′以下に設定すれ
ば、中圧回路１８だけを動作させることができ、
したがつて高圧負荷回路２２だけをオンまたはオ
フすることができる。

なお、このような関係から、実施例では、中圧
回路１８の電圧は、コロナ帯電器２４のコロナ放
電開始電圧以下の電圧でなければならない。

この実施例によれば、中圧回路と高圧負荷回路
とによつて個別のトランスを用いる必要がなく、
１つのトランスの出力巻線を共用することができ
る。

第３図はこの考案の他の実施例を示す回路図で
ある。この実施例はその出力が「正」の場合であ
る。

トランス１０の出力巻線１２の低電位側１２ａ
は、FET１４と第１の抵抗R₁との直列接続を介
して接地される。このFET１４と第１の抵抗R₁
との直列回路には、第２の抵抗R₂が並列接続さ
れる。

FET１４のゲートには、第１図実施例と同じ
ように、フリツプフロツプ２６の反転出力が与
えられる。

中圧回路１８は、ダイオード１３のカソードお
よびアノードを通して、出力巻線１２の高電位側
１２ｂとFET１４および第１の抵抗R₁の直列接
続点２０との間に接続される。そして、コロナ帯
電器２４を含む高圧負荷回路２２は、出力巻線１
２の高電位側と基準電位との間に接続される。

出力巻線１２の低電位側１２ａとFET１４と
の接続点１６は、さらに、電圧比較器２８の
（＋）端子に接続される。電圧比較器２８の（−）
端子には、比較基準電圧源３１が接続される。そ
して、電圧比較器２８の出力は、適宜の増幅回路
を通して、npnトランジスタ３２のベースに接続
される。このトランジスタ３２を介して、トラン
ス１０の入力巻線３４が接地される。

動作において、高圧負荷回路２２を動作させる
場合、図示しない制御回路からの信号で第１の手
段としてのフリツプフロツプ２６をセツトする。
応じて、このフリツプフロツプ２６の反転出力
がローレベルとなり、FET１４がオンする。し
たがつて、高圧負荷回路２２の電流I₁は、第３図
の実線矢印で示すように、第１の抵抗R₁と第２
の抵抗R₂とを通つて流れる。

一方、中圧回路１８の電流I₂は、第３図の実線
矢印で示すように、上述の２つの抵抗R₁および
R₂のいずれをも通らない。

したがつて、電圧比較器２８によつて、接続点
１６の電圧を検出することによつて、第１の抵抗
R₁および第２の抵抗R₂に流れる電流すなわち高
圧負荷回路２２に流れる電流I₁のみを検出するこ
とができる。このように、高圧負荷回路２２が動
作するときには、電圧比較器２８は、高圧負荷回
路２２に流れる電流I₁にのみ応答することにな
る。そして、この電圧比較器２８によつて、トラ
ンジスタ３２を制御することによつて、I₁・｛R₁
R₂／（R₁＋R₂）｝を一定にするように制御でき
る。

次に、高圧負荷回路２２を非動作状態にするた
めには、図示しない制御回路からの信号によつて
第２の手段としてのフリツプフロツプ２６をリセ
ツトする。したがつて、その非反転出力Ｑがロー
レベルとなり、反転出力がハイレベルになる。
そのため、FET１４はオフされ、中圧回路１８
には、第３図の点線矢印で示すように、電流I₂′
が流れる。すなわち、中圧回路１８に流れる電流
I₂′は、第２の抵抗R₂および第１の抵抗R₁を通つ
て流れる。また、高圧負荷回路２２に流れる電流
I₁′は第２の抵抗R₂を通つて流れる。

電圧比較器２８は、その接続点１６の電圧V₁₆
に応じて、R₂（I₁′＋I₂′）が一定になるように、
トランジスタ３２を制御する。

そして、接続点１６の電圧に応じて、出力巻線
１２の高電位側１２ｂからの出力電圧を、高圧負
荷回路２２に含まれるコロナ帯電器２４の放電開
始電圧（たとえば2kV）以下に下げる。これによ
つて、高圧負荷回路２２に流れる電流I₁′が「０」
になり、等価的に、高圧負荷回路２２がオフ状態
になる。このようにして、高圧負荷回路２２が動
作しないときには、中圧回路１８に流れる電流
I₂′によつてのみ制御される。

なお、第３図実施例は、第４図に示すように変
形することが可能てある。すなわち、この第４図
実施例では、前述のFET１４に代えて、pnpトラ
ンジスタ１５が用いられる。

なお、上述の実施例は、電子複写機の電源回路
として用いた例について説明した。しかしなが
ら、この考案は、高圧負荷回路と中圧回路とを含
む任意の電源回路として利用できることは勿論で
ある。

【図面の簡単な説明】

第１図はこの考案の一実施例を示す回路図であ
る。第２図は第１図実施例の電流−電圧特性を示
すグラフである。第３図はこの考案の他の実施例
を示す回路図である。第４図はこの考案のその他
の実施例を示す回路図である。第５図は従来回路
の一例を示す回路図である。図において、１０はトランス、１２は出力巻
線、１２ａは低電位側、１２ｂは出力側、１４は
FET、１５はpnpトランジスタ、１８は中圧回
路、２２は高圧負荷回路、２４はコロナ帯電器、
２８は電圧比較器、３２はnpnトランジスタ、３
４は入力巻線、R₁は第１の抵抗、R₂は第２の抵
抗を示す。

Claims

【実用新案登録請求の範囲】出力巻線を有するトランス、一端が前記出力巻線の低電位側に接続され他端
が基準電位に接続される第１の抵抗およびスイツ
チング素子の直列回路、前記直列回路に並列接続される第２の抵抗、一端が前記出力巻線の高電位側に接続されかつ
他端が前記第１の抵抗および前記スイツチング素
子の直列接続点に接続される中圧回路、前記出力巻線の前記高電位側と前記基準電位と
の間に接続される高圧負荷回路、前記出力巻線の前記低電位側の電圧を基準電圧
と比較することによつて前記出力巻線の前記高電
位側の出力電圧を制御する出力電圧制御手段、前記高圧負荷回路を動作させるとき制御信号に
応答して前記スイツチング素子をオンする第１の
手段、および前記高圧負荷回路を動作させないとき制御信号
に応答して前記スイツチング素子をオフする第２
の手段を備える、高圧電源回路。