JPH07123719A - 多出力型電源装置 - Google Patents
多出力型電源装置Info
- Publication number
- JPH07123719A JPH07123719A JP5266180A JP26618093A JPH07123719A JP H07123719 A JPH07123719 A JP H07123719A JP 5266180 A JP5266180 A JP 5266180A JP 26618093 A JP26618093 A JP 26618093A JP H07123719 A JPH07123719 A JP H07123719A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- regulator
- voltage
- rectifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Abstract
(57)【要約】
【目的】入力平滑用コンデンサの容量を必要以上に大き
くしなくても、比較的低い電圧出力について保持時間を
長くすることができるようにする。 【構成】出力トランスＴの２次巻線Ｎ１，Ｎ２それぞれ
に整流平滑回路１１，１２が接続され、出力レベルの低
い整流平滑回路１２の出力側には三端子レギュレータ１
３が接続されている。出力レベルの高い整流平滑回路１
１と三端子レギュレータ１３の入力側との間にスイッチ
ングトランジスタＱ１が挿入されている。出力レベルの
低い整流平滑回路１２の電圧降下を検出するツェナーダ
イオードＺＤ１を三端子レギュレータ１３の入力側また
は出力側に接続し、ツェナーダイオードＺＤ１が電圧降
下を検出してＯＦＦ状態になったときスイッチングトラ
ンジスタＱ１をＯＮ状態に切り換える制御トランジスタ
Ｑ２を設けてある。
くしなくても、比較的低い電圧出力について保持時間を
長くすることができるようにする。 【構成】出力トランスＴの２次巻線Ｎ１，Ｎ２それぞれ
に整流平滑回路１１，１２が接続され、出力レベルの低
い整流平滑回路１２の出力側には三端子レギュレータ１
３が接続されている。出力レベルの高い整流平滑回路１
１と三端子レギュレータ１３の入力側との間にスイッチ
ングトランジスタＱ１が挿入されている。出力レベルの
低い整流平滑回路１２の電圧降下を検出するツェナーダ
イオードＺＤ１を三端子レギュレータ１３の入力側また
は出力側に接続し、ツェナーダイオードＺＤ１が電圧降
下を検出してＯＦＦ状態になったときスイッチングトラ
ンジスタＱ１をＯＮ状態に切り換える制御トランジスタ
Ｑ２を設けてある。
Description
【０００１】
【産業上の利用分野】本発明は、複数の出力巻線を備え
たトランスを有する多出力型電源装置（スイッチングレ
ギュレータ）に関するものである。
たトランスを有する多出力型電源装置（スイッチングレ
ギュレータ）に関するものである。
【０００２】
【従来の技術】図５は従来の多出力型電源装置の基本構
成を示すブロック回路図である。図５において、Ｃ１は
入力平滑用コンデンサ、４１はスイッチング回路、４
２，４３，４４は整流平滑回路、４５は比較的出力レベ
ルの高い主の整流平滑回路４２の出力を検出する出力検
出回路、４６は出力検出回路４５の検出結果に応じてス
イッチング回路４１をＯＮ／ＯＦＦ制御するドライブ回
路、４７は出力検出回路４５とドライブ回路４６からな
るフィードバック制御回路である。図示しないトランス
の１次側に入力平滑用コンデンサＣ１とスイッチング回
路４１が設けられ、２次側に整流平滑回路４２，４３，
４４が設けられている。フィードバック制御回路４７
は、主の整流平滑回路４２の出力レベルを安定化させる
ように動作する。
成を示すブロック回路図である。図５において、Ｃ１は
入力平滑用コンデンサ、４１はスイッチング回路、４
２，４３，４４は整流平滑回路、４５は比較的出力レベ
ルの高い主の整流平滑回路４２の出力を検出する出力検
出回路、４６は出力検出回路４５の検出結果に応じてス
イッチング回路４１をＯＮ／ＯＦＦ制御するドライブ回
路、４７は出力検出回路４５とドライブ回路４６からな
るフィードバック制御回路である。図示しないトランス
の１次側に入力平滑用コンデンサＣ１とスイッチング回
路４１が設けられ、２次側に整流平滑回路４２，４３，
４４が設けられている。フィードバック制御回路４７
は、主の整流平滑回路４２の出力レベルを安定化させる
ように動作する。
【０００３】このような基本構成に基づいた具体例につ
いて、出力数が２つの多出力型電源装置（スイッチング
レギュレータ）を例にあげてさらに詳しく説明する。図
６はそのようなスイッチングレギュレータの回路図であ
る。
いて、出力数が２つの多出力型電源装置（スイッチング
レギュレータ）を例にあげてさらに詳しく説明する。図
６はそのようなスイッチングレギュレータの回路図であ
る。
【０００４】出力トランスＴ１１に直流入力電圧を印加
する１次巻線Ｎ１１に対して、例えばスイッチングトラ
ンジスタからなるスイッチング素子Ｑ２１が前記のスイ
ッチング回路として直列に接続されている。このスイッ
チング素子Ｑ２１をＯＮ／ＯＦＦ制御するドライブ回路
５５が制御巻線Ｎ１２に接続されている。一方、２つの
２次巻線Ｎ２１，Ｎ２２にそれぞれ整流平滑回路５２，
５３が接続されている。各整流平滑回路５２，５３は整
流ダイオードと平滑コンデンサから構成されている。出
力電圧の比較的高い主の整流平滑回路５２を通して出力
端子５６に直流電圧Ｖout11 を出力し、また、出力電圧
が比較的低い別の整流平滑回路５３の方は三端子レギュ
レータ５８を通して出力端子５７に直流電圧Ｖout12 を
出力するように構成されている。
する１次巻線Ｎ１１に対して、例えばスイッチングトラ
ンジスタからなるスイッチング素子Ｑ２１が前記のスイ
ッチング回路として直列に接続されている。このスイッ
チング素子Ｑ２１をＯＮ／ＯＦＦ制御するドライブ回路
５５が制御巻線Ｎ１２に接続されている。一方、２つの
２次巻線Ｎ２１，Ｎ２２にそれぞれ整流平滑回路５２，
５３が接続されている。各整流平滑回路５２，５３は整
流ダイオードと平滑コンデンサから構成されている。出
力電圧の比較的高い主の整流平滑回路５２を通して出力
端子５６に直流電圧Ｖout11 を出力し、また、出力電圧
が比較的低い別の整流平滑回路５３の方は三端子レギュ
レータ５８を通して出力端子５７に直流電圧Ｖout12 を
出力するように構成されている。
【０００５】そして、主の整流平滑回路５２の出力側に
直流電圧Ｖout11 を検出する出力検出回路５４が接続さ
れ、この出力検出回路５４がフィードバック制御のため
ドライブ回路５５に接続されている。すなわち、主の整
流平滑回路５２の出力直流電圧Ｖout11 が安定化するよ
うにスイッチング素子Ｑ２１をＯＮ／ＯＦＦ制御するよ
うになっている。
直流電圧Ｖout11 を検出する出力検出回路５４が接続さ
れ、この出力検出回路５４がフィードバック制御のため
ドライブ回路５５に接続されている。すなわち、主の整
流平滑回路５２の出力直流電圧Ｖout11 が安定化するよ
うにスイッチング素子Ｑ２１をＯＮ／ＯＦＦ制御するよ
うになっている。
【０００６】以上のように、入力平滑用コンデンサＣ１
を含む１次側のエネルギーが出力トランスＴ１１を介し
て２次側に伝達され、２次側の各出力端子５６，５７に
出力されることになる。
を含む１次側のエネルギーが出力トランスＴ１１を介し
て２次側に伝達され、２次側の各出力端子５６，５７に
出力されることになる。
【０００７】このような多出力型電源装置は、例えばフ
ァクシミリ装置等に組み込まれ、例えば紙送り用のモー
ターやサーマルヘッド等の高負荷に対してレベルの高い
主出力を供給する一方、表示回路や制御回路等の低負荷
に対して別巻きのレベルの低い出力を供給するように構
成し、それぞれ必要な電圧で所要の電力を供給するよう
にしている。
ァクシミリ装置等に組み込まれ、例えば紙送り用のモー
ターやサーマルヘッド等の高負荷に対してレベルの高い
主出力を供給する一方、表示回路や制御回路等の低負荷
に対して別巻きのレベルの低い出力を供給するように構
成し、それぞれ必要な電圧で所要の電力を供給するよう
にしている。
【０００８】電源ＯＦＦ等の出力立ち下がり時には、入
力平滑用コンデンサＣ１の容量により出力保持のエネル
ギーが決定される。つまり、入力平滑用コンデンサＣ１
の出力レベルが一定以下になるまで各部に対してそれを
駆動する電力を供給し続ける。その電力を供給し続ける
時間が保持時間である。
力平滑用コンデンサＣ１の容量により出力保持のエネル
ギーが決定される。つまり、入力平滑用コンデンサＣ１
の出力レベルが一定以下になるまで各部に対してそれを
駆動する電力を供給し続ける。その電力を供給し続ける
時間が保持時間である。
【０００９】上記のような多出力型電源装置は、通常、
各出力の負荷の大きさにより保持時間が左右される。ま
た、任意の出力の保持時間は全体の保持時間に比例し、
入力平滑用コンデンサＣ１の容量で決定される。同様
に、特定電圧の出力（例えば、メモリ保護のための５Ｖ
出力立ち下がり時の４Ｖ〜３Ｖ）の保持時間も全体の保
持時間に比例し、入力平滑用コンデンサＣ１の容量で決
定される。
各出力の負荷の大きさにより保持時間が左右される。ま
た、任意の出力の保持時間は全体の保持時間に比例し、
入力平滑用コンデンサＣ１の容量で決定される。同様
に、特定電圧の出力（例えば、メモリ保護のための５Ｖ
出力立ち下がり時の４Ｖ〜３Ｖ）の保持時間も全体の保
持時間に比例し、入力平滑用コンデンサＣ１の容量で決
定される。
【００１０】
【発明が解決しようとする課題】上記した従来の多出力
型電源装置の場合、ある出力の保持時間または特定電圧
の保持時間を長くするためには、全体の保持時間が長く
なるよう入力平滑用コンデンサＣ１の容量を大きくする
必要があり、その場合、他の出力の負荷条件等を考慮に
入れると、平滑用コンデンサＣ１としては非常に大きな
容量のものとなり、経済的にも容積的にも不利であると
いう大きな問題となる。
型電源装置の場合、ある出力の保持時間または特定電圧
の保持時間を長くするためには、全体の保持時間が長く
なるよう入力平滑用コンデンサＣ１の容量を大きくする
必要があり、その場合、他の出力の負荷条件等を考慮に
入れると、平滑用コンデンサＣ１としては非常に大きな
容量のものとなり、経済的にも容積的にも不利であると
いう大きな問題となる。
【００１１】本発明は、このような事情に鑑みて創案さ
れたものであって、入力平滑用コンデンサの容量を必要
以上に大きくしなくても、比較的低い電圧出力について
保持時間を長くすることができるようにすることを目的
とする。
れたものであって、入力平滑用コンデンサの容量を必要
以上に大きくしなくても、比較的低い電圧出力について
保持時間を長くすることができるようにすることを目的
とする。
【００１２】
【課題を解決するための手段】本発明に係る第１の多出
力型電源装置は、出力トランスの２次側にそれぞれ２次
巻線を介して複数の整流平滑回路を接続し、そのうち比
較的出力レベルの低い整流平滑回路の出力側にはレギュ
レータを接続してなる多出力型電源装置において、前記
レギュレータの入力側に入力電圧の一定以上の降下を検
出する電圧降下検出素子を接続するとともに、比較的出
力レベルの高い主の整流平滑回路の出力側と前記レギュ
レータの入力側との間にスイッチング素子を挿入し、前
記電圧降下検出素子が非検出状態のとき前記スイッチン
グ素子をＯＦＦ状態にし検出状態になるとスイッチング
素子をＯＮ状態に切り換える制御素子を設けたことを特
徴とするものである。
力型電源装置は、出力トランスの２次側にそれぞれ２次
巻線を介して複数の整流平滑回路を接続し、そのうち比
較的出力レベルの低い整流平滑回路の出力側にはレギュ
レータを接続してなる多出力型電源装置において、前記
レギュレータの入力側に入力電圧の一定以上の降下を検
出する電圧降下検出素子を接続するとともに、比較的出
力レベルの高い主の整流平滑回路の出力側と前記レギュ
レータの入力側との間にスイッチング素子を挿入し、前
記電圧降下検出素子が非検出状態のとき前記スイッチン
グ素子をＯＦＦ状態にし検出状態になるとスイッチング
素子をＯＮ状態に切り換える制御素子を設けたことを特
徴とするものである。
【００１３】また、本発明に係る第２の多出力型電源装
置は、出力トランスの２次側にそれぞれ２次巻線を介し
て複数の整流平滑回路を接続し、そのうち比較的出力レ
ベルの低い整流平滑回路の出力側にはレギュレータを接
続してなる多出力型電源装置において、前記レギュレー
タの出力側に出力電圧の一定以上の降下を検出する電圧
降下検出素子を接続するとともに、比較的出力レベルの
高い主の整流平滑回路の出力側と前記レギュレータの入
力側との間にスイッチング素子を挿入し、前記電圧降下
検出素子が非検出状態のとき前記スイッチング素子をＯ
ＦＦ状態にし検出状態になるとスイッチング素子をＯＮ
状態に切り換える制御素子を設けたことを特徴とするも
のである。
置は、出力トランスの２次側にそれぞれ２次巻線を介し
て複数の整流平滑回路を接続し、そのうち比較的出力レ
ベルの低い整流平滑回路の出力側にはレギュレータを接
続してなる多出力型電源装置において、前記レギュレー
タの出力側に出力電圧の一定以上の降下を検出する電圧
降下検出素子を接続するとともに、比較的出力レベルの
高い主の整流平滑回路の出力側と前記レギュレータの入
力側との間にスイッチング素子を挿入し、前記電圧降下
検出素子が非検出状態のとき前記スイッチング素子をＯ
ＦＦ状態にし検出状態になるとスイッチング素子をＯＮ
状態に切り換える制御素子を設けたことを特徴とするも
のである。
【００１４】
【作用】電源がＯＦＦになったとき、電圧降下検出素子
が動作してスイッチング素子をＯＮにし、比較的出力レ
ベルの高い主の整流平滑回路から比較的出力レベルの低
い側のレギュレータに電力を供給することになる。
が動作してスイッチング素子をＯＮにし、比較的出力レ
ベルの高い主の整流平滑回路から比較的出力レベルの低
い側のレギュレータに電力を供給することになる。
【００１５】そして、第１の多出力型電源装置の場合に
は、電圧降下検出素子をレギュレータの入力側に接続し
てあるので、レギュレータの出力を電源ＯＦＦ前の電圧
レベルに比較的長く保持することができる。
は、電圧降下検出素子をレギュレータの入力側に接続し
てあるので、レギュレータの出力を電源ＯＦＦ前の電圧
レベルに比較的長く保持することができる。
【００１６】また、第２の多出力型電源装置の場合に
は、電圧降下検出素子をレギュレータの出力側に接続し
てあるので、レギュレータの出力をある特定電圧におい
て比較的長く保持することができる。
は、電圧降下検出素子をレギュレータの出力側に接続し
てあるので、レギュレータの出力をある特定電圧におい
て比較的長く保持することができる。
【００１７】
【実施例】以下、本発明に係る多出力型電源装置（スイ
ッチングレギュレータ）の実施例を図面に基づいて詳細
に説明する。
ッチングレギュレータ）の実施例を図面に基づいて詳細
に説明する。
【００１８】第１実施例 図１は第１実施例に係る多出力型電源装置の回路図であ
る。図１において、Ｔは出力トランス、Ｎ１，Ｎ２は２
次巻線、１１は比較的出力レベルの高い主の整流平滑回
路、１２は比較的出力レベルの低い整流平滑回路、１３
は５Ｖの三端子レギュレータ、Ｃ２は平滑コンデンサ、
１４，１５は出力端子、１６はフィードバック制御のた
めに主の整流平滑回路１１の出力側に接続された出力検
出回路、２１は主の整流平滑回路１１から三端子レギュ
レータ１３に対して電力を供給する電力供給回路であ
る。整流平滑回路１１，１２は整流ダイオードと平滑コ
ンデンサから構成されている。出力端子１４の出力電圧
は２４Ｖに設定され、出力端子１５の出力電圧は５Ｖに
設定されている。
る。図１において、Ｔは出力トランス、Ｎ１，Ｎ２は２
次巻線、１１は比較的出力レベルの高い主の整流平滑回
路、１２は比較的出力レベルの低い整流平滑回路、１３
は５Ｖの三端子レギュレータ、Ｃ２は平滑コンデンサ、
１４，１５は出力端子、１６はフィードバック制御のた
めに主の整流平滑回路１１の出力側に接続された出力検
出回路、２１は主の整流平滑回路１１から三端子レギュ
レータ１３に対して電力を供給する電力供給回路であ
る。整流平滑回路１１，１２は整流ダイオードと平滑コ
ンデンサから構成されている。出力端子１４の出力電圧
は２４Ｖに設定され、出力端子１５の出力電圧は５Ｖに
設定されている。
【００１９】電力供給回路２１は、ツェナーダイオード
ＺＤ１とＮＰＮ型のスイッチングトランジスタＱ１と制
御トランジスタＱ２とから構成されている。Ｒ１はバイ
アス抵抗、Ｒ２，Ｒ３は分圧抵抗である。電力供給回路
２１におけるツェナーダイオードＺＤ１のカソードは三
端子レギュレータ１３の入力側に接続され、スイッチン
グトランジスタＱ１のエミッタも三端子レギュレータ１
３の入力側に接続されている。
ＺＤ１とＮＰＮ型のスイッチングトランジスタＱ１と制
御トランジスタＱ２とから構成されている。Ｒ１はバイ
アス抵抗、Ｒ２，Ｒ３は分圧抵抗である。電力供給回路
２１におけるツェナーダイオードＺＤ１のカソードは三
端子レギュレータ１３の入力側に接続され、スイッチン
グトランジスタＱ１のエミッタも三端子レギュレータ１
３の入力側に接続されている。
【００２０】電源がＯＮ状態のとき、出力端子１４には
２４Ｖが出力され、出力端子１５には５Ｖが出力されて
いるが、このとき、ツェナーダイオードＺＤ１が導通し
ているとする。すなわち、出力端子１５に５Ｖを発生さ
せるために三端子レギュレータ１３に供給すべき必要な
最小入力電圧が７Ｖであるとして、ツェナーダイオード
ＺＤ１のツェナー電圧ＶZDを７Ｖに設定しておけば、ツ
ェナーダイオードＺＤ１は導通していることになる。す
ると、制御トランジスタＱ２はＯＮ状態にあり、スイッ
チングトランジスタＱ１のベースが“Ｌ”レベルである
ので、スイッチングトランジスタＱ１はＯＦＦ状態とな
っている。したがって、主の整流平滑回路１１から三端
子レギュレータ１３への電力供給は行われない。この場
合、整流平滑回路１１から出力端子１４への回路と整流
平滑回路１２から出力端子１５への回路とは、互いに独
立して動作していることになる。
２４Ｖが出力され、出力端子１５には５Ｖが出力されて
いるが、このとき、ツェナーダイオードＺＤ１が導通し
ているとする。すなわち、出力端子１５に５Ｖを発生さ
せるために三端子レギュレータ１３に供給すべき必要な
最小入力電圧が７Ｖであるとして、ツェナーダイオード
ＺＤ１のツェナー電圧ＶZDを７Ｖに設定しておけば、ツ
ェナーダイオードＺＤ１は導通していることになる。す
ると、制御トランジスタＱ２はＯＮ状態にあり、スイッ
チングトランジスタＱ１のベースが“Ｌ”レベルである
ので、スイッチングトランジスタＱ１はＯＦＦ状態とな
っている。したがって、主の整流平滑回路１１から三端
子レギュレータ１３への電力供給は行われない。この場
合、整流平滑回路１１から出力端子１４への回路と整流
平滑回路１２から出力端子１５への回路とは、互いに独
立して動作していることになる。
【００２１】電源がＯＦＦする等して入力レベルが下が
ってくると、整流平滑回路１２の出力電圧が降下してい
き、ツェナー電圧ＶZDを下回ると、ツェナーダイオード
ＺＤ１がＯＦＦ状態に反転する。すると、制御トランジ
スタＱ２がＯＦＦ状態に反転する結果、スイッチングト
ランジスタＱ１のベース電圧が上昇し、スイッチングト
ランジスタＱ１がＯＮ状態に反転する。したがって、主
の整流平滑回路１１から三端子レギュレータ１３に対し
て高い電圧の電力供給が行われる。主の整流平滑回路１
１の出力電圧も次第に降下してくるが、しばらくの間は
三端子レギュレータ１３を駆動するに足りる電圧を供給
し続け、出力端子１５の電圧は５Ｖの状態に保たれる。
つまり、保持時間の延長が図られるのである。この保持
時間の延長に当たり、入力平滑用コンデンサ（図示せ
ず）の容量を増大させる必要はない。この出力端子１５
からは、例えば表示回路や制御回路等に電源が供給さ
れ、電源ＯＦＦ直後はしばらく動作が続くことになる。
ってくると、整流平滑回路１２の出力電圧が降下してい
き、ツェナー電圧ＶZDを下回ると、ツェナーダイオード
ＺＤ１がＯＦＦ状態に反転する。すると、制御トランジ
スタＱ２がＯＦＦ状態に反転する結果、スイッチングト
ランジスタＱ１のベース電圧が上昇し、スイッチングト
ランジスタＱ１がＯＮ状態に反転する。したがって、主
の整流平滑回路１１から三端子レギュレータ１３に対し
て高い電圧の電力供給が行われる。主の整流平滑回路１
１の出力電圧も次第に降下してくるが、しばらくの間は
三端子レギュレータ１３を駆動するに足りる電圧を供給
し続け、出力端子１５の電圧は５Ｖの状態に保たれる。
つまり、保持時間の延長が図られるのである。この保持
時間の延長に当たり、入力平滑用コンデンサ（図示せ
ず）の容量を増大させる必要はない。この出力端子１５
からは、例えば表示回路や制御回路等に電源が供給さ
れ、電源ＯＦＦ直後はしばらく動作が続くことになる。
【００２２】なお、主の整流平滑回路１１から電力が供
給されると、ツェナーダイオードＺＤ１が再びＯＮ状態
となり、スイッチングトランジスタＱ１がＯＦＦ状態と
なる。そして、再びツェナーダイオードＺＤ１がＯＦＦ
状態となり、スイッチングトランジスタＱ１がＯＮ状態
となる。このような繰り返しにもかかわらず、三端子レ
ギュレータ１３の存在により、出力端子１５の電圧は５
Ｖに安定的に保持される。
給されると、ツェナーダイオードＺＤ１が再びＯＮ状態
となり、スイッチングトランジスタＱ１がＯＦＦ状態と
なる。そして、再びツェナーダイオードＺＤ１がＯＦＦ
状態となり、スイッチングトランジスタＱ１がＯＮ状態
となる。このような繰り返しにもかかわらず、三端子レ
ギュレータ１３の存在により、出力端子１５の電圧は５
Ｖに安定的に保持される。
【００２３】第２実施例 図２は第２実施例に係る多出力型電源装置の回路図であ
る。電力供給回路２２の構成が第１実施例と異なってい
る。すなわち、電力供給回路２２は、ツェナーダイオー
ドＺＤ１とＰＮＰ型のスイッチングトランジスタＱ１１
とＮＰＮ型の制御トランジスタＱ２，Ｑ３とから構成さ
れている。Ｒ１はバイアス抵抗、Ｒ２，Ｒ３は分圧抵
抗、Ｒ４，Ｒ５はコレクタ抵抗である。電力供給回路２
２におけるツェナーダイオードＺＤ１のカソードは三端
子レギュレータ１３の入力側に接続され、スイッチング
トランジスタＱ１１のコレクタも三端子レギュレータ１
３の入力側に接続されている。その他の構成は第１実施
例と同様であるので、対応する部分に同一符号を付すに
とどめ、説明を省略する。
る。電力供給回路２２の構成が第１実施例と異なってい
る。すなわち、電力供給回路２２は、ツェナーダイオー
ドＺＤ１とＰＮＰ型のスイッチングトランジスタＱ１１
とＮＰＮ型の制御トランジスタＱ２，Ｑ３とから構成さ
れている。Ｒ１はバイアス抵抗、Ｒ２，Ｒ３は分圧抵
抗、Ｒ４，Ｒ５はコレクタ抵抗である。電力供給回路２
２におけるツェナーダイオードＺＤ１のカソードは三端
子レギュレータ１３の入力側に接続され、スイッチング
トランジスタＱ１１のコレクタも三端子レギュレータ１
３の入力側に接続されている。その他の構成は第１実施
例と同様であるので、対応する部分に同一符号を付すに
とどめ、説明を省略する。
【００２４】電源がＯＮ状態のとき、ツェナーダイオー
ドＺＤ１はＯＮ状態であり、制御トランジスタＱ２はＯ
Ｎ状態である。したがって、制御トランジスタＱ３はＯ
ＦＦ状態であり、スイッチングトランジスタＱ１１のベ
ース電圧は“Ｈ”レベルであるので、スイッチングトラ
ンジスタＱ１１はＯＦＦ状態となっている。
ドＺＤ１はＯＮ状態であり、制御トランジスタＱ２はＯ
Ｎ状態である。したがって、制御トランジスタＱ３はＯ
ＦＦ状態であり、スイッチングトランジスタＱ１１のベ
ース電圧は“Ｈ”レベルであるので、スイッチングトラ
ンジスタＱ１１はＯＦＦ状態となっている。
【００２５】電源がＯＦＦする等して入力レベルが下が
り整流平滑回路１２の出力電圧が降下してツェナー電圧
ＶZDを下回ると、ツェナーダイオードＺＤ１がＯＦＦ状
態となり、制御トランジスタＱ２もＯＦＦ状態となる。
したがって、制御トランジスタＱ３がＯＮ状態となり、
スイッチングトランジスタＱ１１にベース電流が流れ
て、スイッチングトランジスタＱ１１がＯＮ状態に反転
し、主の整流平滑回路１１から三端子レギュレータ１３
に対して電力が供給されることになる。その結果とし
て、出力端子１５の電圧は５Ｖに保たれ、負荷（表示回
路，制御回路等）への電力供給の保持時間が延長され
る。
り整流平滑回路１２の出力電圧が降下してツェナー電圧
ＶZDを下回ると、ツェナーダイオードＺＤ１がＯＦＦ状
態となり、制御トランジスタＱ２もＯＦＦ状態となる。
したがって、制御トランジスタＱ３がＯＮ状態となり、
スイッチングトランジスタＱ１１にベース電流が流れ
て、スイッチングトランジスタＱ１１がＯＮ状態に反転
し、主の整流平滑回路１１から三端子レギュレータ１３
に対して電力が供給されることになる。その結果とし
て、出力端子１５の電圧は５Ｖに保たれ、負荷（表示回
路，制御回路等）への電力供給の保持時間が延長され
る。
【００２６】第３実施例 図３は第３実施例に係る多出力型電源装置の回路図であ
る。図３において、Ｔは出力トランス、Ｎ１，Ｎ２は２
次巻線、１１は比較的出力レベルの高い主の整流平滑回
路、１２は比較的出力レベルの低い整流平滑回路、１３
は５Ｖの三端子レギュレータ、Ｃ２は平滑コンデンサ、
１４，１５は出力端子、１６はフィードバック制御のた
めに主の整流平滑回路１１の出力側に接続された出力検
出回路、２３は主の整流平滑回路１１から三端子レギュ
レータ１３に対して電力を供給する電力供給回路であ
る。整流平滑回路１１，１２は整流ダイオードと平滑コ
ンデンサから構成されている。出力端子１４の出力電圧
は２４Ｖに設定され、出力端子１５の出力電圧は５Ｖに
設定されている。
る。図３において、Ｔは出力トランス、Ｎ１，Ｎ２は２
次巻線、１１は比較的出力レベルの高い主の整流平滑回
路、１２は比較的出力レベルの低い整流平滑回路、１３
は５Ｖの三端子レギュレータ、Ｃ２は平滑コンデンサ、
１４，１５は出力端子、１６はフィードバック制御のた
めに主の整流平滑回路１１の出力側に接続された出力検
出回路、２３は主の整流平滑回路１１から三端子レギュ
レータ１３に対して電力を供給する電力供給回路であ
る。整流平滑回路１１，１２は整流ダイオードと平滑コ
ンデンサから構成されている。出力端子１４の出力電圧
は２４Ｖに設定され、出力端子１５の出力電圧は５Ｖに
設定されている。
【００２７】電力供給回路２３は、ツェナーダイオード
ＺＤ１とＮＰＮ型のスイッチングトランジスタＱ１と制
御トランジスタＱ２とから構成されている。Ｒ１はバイ
アス抵抗、Ｒ２，Ｒ３は分圧抵抗である。電力供給回路
２３におけるツェナーダイオードＺＤ１のカソードは三
端子レギュレータ１３の出力側に接続され、スイッチン
グトランジスタＱ１のエミッタは三端子レギュレータ１
３の入力側に接続されている。ツェナーダイオードＺＤ
１が三端子レギュレータ１３の出力側に接続されている
点が第１実施例と相違するところである。
ＺＤ１とＮＰＮ型のスイッチングトランジスタＱ１と制
御トランジスタＱ２とから構成されている。Ｒ１はバイ
アス抵抗、Ｒ２，Ｒ３は分圧抵抗である。電力供給回路
２３におけるツェナーダイオードＺＤ１のカソードは三
端子レギュレータ１３の出力側に接続され、スイッチン
グトランジスタＱ１のエミッタは三端子レギュレータ１
３の入力側に接続されている。ツェナーダイオードＺＤ
１が三端子レギュレータ１３の出力側に接続されている
点が第１実施例と相違するところである。
【００２８】電源がＯＮ状態のとき、出力端子１４には
２４Ｖが出力され、出力端子１５には５Ｖが出力されて
いるが、このとき、ツェナーダイオードＺＤ１が導通し
ているとする。すなわち、三端子レギュレータ１３から
出力される電圧が５Ｖであるので、ツェナーダイオード
ＺＤ１のツェナー電圧ＶZDを例えば４Ｖに設定しておけ
ば、ツェナーダイオードＺＤ１は導通していることにな
る。すると、制御トランジスタＱ２はＯＮ状態にあり、
スイッチングトランジスタＱ１のベースが“Ｌ”レベル
であるので、スイッチングトランジスタＱ１はＯＦＦ状
態となっている。したがって、主の整流平滑回路１１か
ら三端子レギュレータ１３への電力供給は行われない。
この場合、整流平滑回路１１から出力端子１４への回路
と整流平滑回路１２から出力端子１５への回路とは、互
いに独立して動作していることになる。
２４Ｖが出力され、出力端子１５には５Ｖが出力されて
いるが、このとき、ツェナーダイオードＺＤ１が導通し
ているとする。すなわち、三端子レギュレータ１３から
出力される電圧が５Ｖであるので、ツェナーダイオード
ＺＤ１のツェナー電圧ＶZDを例えば４Ｖに設定しておけ
ば、ツェナーダイオードＺＤ１は導通していることにな
る。すると、制御トランジスタＱ２はＯＮ状態にあり、
スイッチングトランジスタＱ１のベースが“Ｌ”レベル
であるので、スイッチングトランジスタＱ１はＯＦＦ状
態となっている。したがって、主の整流平滑回路１１か
ら三端子レギュレータ１３への電力供給は行われない。
この場合、整流平滑回路１１から出力端子１４への回路
と整流平滑回路１２から出力端子１５への回路とは、互
いに独立して動作していることになる。
【００２９】電源がＯＦＦする等して入力レベルが下が
ってくると、整流平滑回路１２の出力電圧とともに三端
子レギュレータ１３の出力電圧が降下していき、ツェナ
ー電圧ＶZDを下回ると、ツェナーダイオードＺＤ１がＯ
ＦＦ状態に反転する。すると、制御トランジスタＱ２が
ＯＦＦ状態に反転する結果、スイッチングトランジスタ
Ｑ１のベース電圧が上昇し、スイッチングトランジスタ
Ｑ１がＯＮ状態に反転する。したがって、主の整流平滑
回路１１から三端子レギュレータ１３に対して高い電圧
の電力供給が行われる。主の整流平滑回路１１の出力電
圧も次第に降下してくるが、しばらくの間は三端子レギ
ュレータ１３を駆動するに足りる電圧を供給し続け、出
力端子１５の電圧は最初は５Ｖの状態に保たれる。そし
て、ツェナーダイオードＺＤ１のＯＮ／ＯＦＦ、スイッ
チングトランジスタＱ１のＯＮ／ＯＦＦがしばらく繰り
返された後、三端子レギュレータ１３の出力電圧がツェ
ナーダイオードＺＤ１のツェナー電圧ＶZDよりも低い４
Ｖ〜３．５Ｖ位で落ち着くことになる。この状態はかな
りの長い時間にわたって持続する。つまり、保持時間の
大幅な延長が図られるのである。この保持時間の延長に
当たり、入力平滑用コンデンサ（図示せず）の容量を増
大させる必要はない。この出力端子１５からは、例えば
表示回路や制御回路等に電源が供給され、電源ＯＦＦ直
後はしばらく動作が続くことになる。特に、メモリのバ
ックアップに有効である。
ってくると、整流平滑回路１２の出力電圧とともに三端
子レギュレータ１３の出力電圧が降下していき、ツェナ
ー電圧ＶZDを下回ると、ツェナーダイオードＺＤ１がＯ
ＦＦ状態に反転する。すると、制御トランジスタＱ２が
ＯＦＦ状態に反転する結果、スイッチングトランジスタ
Ｑ１のベース電圧が上昇し、スイッチングトランジスタ
Ｑ１がＯＮ状態に反転する。したがって、主の整流平滑
回路１１から三端子レギュレータ１３に対して高い電圧
の電力供給が行われる。主の整流平滑回路１１の出力電
圧も次第に降下してくるが、しばらくの間は三端子レギ
ュレータ１３を駆動するに足りる電圧を供給し続け、出
力端子１５の電圧は最初は５Ｖの状態に保たれる。そし
て、ツェナーダイオードＺＤ１のＯＮ／ＯＦＦ、スイッ
チングトランジスタＱ１のＯＮ／ＯＦＦがしばらく繰り
返された後、三端子レギュレータ１３の出力電圧がツェ
ナーダイオードＺＤ１のツェナー電圧ＶZDよりも低い４
Ｖ〜３．５Ｖ位で落ち着くことになる。この状態はかな
りの長い時間にわたって持続する。つまり、保持時間の
大幅な延長が図られるのである。この保持時間の延長に
当たり、入力平滑用コンデンサ（図示せず）の容量を増
大させる必要はない。この出力端子１５からは、例えば
表示回路や制御回路等に電源が供給され、電源ＯＦＦ直
後はしばらく動作が続くことになる。特に、メモリのバ
ックアップに有効である。
【００３０】第４実施例 図４は第４実施例に係る多出力型電源装置の回路図であ
る。電力供給回路２４の構成が第３実施例と異なってい
る。すなわち、電力供給回路２４は、ツェナーダイオー
ドＺＤ１とＰＮＰ型のスイッチングトランジスタＱ１１
とＮＰＮ型の制御トランジスタＱ２，Ｑ３とから構成さ
れている。Ｒ１はバイアス抵抗、Ｒ２，Ｒ３は分圧抵
抗、Ｒ４，Ｒ５はコレクタ抵抗である。電力供給回路２
４におけるツェナーダイオードＺＤ１のカソードは三端
子レギュレータ１３の出力側に接続され、スイッチング
トランジスタＱ１１のコレクタは三端子レギュレータ１
３の入力側に接続されている。ここでも、ツェナーダイ
オードＺＤ１が三端子レギュレータ１３の出力側に接続
されている点に特徴がある。その他の構成は第３実施例
と同様であるので、対応する部分に同一符号を付すにと
どめ、説明を省略する。
る。電力供給回路２４の構成が第３実施例と異なってい
る。すなわち、電力供給回路２４は、ツェナーダイオー
ドＺＤ１とＰＮＰ型のスイッチングトランジスタＱ１１
とＮＰＮ型の制御トランジスタＱ２，Ｑ３とから構成さ
れている。Ｒ１はバイアス抵抗、Ｒ２，Ｒ３は分圧抵
抗、Ｒ４，Ｒ５はコレクタ抵抗である。電力供給回路２
４におけるツェナーダイオードＺＤ１のカソードは三端
子レギュレータ１３の出力側に接続され、スイッチング
トランジスタＱ１１のコレクタは三端子レギュレータ１
３の入力側に接続されている。ここでも、ツェナーダイ
オードＺＤ１が三端子レギュレータ１３の出力側に接続
されている点に特徴がある。その他の構成は第３実施例
と同様であるので、対応する部分に同一符号を付すにと
どめ、説明を省略する。
【００３１】電源がＯＮ状態のとき、ツェナーダイオー
ドＺＤ１はＯＮ状態であり、制御トランジスタＱ２はＯ
Ｎ状態である。したがって、制御トランジスタＱ３はＯ
ＦＦ状態であり、スイッチングトランジスタＱ１１のベ
ース電圧は“Ｈ”レベルであるので、スイッチングトラ
ンジスタＱ１１はＯＦＦ状態となっている。
ドＺＤ１はＯＮ状態であり、制御トランジスタＱ２はＯ
Ｎ状態である。したがって、制御トランジスタＱ３はＯ
ＦＦ状態であり、スイッチングトランジスタＱ１１のベ
ース電圧は“Ｈ”レベルであるので、スイッチングトラ
ンジスタＱ１１はＯＦＦ状態となっている。
【００３２】電源がＯＦＦする等して入力レベルが下が
り整流平滑回路１２の出力電圧とともに三端子レギュレ
ータ１３の出力電圧が降下してツェナー電圧ＶZDを下回
ると、ツェナーダイオードＺＤ１がＯＦＦ状態となり、
制御トランジスタＱ２もＯＦＦ状態となる。したがっ
て、制御トランジスタＱ３がＯＮ状態となり、スイッチ
ングトランジスタＱ１１にベース電流が流れて、スイッ
チングトランジスタＱ１１がＯＮ状態に反転し、主の整
流平滑回路１１から三端子レギュレータ１３に対して電
力が供給されることになる。その結果として、出力端子
１５の電圧はしばらくは５Ｖに保たれ、それから比較的
長い時間にわたって４Ｖ〜３．５Ｖの状態が持続され、
負荷（表示回路，制御回路等）の動作を継続し、特にメ
モリのバックアップを充分なものとする。
り整流平滑回路１２の出力電圧とともに三端子レギュレ
ータ１３の出力電圧が降下してツェナー電圧ＶZDを下回
ると、ツェナーダイオードＺＤ１がＯＦＦ状態となり、
制御トランジスタＱ２もＯＦＦ状態となる。したがっ
て、制御トランジスタＱ３がＯＮ状態となり、スイッチ
ングトランジスタＱ１１にベース電流が流れて、スイッ
チングトランジスタＱ１１がＯＮ状態に反転し、主の整
流平滑回路１１から三端子レギュレータ１３に対して電
力が供給されることになる。その結果として、出力端子
１５の電圧はしばらくは５Ｖに保たれ、それから比較的
長い時間にわたって４Ｖ〜３．５Ｖの状態が持続され、
負荷（表示回路，制御回路等）の動作を継続し、特にメ
モリのバックアップを充分なものとする。
【００３３】なお、以上４つのいずれの実施例において
も、三端子レギュレータに代えて電圧を安定化させるの
にチョッパを用いてもよい。三端子レギュレータとチョ
ッパおよびこれらに類するものを総称してレギュレータ
とする。
も、三端子レギュレータに代えて電圧を安定化させるの
にチョッパを用いてもよい。三端子レギュレータとチョ
ッパおよびこれらに類するものを総称してレギュレータ
とする。
【００３４】
【発明の効果】以上のように、本発明に係る第１の多出
力型電源装置によれば、電源ＯＦＦ等の立ち下がりに伴
って、出力レベルの高い主の整流平滑回路から出力レベ
ルの低いレギュレータに電力を供給するので、レギュレ
ータの出力レベルを立ち下がり前の状態に保持すること
ができ、入力平滑用コンデンサの容量を必要以上に大き
くしなくても、低い電圧出力について保持時間を長くす
ることができる。したがって、経済的にも容積的にも有
利なものとすることができる。
力型電源装置によれば、電源ＯＦＦ等の立ち下がりに伴
って、出力レベルの高い主の整流平滑回路から出力レベ
ルの低いレギュレータに電力を供給するので、レギュレ
ータの出力レベルを立ち下がり前の状態に保持すること
ができ、入力平滑用コンデンサの容量を必要以上に大き
くしなくても、低い電圧出力について保持時間を長くす
ることができる。したがって、経済的にも容積的にも有
利なものとすることができる。
【００３５】また、本発明に係る第２の多出力型電源装
置によれば、電圧降下検出素子をレギュレータの出力側
に接続したので、特定電圧での保持時間を長くすること
ができ、特にメモリのバックアップに有利である。
置によれば、電圧降下検出素子をレギュレータの出力側
に接続したので、特定電圧での保持時間を長くすること
ができ、特にメモリのバックアップに有利である。
【図１】本発明の第１実施例に係る多出力型電源装置
（スイッチングレギュレータ）の回路図である。
（スイッチングレギュレータ）の回路図である。
【図２】本発明の第２実施例に係る多出力型電源装置の
回路図である。
回路図である。
【図３】本発明の第３実施例に係る多出力型電源装置の
回路図である。
回路図である。
【図４】本発明の第４実施例に係る多出力型電源装置の
回路図である。
回路図である。
【図５】従来例に係る多出力型電源装置の基本構成を示
すブロック回路図である。
すブロック回路図である。
【図６】従来例の多出力型電源装置（スイッチングレギ
ュレータ）の具体的な構成を示す回路図である。
ュレータ）の具体的な構成を示す回路図である。
１１……出力レベルの高い主の整流平滑回路 １２……出力レベルの低い整流平滑回路 １３……三端子レギュレータ １４，１５……出力端子 １６……出力検出回路 ２１……電力供給回路 ２２……電力供給回路 ２３……電力供給回路 ２４……電力供給回路 Ｔ……出力トランス Ｎ１，Ｎ２……２次巻線 ＺＤ１……ツェナーダイオード（電圧降下検出素子） Ｑ１，Ｑ１１……スイッチングトランジスタ（スイッチ
ング素子） Ｑ２，Ｑ３……制御トランジスタ（制御素子）
ング素子） Ｑ２，Ｑ３……制御トランジスタ（制御素子）
Claims (2)
- 【請求項１】 出力トランスの２次側にそれぞれ２次巻
線を介して複数の整流平滑回路を接続し、そのうち比較
的出力レベルの低い整流平滑回路の出力側にはレギュレ
ータを接続してなる多出力型電源装置において、 前記レギュレータの入力側に入力電圧の一定以上の降下
を検出する電圧降下検出素子を接続するとともに、比較
的出力レベルの高い主の整流平滑回路の出力側と前記レ
ギュレータの入力側との間にスイッチング素子を挿入
し、前記電圧降下検出素子が非検出状態のとき前記スイ
ッチング素子をＯＦＦ状態にし検出状態になるとスイッ
チング素子をＯＮ状態に切り換える制御素子を設けたこ
とを特徴とする多出力型電源装置。 - 【請求項２】 出力トランスの２次側にそれぞれ２次巻
線を介して複数の整流平滑回路を接続し、そのうち比較
的出力レベルの低い整流平滑回路の出力側にはレギュレ
ータを接続してなる多出力型電源装置において、 前記レギュレータの出力側に出力電圧の一定以上の降下
を検出する電圧降下検出素子を接続するとともに、比較
的出力レベルの高い主の整流平滑回路の出力側と前記レ
ギュレータの入力側との間にスイッチング素子を挿入
し、前記電圧降下検出素子が非検出状態のとき前記スイ
ッチング素子をＯＦＦ状態にし検出状態になるとスイッ
チング素子をＯＮ状態に切り換える制御素子を設けたこ
とを特徴とする多出力型電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26618093A JP3326439B2 (ja) | 1993-10-25 | 1993-10-25 | 多出力型電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26618093A JP3326439B2 (ja) | 1993-10-25 | 1993-10-25 | 多出力型電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07123719A true JPH07123719A (ja) | 1995-05-12 |
| JP3326439B2 JP3326439B2 (ja) | 2002-09-24 |
Family
ID=17427374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26618093A Expired - Fee Related JP3326439B2 (ja) | 1993-10-25 | 1993-10-25 | 多出力型電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326439B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611436B2 (en) | 2000-11-15 | 2003-08-26 | Murata Manufacturing Co., Ltd. | Switching power supply unit having a regulator circuit and electronic apparatus using the same |
| KR101427576B1 (ko) * | 2012-03-28 | 2014-08-08 | 주식회사 엘시스 | 전기차의 전원제어장치 |
| JPWO2013065136A1 (ja) * | 2011-11-01 | 2015-04-02 | 富士通株式会社 | 電源切替装置、電源ユニット、及びコンピュータシステム |
| EP2544352B1 (en) * | 2011-07-08 | 2017-09-20 | Vestel Elektronik Sanayi ve Ticaret A.S. | Momentary power interruption and voltage dips reset protection |
-
1993
- 1993-10-25 JP JP26618093A patent/JP3326439B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611436B2 (en) | 2000-11-15 | 2003-08-26 | Murata Manufacturing Co., Ltd. | Switching power supply unit having a regulator circuit and electronic apparatus using the same |
| EP2544352B1 (en) * | 2011-07-08 | 2017-09-20 | Vestel Elektronik Sanayi ve Ticaret A.S. | Momentary power interruption and voltage dips reset protection |
| JPWO2013065136A1 (ja) * | 2011-11-01 | 2015-04-02 | 富士通株式会社 | 電源切替装置、電源ユニット、及びコンピュータシステム |
| US9419434B2 (en) | 2011-11-01 | 2016-08-16 | Fujitsu Limited | Power switching apparatus, power supply unit, and computer system |
| KR101427576B1 (ko) * | 2012-03-28 | 2014-08-08 | 주식회사 엘시스 | 전기차의 전원제어장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3326439B2 (ja) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3784838B2 (ja) | スイッチ電源 | |
| KR100465577B1 (ko) | 보조 전원 장치용 고속 리셋 회로 | |
| KR100522017B1 (ko) | 스위칭 전원 장치용 오류 제어 회로 | |
| JP2876829B2 (ja) | 電源電圧制御切換え回路 | |
| JPH06244697A (ja) | スイッチ回路 | |
| US4609982A (en) | Power on-off control circuit | |
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| JPH07123719A (ja) | 多出力型電源装置 | |
| US4401894A (en) | Automatic uninterrupted D.C. power source switch | |
| US4652987A (en) | Regulator with rectifier IR drop compensation | |
| JP3470695B2 (ja) | スイッチング電源装置およびそれを用いた電子装置 | |
| JP2001178021A (ja) | 電子機器 | |
| JP2969410B2 (ja) | マルチモード電源回路 | |
| JPH0315423B2 (ja) | ||
| JP3227644B2 (ja) | スイッチング電源回路 | |
| KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
| JPH01117690A (ja) | 送風機制御装置 | |
| JPH0528951Y2 (ja) | ||
| JPH0717241Y2 (ja) | バッテリーのバックアップ回路 | |
| JP2000125364A (ja) | 電源回路 | |
| KR870001261Y1 (ko) | 녹음기용 타이머 스탠드 바이-스위치의 오동작 방지회로 | |
| JPH0528950Y2 (ja) | ||
| KR840000757B1 (ko) | 안정화 전원회로 | |
| JPH1175368A (ja) | 多出力スイッチングレギュレータ | |
| JPS58159634A (ja) | 停電補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070712 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |