JPS62109408A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPS62109408A JPS62109408A JP60249186A JP24918685A JPS62109408A JP S62109408 A JPS62109408 A JP S62109408A JP 60249186 A JP60249186 A JP 60249186A JP 24918685 A JP24918685 A JP 24918685A JP S62109408 A JPS62109408 A JP S62109408A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- current
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入力回路に係り、特にスイッチ電流容量および
スイッチオン時の残り電圧が規定され、開放(スイッチ
オフ)時における電圧にも規定がある入力回路に関する
ものである。
スイッチオン時の残り電圧が規定され、開放(スイッチ
オフ)時における電圧にも規定がある入力回路に関する
ものである。
従来の入力回路の一例を第2図に示し説明すると、図に
おいて、1は入力信号が印加される入力端子、2は出力
信号が得られる出力端子、3m、3bは電源供給端子で
ある。
おいて、1は入力信号が印加される入力端子、2は出力
信号が得られる出力端子、3m、3bは電源供給端子で
ある。
4は入力反転用トランジスタで、そのコレクタは定電流
源8を介して電源供給端子3bに接続され、エミッタは
接地され、ベースは抵抗6を介して入力端子1に接続さ
れている。5はこの入力反転用トランジスタ・tのコレ
クタにベースを接続シたスイッチ用トランジスタで、こ
のトランジスタ5のコレクタは出力端子2に接続さね、
エミッタは接地されている。7は入力端子1と抵抗6の
接続点と、電源供給端子3aとの間に接続された定電流
源である。
源8を介して電源供給端子3bに接続され、エミッタは
接地され、ベースは抵抗6を介して入力端子1に接続さ
れている。5はこの入力反転用トランジスタ・tのコレ
クタにベースを接続シたスイッチ用トランジスタで、こ
のトランジスタ5のコレクタは出力端子2に接続さね、
エミッタは接地されている。7は入力端子1と抵抗6の
接続点と、電源供給端子3aとの間に接続された定電流
源である。
そして、入力反転用トランジスタ4.スイッチ用トラン
ジスタ5のエミッタを最低電位とし、この人力反転用ト
ランジスタ・1のコレクタにペース全接続したスイッチ
用トランジスタ5のコレクタを出力とし、抵抗6と定電
流源7の接続点を入力端子1とするように構成されてい
る。
ジスタ5のエミッタを最低電位とし、この人力反転用ト
ランジスタ・1のコレクタにペース全接続したスイッチ
用トランジスタ5のコレクタを出力とし、抵抗6と定電
流源7の接続点を入力端子1とするように構成されてい
る。
従来の入力回路は上記のように構成さね、入力端子1が
最低電位と導通されることにより、定電流源7の電流1
1が入力端子1側へ流れ、入力反転用トランジスタ4の
ベース電流は流tなくなる。
最低電位と導通されることにより、定電流源7の電流1
1が入力端子1側へ流れ、入力反転用トランジスタ4の
ベース電流は流tなくなる。
これにより、入力反転用トランジスタ4はオフ(OFF
)状態となり、スイッチ用トランジスタ5が反転してオ
ン(ON)状態になり、入力端子1の導通・非導通を判
断するようになっている。
)状態となり、スイッチ用トランジスタ5が反転してオ
ン(ON)状態になり、入力端子1の導通・非導通を判
断するようになっている。
なお、この第2図において、■、は定電流源8の電流で
ある。
ある。
」−記のような従来の入力回路では、入力部がトランジ
スタ構成となっているため、入力端子1の残り電圧値に
よっては、入力反転用トランジスタ4がON状態のまま
となることがある。また、この人力反転用トランジスタ
4の電流増幅率の1バラツキ〃影響を受けるために、残
り電圧を低くしなければならないという問題点があった
。
スタ構成となっているため、入力端子1の残り電圧値に
よっては、入力反転用トランジスタ4がON状態のまま
となることがある。また、この人力反転用トランジスタ
4の電流増幅率の1バラツキ〃影響を受けるために、残
り電圧を低くしなければならないという問題点があった
。
本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、前記のよ
うな入力端子の導通状態における残り電圧が比較的高く
てもトランジスタの電流増幅率の影響を受けにくくする
入力回路を得ることを目的とする。
共にかかる欠点を除去すべくなされたもので、前記のよ
うな入力端子の導通状態における残り電圧が比較的高く
てもトランジスタの電流増幅率の影響を受けにくくする
入力回路を得ることを目的とする。
本発明による入力回路は、従来のトランジスタ入力構成
をダイオード2段とそのダイオードの下段とミラー回路
を構成するトランジスタにより構成したものである。
をダイオード2段とそのダイオードの下段とミラー回路
を構成するトランジスタにより構成したものである。
本発明においては、ダイオード接続のトランジスタ(ミ
ラー接続回路でのダイオード)を流れる電流がミラー接
続のトランジスタの負荷電流よりも少なくならない限り
スイッチ用トランジスタは反転せず、また、反面、上記
ダイオード接続のトランジスタに電流が流れていても、
上記ミラー接続のトランジスタの負荷電流より少なくな
ると上記スイッチ用トランジスタは反転する。
ラー接続回路でのダイオード)を流れる電流がミラー接
続のトランジスタの負荷電流よりも少なくならない限り
スイッチ用トランジスタは反転せず、また、反面、上記
ダイオード接続のトランジスタに電流が流れていても、
上記ミラー接続のトランジスタの負荷電流より少なくな
ると上記スイッチ用トランジスタは反転する。
第1図は本発明による入力回路の一実施例を示す回路図
である。
である。
この第1図において第2図と同一符号のものは相当部分
を示し、9は抵抗6の一端に接続されたダイオード接続
の入力用トランジスタ、10はこの入力用トランジスタ
9と直列に接続され、入力反転用トランジスタ4と共に
ミラー回路を構成するダイオード接続の入力用トランジ
スタで、この入力用トランジスタ10はミラー接続回路
でのダイオードを構成している。
を示し、9は抵抗6の一端に接続されたダイオード接続
の入力用トランジスタ、10はこの入力用トランジスタ
9と直列に接続され、入力反転用トランジスタ4と共に
ミラー回路を構成するダイオード接続の入力用トランジ
スタで、この入力用トランジスタ10はミラー接続回路
でのダイオードを構成している。
そして、このミラー接続回路でのダイオードのアノード
側へ直列にダイオード接続の入力用トランジスタ9と抵
抗6を接続し、この入力用トランジスタ9と抵抗6の直
列回路と直列に定電流源7を接続し、かつ上記ダイオー
ド(ダイオード接続の入力用トランジスタ10)とミラ
ー接続の入力反転用トランジスタ4のコレクタに定電流
源8を接続すると共にスイッチ用トランジスタ5のペー
スを接続し、上記定電流源7と上記直列回路の接続点を
入力端子1とし、上記ダイオードのカンードと、上記ミ
ラー接続の入力反転用トランジスタ4およびスイッチ用
トランジスタ5の各エミッタを同電位とするように構成
されている。
側へ直列にダイオード接続の入力用トランジスタ9と抵
抗6を接続し、この入力用トランジスタ9と抵抗6の直
列回路と直列に定電流源7を接続し、かつ上記ダイオー
ド(ダイオード接続の入力用トランジスタ10)とミラ
ー接続の入力反転用トランジスタ4のコレクタに定電流
源8を接続すると共にスイッチ用トランジスタ5のペー
スを接続し、上記定電流源7と上記直列回路の接続点を
入力端子1とし、上記ダイオードのカンードと、上記ミ
ラー接続の入力反転用トランジスタ4およびスイッチ用
トランジスタ5の各エミッタを同電位とするように構成
されている。
また、電源供給端子3aと、抵抗6と入力端子1の接続
点との間に接続された定電流源7は入力用トランジスタ
9.10に電流を供給するように構成され、電源供給端
子3bと入力反転用トランジスタ4のコレクタとの間に
接続された定電流源8は入力反転用トランジスタ4とス
イッチ用トランジスタ5に電流を供給するように構成さ
れ、これら各定電流源7,8の電流II+I2の値はL
>■。
点との間に接続された定電流源7は入力用トランジスタ
9.10に電流を供給するように構成され、電源供給端
子3bと入力反転用トランジスタ4のコレクタとの間に
接続された定電流源8は入力反転用トランジスタ4とス
イッチ用トランジスタ5に電流を供給するように構成さ
れ、これら各定電流源7,8の電流II+I2の値はL
>■。
になるように設定されている。
そして、ダイオード接続の入力用トランジスタ10(ダ
イオード)と入力反転用トランジスタ4およびスイッチ
用トランジスタ5の各エミッタは最低電位となるように
構成されている。
イオード)と入力反転用トランジスタ4およびスイッチ
用トランジスタ5の各エミッタは最低電位となるように
構成されている。
つぎにこの第1図に示す実施例の動作を説明する。
上記のように構成された入力回路においては、まず、入
力端子1が最低電位と導通されることにより、定電流源
7の電流11は入力端子1と抵抗6、入力用トランジス
タ9,10とに分流する。
力端子1が最低電位と導通されることにより、定電流源
7の電流11は入力端子1と抵抗6、入力用トランジス
タ9,10とに分流する。
このとき、入力用トランジスタ10を流れるエミッタ電
流が、入力反転用トランジスタ4の負荷電流(定電流源
8の電流It )より大きい間はスイッチ用トランジ
スタ5はOFF状態をつづけ、入力用トランジスタ10
を流れるエミッタ電流が入力反転用トランジスタ4の負
荷電流より小さくなると、スイッチ用トランジスタ5は
ON状態となり、入力端子1の導通・非導通を判断する
ことができる。
流が、入力反転用トランジスタ4の負荷電流(定電流源
8の電流It )より大きい間はスイッチ用トランジ
スタ5はOFF状態をつづけ、入力用トランジスタ10
を流れるエミッタ電流が入力反転用トランジスタ4の負
荷電流より小さくなると、スイッチ用トランジスタ5は
ON状態となり、入力端子1の導通・非導通を判断する
ことができる。
そして、本発明は、第2図に示す従来回路に比して、入
力部がミラー回路構成となっているために、入力反転用
トランジスタ4の電流増幅率バラツキの影響も受けにく
い。また、人力用トランジスタ9.10のダイオード接
続により、入力端子1の導通電圧が、従来に比べ高くて
も、導通・非導通を判別することができ、入力端子1の
非導通時における電位が従来に比べ高く設定でき、外乱
に対するマージンも向上することが可能となる。
力部がミラー回路構成となっているために、入力反転用
トランジスタ4の電流増幅率バラツキの影響も受けにく
い。また、人力用トランジスタ9.10のダイオード接
続により、入力端子1の導通電圧が、従来に比べ高くて
も、導通・非導通を判別することができ、入力端子1の
非導通時における電位が従来に比べ高く設定でき、外乱
に対するマージンも向上することが可能となる。
なお、上記実施例では、ダイオード接続の入力用トラン
ジスタ9と10る直列に接続した上部、すなわち、入力
端子1側に抵抗6を配置したものを示したが、入力用ト
ランジスタ9と10の間に抵抗6を配置してもよい。ま
た、ダイオード接続の入力用トランジスタ10.入力反
転用トランジスタ4のエミッタ側に低抵抗値の抵抗を配
置しても同等の機能を有することができる。
ジスタ9と10る直列に接続した上部、すなわち、入力
端子1側に抵抗6を配置したものを示したが、入力用ト
ランジスタ9と10の間に抵抗6を配置してもよい。ま
た、ダイオード接続の入力用トランジスタ10.入力反
転用トランジスタ4のエミッタ側に低抵抗値の抵抗を配
置しても同等の機能を有することができる。
以上説明したように、本発明によれば、入力部にダイオ
ード接続のトランジスタ2段とそのトランジスタとミラ
ー回路を構成するトランジスタにより構成したことによ
り、従来回路に比して外乱の影響を受けにくく、入力端
子の残り電位が高くても精度のよい入力回路を実現する
ことができるので、実用上の効果は極めて犬である。
ード接続のトランジスタ2段とそのトランジスタとミラ
ー回路を構成するトランジスタにより構成したことによ
り、従来回路に比して外乱の影響を受けにくく、入力端
子の残り電位が高くても精度のよい入力回路を実現する
ことができるので、実用上の効果は極めて犬である。
第1図は本発明による入力回路の一実施例を示す回路図
、第2図は従来の入力回路の一例を示す回路図である。 1・・・・入力端子、4・・・・入力反転用トランジス
タ、5・φ・・スイッチ用トランジスタ、6・・・・抵
抗、7,8・働・・定電流源、9゜10−φ・・入力用
トランジスタ。
、第2図は従来の入力回路の一例を示す回路図である。 1・・・・入力端子、4・・・・入力反転用トランジス
タ、5・φ・・スイッチ用トランジスタ、6・・・・抵
抗、7,8・働・・定電流源、9゜10−φ・・入力用
トランジスタ。
Claims (1)
- ミラー接続回路でのダイオードのアノード側へ直列にダ
イオード接続の第1トランジスタと抵抗を接続し、この
第1トランジスタと抵抗の直列回路と直列に第1の定電
流源を接続し、かつ前記ダイオードとミラー接続の第2
トランジスタのコレクタに第2の定電流源を接続すると
ともに第3トランジスタのベースを接続し、前記第1の
定電流源と前記直列回路の接続点を入力端子とし、前記
ダイオードのカソードと前記ミラー接続の第2トランジ
スタおよび前記第3トランジスタの各エミッタを同電位
となし得るようにしたことを特徴とする入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60249186A JPS62109408A (ja) | 1985-11-07 | 1985-11-07 | 入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60249186A JPS62109408A (ja) | 1985-11-07 | 1985-11-07 | 入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62109408A true JPS62109408A (ja) | 1987-05-20 |
JPH0377687B2 JPH0377687B2 (ja) | 1991-12-11 |
Family
ID=17189177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60249186A Granted JPS62109408A (ja) | 1985-11-07 | 1985-11-07 | 入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62109408A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014103103A1 (ja) * | 2012-12-28 | 2014-07-03 | 本田技研工業株式会社 | 電源供給回路および検知回路 |
-
1985
- 1985-11-07 JP JP60249186A patent/JPS62109408A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014103103A1 (ja) * | 2012-12-28 | 2014-07-03 | 本田技研工業株式会社 | 電源供給回路および検知回路 |
JP5902833B2 (ja) * | 2012-12-28 | 2016-04-13 | 本田技研工業株式会社 | 検知回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0377687B2 (ja) | 1991-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02292906A (ja) | エラー増幅器及びそのシステム | |
US5057792A (en) | Current mirror | |
US4339674A (en) | Trigger circuit | |
JPH0546571B2 (ja) | ||
US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
US5128564A (en) | Input bias current compensation for a comparator | |
KR900010031Y1 (ko) | 전류 반사회로를 이용한 스위치 회로장치 | |
JPS62109408A (ja) | 入力回路 | |
KR100232242B1 (ko) | 스위칭 브릿지 증폭기 | |
US5099139A (en) | Voltage-current converting circuit having an output switching function | |
JP2896029B2 (ja) | 電圧電流変換回路 | |
JPH03214808A (ja) | 電圧比較回路 | |
JPH02177724A (ja) | 出力バッファ回路 | |
JPS6382119A (ja) | コンパレ−タ | |
US4260955A (en) | Current amplifier with regenerative latch switch | |
JP2885848B2 (ja) | ヒステリシス回路 | |
JPS59104823A (ja) | 波形整形器 | |
KR900001322Y1 (ko) | 윈도우 컴 패래터 회로 | |
JPH0225762A (ja) | 電位差検出回路 | |
KR900008521B1 (ko) | 이득제어회로 | |
JPH0710406Y2 (ja) | 電圧・電流発生装置 | |
JP2797694B2 (ja) | 電子スイッチ回路 | |
JPH0413696Y2 (ja) | ||
JPH0347775B2 (ja) | ||
JPH0577084B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |