JPH0225762A - 電位差検出回路 - Google Patents
電位差検出回路Info
- Publication number
- JPH0225762A JPH0225762A JP17660988A JP17660988A JPH0225762A JP H0225762 A JPH0225762 A JP H0225762A JP 17660988 A JP17660988 A JP 17660988A JP 17660988 A JP17660988 A JP 17660988A JP H0225762 A JPH0225762 A JP H0225762A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- potential difference
- input terminal
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電位差検出回路に係シ、特に絶対値検出回路に
関する。
関する。
従来2つの入力に加えられた電位差の絶対値を検出する
回路として第3図に示すような回路がある。同図におい
て、第1の入力端子lにベースが接続されたトランジス
タ6と第2の入力端子2にベースが接続されたトランジ
スタ7とのコレクタはそれぞれ電源端子3へ接続され、
トランジスタ6の工i2夕は、ダイオード10を介して
定電流源15に接続され、トランジスタ7のエミッタは
ダイオード11を介して定電流源16に接続されている
。また、ダイオード10と定電流源15との接続点にベ
ースが接続されたトランジスタ8の工ばツタは、抵抗1
2を介してトランジスタ7のエミッタに接続され、同様
にダイオード11と定電流源16との接続点にベースが
接続されたトランジスタ9の工ばツタは抵抗13を介し
てトランジスタ6の工ば、夕に接続されている0抵抗1
2と抵抗13とは、トランジスタ8.9の電流設定のた
めに都合のよいものであるが、あえて必要としないもの
である。これらトランジスタ8.9のコレクタは共通接
続されておシ、出力端子4に接続されている。定電流源
15.16は、いずれも接地電位5に接続されている。
回路として第3図に示すような回路がある。同図におい
て、第1の入力端子lにベースが接続されたトランジス
タ6と第2の入力端子2にベースが接続されたトランジ
スタ7とのコレクタはそれぞれ電源端子3へ接続され、
トランジスタ6の工i2夕は、ダイオード10を介して
定電流源15に接続され、トランジスタ7のエミッタは
ダイオード11を介して定電流源16に接続されている
。また、ダイオード10と定電流源15との接続点にベ
ースが接続されたトランジスタ8の工ばツタは、抵抗1
2を介してトランジスタ7のエミッタに接続され、同様
にダイオード11と定電流源16との接続点にベースが
接続されたトランジスタ9の工ばツタは抵抗13を介し
てトランジスタ6の工ば、夕に接続されている0抵抗1
2と抵抗13とは、トランジスタ8.9の電流設定のた
めに都合のよいものであるが、あえて必要としないもの
である。これらトランジスタ8.9のコレクタは共通接
続されておシ、出力端子4に接続されている。定電流源
15.16は、いずれも接地電位5に接続されている。
この構成において、第1の入力端子1と第2の入力端子
2にはそれぞれ第1および第2の人力信号が加えられる
。これら第1および第2の人力信号は、互いに比較され
るものでア)、アナログ的に変動する場合もあれば、デ
ィジタル的な信号の場合もあシ、一方が所定の基準電位
である場合もある〇 次に、第3図の電位差検出回路の動作を説明する◎第1
の入力端子1と第2の入力端子2との入力信号のあいだ
に電位差がない場合には、トランジスタ6とトランジス
タ7のエバツタ電位は等しい。今、定電流源15と定電
流源16の電流は等しく、かつ小さく選んでアシ、ダイ
オードlOとダイオード11との接合面積は、トランジ
スタ8とトランジスタ9のベース拳エミッタ接合面積よ
シ、数倍大きく選んであるので、トランジスタ8とトラ
ンジスタ9のコレクタには抵抗12および抵抗13の値
およびトランジスタ8,9とダイオード10,11の接
合面積比で設定される電流が流れる◎この時、トランジ
スタ8.9はその動作がし中断する直前の状態に動作点
を定める。出力電流は、トランジスタ8,9のコレクタ
電流の加わったものとして出力端子4からとp出され、
出力′1圧は出力端子4と接地電位との間に接続された
抵抗14に表われる。
2にはそれぞれ第1および第2の人力信号が加えられる
。これら第1および第2の人力信号は、互いに比較され
るものでア)、アナログ的に変動する場合もあれば、デ
ィジタル的な信号の場合もあシ、一方が所定の基準電位
である場合もある〇 次に、第3図の電位差検出回路の動作を説明する◎第1
の入力端子1と第2の入力端子2との入力信号のあいだ
に電位差がない場合には、トランジスタ6とトランジス
タ7のエバツタ電位は等しい。今、定電流源15と定電
流源16の電流は等しく、かつ小さく選んでアシ、ダイ
オードlOとダイオード11との接合面積は、トランジ
スタ8とトランジスタ9のベース拳エミッタ接合面積よ
シ、数倍大きく選んであるので、トランジスタ8とトラ
ンジスタ9のコレクタには抵抗12および抵抗13の値
およびトランジスタ8,9とダイオード10,11の接
合面積比で設定される電流が流れる◎この時、トランジ
スタ8.9はその動作がし中断する直前の状態に動作点
を定める。出力電流は、トランジスタ8,9のコレクタ
電流の加わったものとして出力端子4からとp出され、
出力′1圧は出力端子4と接地電位との間に接続された
抵抗14に表われる。
トランジスタ8とトランジスタ9の動作点を前記のより
に足めれば、以下のように入力端子1と入力端子2に加
わる2つの人力信号の電位差の絶対値に比例する出力が
得られる・ 入力端子1と入力端子2との間に電位差がおシ、入力端
子1の電位が高い場合、トランジスタ6のエミッタ電位
はトランジスタ7のエミッタ電位よシ前記電位差分高い
。この電位差はトランジスタ9のコレクタ電流を増す方
向でめジ・トランジスタ8のコレクタ電流を減らす方向
である。このため、トランジスタ9のコレクタ電流は増
加し、トランジスタ8はし中断状態になる。したがって
、トランジスタ9のコレクタ電流の増加分が、入力端子
lと入力端子2との電位差として、出力端子4から取り
出される。
に足めれば、以下のように入力端子1と入力端子2に加
わる2つの人力信号の電位差の絶対値に比例する出力が
得られる・ 入力端子1と入力端子2との間に電位差がおシ、入力端
子1の電位が高い場合、トランジスタ6のエミッタ電位
はトランジスタ7のエミッタ電位よシ前記電位差分高い
。この電位差はトランジスタ9のコレクタ電流を増す方
向でめジ・トランジスタ8のコレクタ電流を減らす方向
である。このため、トランジスタ9のコレクタ電流は増
加し、トランジスタ8はし中断状態になる。したがって
、トランジスタ9のコレクタ電流の増加分が、入力端子
lと入力端子2との電位差として、出力端子4から取り
出される。
回路の対称性よシ、入力端子1と入力端子2との間の電
位差が逆転した場合、トランジスタ9がし中断状態とな
り、トランジスタ8のコレクタ電流の増加分が、出力端
子4から得られる。この様子を第4図(a) 、第4図
(b)、第4図(C)に示す。これら第4図[a)乃至
第4図(C1は、横軸に入力端子1と入力端子2との電
位差を入力端子1の方が高い場合を正の方向にとって示
している。第4図fa)では、縦軸にトランジスタ9の
コレクタ電流を示し、同図(blでは、縦軸にトランジ
スタ8のコレクタ電流を示し、同図(C)では出力端子
4に取り出される電流を示している。
位差が逆転した場合、トランジスタ9がし中断状態とな
り、トランジスタ8のコレクタ電流の増加分が、出力端
子4から得られる。この様子を第4図(a) 、第4図
(b)、第4図(C)に示す。これら第4図[a)乃至
第4図(C1は、横軸に入力端子1と入力端子2との電
位差を入力端子1の方が高い場合を正の方向にとって示
している。第4図fa)では、縦軸にトランジスタ9の
コレクタ電流を示し、同図(blでは、縦軸にトランジ
スタ8のコレクタ電流を示し、同図(C)では出力端子
4に取り出される電流を示している。
このようにして出力端子4には入力端子1と入力端子2
との電位差の絶対値に比例した電流が取リ出される。
との電位差の絶対値に比例した電流が取リ出される。
前述した従来の電位差検出回路は、入力端子1と入力端
子2との電位差が小さい場合に、トランジスタ8とトラ
ンジスタ9がし中断状態ではないため、わずかな電流が
流れている。このため、入力端子1と入力端子2との電
位差がθ付近では、第4図tc)に示すように、その電
位差の絶対値に比例した出力電流が取り出せないという
問題点があった。
子2との電位差が小さい場合に、トランジスタ8とトラ
ンジスタ9がし中断状態ではないため、わずかな電流が
流れている。このため、入力端子1と入力端子2との電
位差がθ付近では、第4図tc)に示すように、その電
位差の絶対値に比例した出力電流が取り出せないという
問題点があった。
本発明の目的は、前記問題点が解決され、2つの入力端
子間の電位差が小さいときでも、その電位差の絶対値に
比例した出力が取り出せるようにした電位差検出回路を
提供することにある。
子間の電位差が小さいときでも、その電位差の絶対値に
比例した出力が取り出せるようにした電位差検出回路を
提供することにある。
本発明の電位差検出回路の構成は、第1および第2の入
力端子を備え、前記第1の入力端子に所定の導電形式を
もつ第1および、ig4のトランジスタのベースが接続
され、前記第2の入力端子に前記所定の導電形式をもつ
第2および第3のトランジスタのベースが接続され、前
記第1および第2のトランジスタのエミ、りは抵抗値の
互いに等しい第1および第2の抵抗をそれぞれ介して共
通接続され、さらに第10定を流源を介して第1の基準
電位に接続され、前記第3および第4のトランジスタの
エミッタは前記Mlおよび第2の抵抗と等しい抵抗直を
持つ第3および第4の抵抗をそれぞれ介して共通接続さ
れ、さらに第2の定電流源を介して帛lの基準電位に接
続され、前記第1および第2のトランジスタのコレクタ
ri第1のダイオードおよび第5のトランジスタで構成
されるカレン[ラー回路のそれぞれ入力端子および出力
端子に接続され、前記第3および第4のトランジスタの
コレクタは第2のダイオードおよび第6のトランジスタ
で構成されるカレントミラー回路のそれぞれ入力端子お
よび出力端子に接続され、前記第2および鶏4のトラン
ジスタのコレクタにそれぞれ7ノード側を接続した第3
および第4のダイオードのカンード側を共通接続し、こ
の共通接続点から出力を得る手段を設け、前記第2およ
び第4のトランジスタのコレクタにそれぞれカンード側
を接続した第5および第6のダイオードを設け、前記第
5および第6のダイオードのアノード側を共通接続して
、第2の基準電位まで導入する手段を設けたことを特徴
とする■ 〔実施例〕 次に図面を参照して詳細は説明する。
力端子を備え、前記第1の入力端子に所定の導電形式を
もつ第1および、ig4のトランジスタのベースが接続
され、前記第2の入力端子に前記所定の導電形式をもつ
第2および第3のトランジスタのベースが接続され、前
記第1および第2のトランジスタのエミ、りは抵抗値の
互いに等しい第1および第2の抵抗をそれぞれ介して共
通接続され、さらに第10定を流源を介して第1の基準
電位に接続され、前記第3および第4のトランジスタの
エミッタは前記Mlおよび第2の抵抗と等しい抵抗直を
持つ第3および第4の抵抗をそれぞれ介して共通接続さ
れ、さらに第2の定電流源を介して帛lの基準電位に接
続され、前記第1および第2のトランジスタのコレクタ
ri第1のダイオードおよび第5のトランジスタで構成
されるカレン[ラー回路のそれぞれ入力端子および出力
端子に接続され、前記第3および第4のトランジスタの
コレクタは第2のダイオードおよび第6のトランジスタ
で構成されるカレントミラー回路のそれぞれ入力端子お
よび出力端子に接続され、前記第2および鶏4のトラン
ジスタのコレクタにそれぞれ7ノード側を接続した第3
および第4のダイオードのカンード側を共通接続し、こ
の共通接続点から出力を得る手段を設け、前記第2およ
び第4のトランジスタのコレクタにそれぞれカンード側
を接続した第5および第6のダイオードを設け、前記第
5および第6のダイオードのアノード側を共通接続して
、第2の基準電位まで導入する手段を設けたことを特徴
とする■ 〔実施例〕 次に図面を参照して詳細は説明する。
第1図は本発明の第1の実施例の電位差検出回路を示す
回路図である。四囲において、本実施例の電位差検出回
路は、第1の入力端子26にベースが接続されたトラン
ジスタ37と第2の入力渇子27にベースが接続された
トランジスタ38の工ばツタは、それぞれ抵抗33.3
4を介して定電流源50に接続された差動形式となって
おシ、トランジスタ37とトランジスタ38のコレクタ
は、ダイオード48とトランジスタ49とで構成される
カレントミラー回路にそれぞれ接続されている。
回路図である。四囲において、本実施例の電位差検出回
路は、第1の入力端子26にベースが接続されたトラン
ジスタ37と第2の入力渇子27にベースが接続された
トランジスタ38の工ばツタは、それぞれ抵抗33.3
4を介して定電流源50に接続された差動形式となって
おシ、トランジスタ37とトランジスタ38のコレクタ
は、ダイオード48とトランジスタ49とで構成される
カレントミラー回路にそれぞれ接続されている。
同様に、第1の入力端子26にベースが接続されたトラ
ンジスタ40と第2の入力端子27にベースが接続され
たトランジスタ39の工ずッタハそれぞれ抵抗35.3
6を介して定電流源51に接続された差動形式となって
おシ、トランジスタ39とトランジスタ40のコレクタ
はダイオード47とトランジスタ50とで構成されるカ
レントミラー回路にそれぞれ接続されている。トランジ
スタ38のコレクタには7ノード側を接続されたダイオ
ード41.およびカンード側を接続されたダイオード4
3を有し、トランジスタ40のコレクタには同様にアノ
ード側を接続されたダイオード42およびカンード側を
接続されたダイオード44を有し、ダイオード41,4
2のカンード側を共通接続し、抵抗46を通して基準電
位31に接続し、ダイオード43.44のアノード側を
共通接続し、抵抗45を通して基準電位32に接続して
いる。
ンジスタ40と第2の入力端子27にベースが接続され
たトランジスタ39の工ずッタハそれぞれ抵抗35.3
6を介して定電流源51に接続された差動形式となって
おシ、トランジスタ39とトランジスタ40のコレクタ
はダイオード47とトランジスタ50とで構成されるカ
レントミラー回路にそれぞれ接続されている。トランジ
スタ38のコレクタには7ノード側を接続されたダイオ
ード41.およびカンード側を接続されたダイオード4
3を有し、トランジスタ40のコレクタには同様にアノ
ード側を接続されたダイオード42およびカンード側を
接続されたダイオード44を有し、ダイオード41,4
2のカンード側を共通接続し、抵抗46を通して基準電
位31に接続し、ダイオード43.44のアノード側を
共通接続し、抵抗45を通して基準電位32に接続して
いる。
この構成において、入力端子26と入力端子7とに加え
られる人力信号のあいだに電位差がない場合には、ダイ
オード41,42.および43゜44には、抵抗46.
45と基準電位31.32によシ決定される電流が流れ
るが、今、入力端子26と入力端子27に所定の等しい
直流域圧の人力信号が加えられたときに、ダイオード4
1乃至44に電流が流れないように、基準電位31.3
2を設定することが可能である。
られる人力信号のあいだに電位差がない場合には、ダイ
オード41,42.および43゜44には、抵抗46.
45と基準電位31.32によシ決定される電流が流れ
るが、今、入力端子26と入力端子27に所定の等しい
直流域圧の人力信号が加えられたときに、ダイオード4
1乃至44に電流が流れないように、基準電位31.3
2を設定することが可能である。
このような状態で入力端子の一方、例えば、入力端子2
6の電位が入力端子27の電位よりあがった場合、ダイ
オード41には端子29に向かって電流が流れ、ダイオ
ード42はし中断状態のままであシ、端子29には入力
端子の電位差の絶対値に比例した電流が得られる。回路
の対称性によシ、入力端子26の電位が入力端子27よ
シ下がった場合は、ダイオード42に端子29に向かう
電流が流れる。ダイオード43、およびダイオード44
は、ダイオード41またはダイオード42がし中断状態
のとき、カレントハラ−回路のトランジスタ49または
トランジスタ50が飽和するのをきけるために、おる電
位でクランプするためのものでおる◇ このようにして出力端子29には、一方の入力端子に加
えられた電圧に対して他方の入力端子の電位差の絶対値
に比例した電流が得られる。また、2つの入力端子の電
位差が0付近でもその絶対値に比例した出力電流が得ら
れる。
6の電位が入力端子27の電位よりあがった場合、ダイ
オード41には端子29に向かって電流が流れ、ダイオ
ード42はし中断状態のままであシ、端子29には入力
端子の電位差の絶対値に比例した電流が得られる。回路
の対称性によシ、入力端子26の電位が入力端子27よ
シ下がった場合は、ダイオード42に端子29に向かう
電流が流れる。ダイオード43、およびダイオード44
は、ダイオード41またはダイオード42がし中断状態
のとき、カレントハラ−回路のトランジスタ49または
トランジスタ50が飽和するのをきけるために、おる電
位でクランプするためのものでおる◇ このようにして出力端子29には、一方の入力端子に加
えられた電圧に対して他方の入力端子の電位差の絶対値
に比例した電流が得られる。また、2つの入力端子の電
位差が0付近でもその絶対値に比例した出力電流が得ら
れる。
第2図は本発明の第2の実施例の電位差検出回路を示す
回路図である。同図において、本実施例の電位差検出回
路が、前記第1の実施例と異なるところは、ダイオード
41.42と出力端子29との間に、トランジスタ55
のエミ、りとコレクタとが介在し、ダイオード43.4
4は同トランジスタ55に接続され、同トランジスタ5
5のペースが、ダイオード53.54.基準電位31の
直列体に接続される。この直列体と定電流源52とを直
列接続して、端子28.30間に接続される点である。
回路図である。同図において、本実施例の電位差検出回
路が、前記第1の実施例と異なるところは、ダイオード
41.42と出力端子29との間に、トランジスタ55
のエミ、りとコレクタとが介在し、ダイオード43.4
4は同トランジスタ55に接続され、同トランジスタ5
5のペースが、ダイオード53.54.基準電位31の
直列体に接続される。この直列体と定電流源52とを直
列接続して、端子28.30間に接続される点である。
第1の実施例では、出力端子29にはダイオード41.
42のカンード側が共通接続されたものが直接接続され
ていたが、本実施例では、出力電流をトランジスタ55
で構成される定電流源の出力として取り出す構成となっ
ている。本実m例では、出力端子29に接続される負荷
により、ダイオード41.42が直接影響を受けないと
いう利点がある。
42のカンード側が共通接続されたものが直接接続され
ていたが、本実施例では、出力電流をトランジスタ55
で構成される定電流源の出力として取り出す構成となっ
ている。本実m例では、出力端子29に接続される負荷
により、ダイオード41.42が直接影響を受けないと
いう利点がある。
以上説明したように、本発明は、比較すべき2つの人力
信号の電位差が小さいときでも、その電位差の絶対値に
比例した出力を流が得られる効果がある◎ ・・・・・・ダイオード、12,13,14.33,3
4゜35+36t45.46・・・用抵抗、15.16
゜50.51.52・・・・・・定を流源。
信号の電位差が小さいときでも、その電位差の絶対値に
比例した出力を流が得られる効果がある◎ ・・・・・・ダイオード、12,13,14.33,3
4゜35+36t45.46・・・用抵抗、15.16
゜50.51.52・・・・・・定を流源。
Claims (1)
- 第1および第2の入力端子にそれぞれ印加される電位の
差の絶対値を出力として取り出す電位差検出回路におい
て、前記第1の入力端子に所定の導電形式をもつ第1お
よび第4のトランジスタのベースが接続され、前記第2
の入力端子に前記所定の導電形式をもつ第2および第3
のトランジスタのベースが接続され、前記第1および第
2のトランジスタのエミッタは抵抗値の互いに等しい第
1および第2の抵抗をそれぞれ介して共通接続され、さ
らに第1の定電流源を介して第1の基準電位に接続され
、前記第3および第4のトランジスタのエミッタは前記
第1および第2の抵抗と等しい抵抗値を持つ第3および
第4の抵抗をそれぞれ介して共通接続され、さらに第2
の定電流源を介して前記第1の基準電位に接続され、前
記第1および第2のトランジスタのコレクタは、第1の
ダイオードおよび第5のトランジスタで構成されるカレ
ントミラー回路のそれぞれ入力端子および出力端子に接
続され、前記第3および第4のトランジスタのコレクタ
は第2のダイオードおよび第6のトランジスタで構成さ
れるカレントミラー回路のそれぞれ入力端子および出力
端子に接続され、前記第2および第4のトランジスタの
コレクタにそれぞれアノード側を接続した第3および第
4のダイオードを設け、前記第3および第4のダイオー
ドのカソード側を共通接続し、この共通接続点から前記
出力を得る手段を設け、前記第2および第4のトランジ
スタのコレクタにそれぞれカソード側を接続した第5お
よび第6のダイオードを設け、前記第5および第6のダ
イオードのアノード側を共通接続して第2の基準電位ま
で導入する手段を設けたことを特徴とする電位差検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17660988A JPH0225762A (ja) | 1988-07-14 | 1988-07-14 | 電位差検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17660988A JPH0225762A (ja) | 1988-07-14 | 1988-07-14 | 電位差検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0225762A true JPH0225762A (ja) | 1990-01-29 |
Family
ID=16016561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17660988A Pending JPH0225762A (ja) | 1988-07-14 | 1988-07-14 | 電位差検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0225762A (ja) |
-
1988
- 1988-07-14 JP JP17660988A patent/JPH0225762A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4101842A (en) | Differential amplifier | |
| JPH0225762A (ja) | 電位差検出回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPS592433A (ja) | サンプル回路 | |
| JPS62227204A (ja) | 差動増幅器 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0328581Y2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPS62109408A (ja) | 入力回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS61105628A (ja) | クランプ回路 | |
| JPH03196279A (ja) | 演算増幅器 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JPH0139014Y2 (ja) | ||
| JPH0453443B2 (ja) | ||
| JPS62117085A (ja) | 絶対値回路 | |
| JPH037409A (ja) | バッファ回路 | |
| JPS62208702A (ja) | 電圧電流変換回路 | |
| JPH03277004A (ja) | 半導体回路 | |
| JPH0254966B2 (ja) | ||
| JPS61184909A (ja) | 信号処理回路 | |
| JPH033403B2 (ja) | ||
| JPH0562485B2 (ja) | ||
| JPS63121927U (ja) |