JPS61184909A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPS61184909A JPS61184909A JP60024737A JP2473785A JPS61184909A JP S61184909 A JPS61184909 A JP S61184909A JP 60024737 A JP60024737 A JP 60024737A JP 2473785 A JP2473785 A JP 2473785A JP S61184909 A JPS61184909 A JP S61184909A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- emitter
- output
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号処理回路に係シ、特に信号伝達の際にレベ
ルシフトを生じることなく信号レベル変動による歪率を
改善し、しかも集積回路化に好適な信号処理回路に関す
る０ 〔従来の技術〕 従来、この極の信号を伝達する手段としては、工ξ、タ
ーフォロワ回路があり１本回路は信号処理回路間の信号
伝達において信号処理回路の入出力インピーダンスの影
響を避けるためのインピーダンス変換器、即ちバッファ
として機能する０第２図にエミッタ・７才ロワ回路を用
いた信号処理回路の従来例が示されている。第２図にお
いて、信号処理回路１の出力端子２は、トランジスタ１
８のベースに接続され、コレクタは電源端子４に接続さ
れ、エミ、りは信号出力端子３に接続されるとともに、
定電流源１９に接続されている。
ルシフトを生じることなく信号レベル変動による歪率を
改善し、しかも集積回路化に好適な信号処理回路に関す
る０ 〔従来の技術〕 従来、この極の信号を伝達する手段としては、工ξ、タ
ーフォロワ回路があり１本回路は信号処理回路間の信号
伝達において信号処理回路の入出力インピーダンスの影
響を避けるためのインピーダンス変換器、即ちバッファ
として機能する０第２図にエミッタ・７才ロワ回路を用
いた信号処理回路の従来例が示されている。第２図にお
いて、信号処理回路１の出力端子２は、トランジスタ１
８のベースに接続され、コレクタは電源端子４に接続さ
れ、エミ、りは信号出力端子３に接続されるとともに、
定電流源１９に接続されている。
このトランジスタ１８は、エミ、り・７オロワとして動
作し、信号処理回路１と出力端子３との間において、バ
ッファとして機能し、信号を伝達するＯ 〔発明が解決しようとする問題点〕 このような従来のエミ、り７才ロワ回路では、信号伝達
に際してトランジスタ１８のベース・エミ、り間の順方
向バイアス電位だけ、レベルシフトされるため、複数段
直列接続した場合、出力直流レベルが低下し、十分な出
力信号ダイナミ、りｅレンジが得られない。さらに１人
力信号レベルの変動にともなって、トランジスタ１８の
ベース電位が変動するとともに、コレクタ電流が変動す
るため、出力信号が歪むという欠点もある。
作し、信号処理回路１と出力端子３との間において、バ
ッファとして機能し、信号を伝達するＯ 〔発明が解決しようとする問題点〕 このような従来のエミ、り７才ロワ回路では、信号伝達
に際してトランジスタ１８のベース・エミ、り間の順方
向バイアス電位だけ、レベルシフトされるため、複数段
直列接続した場合、出力直流レベルが低下し、十分な出
力信号ダイナミ、りｅレンジが得られない。さらに１人
力信号レベルの変動にともなって、トランジスタ１８の
ベース電位が変動するとともに、コレクタ電流が変動す
るため、出力信号が歪むという欠点もある。
本発明の目的は、このような従来の問題点を解決し、信
号伝達においてレベルシフトすることなく、シかも出力
信号歪を改善することができるようにした信号処理回路
を提供することにある。
号伝達においてレベルシフトすることなく、シかも出力
信号歪を改善することができるようにした信号処理回路
を提供することにある。
本発明罠よれば、互いに逆導電型のトランジスタで構成
された第１．第２のカレントミラ上路と、ダイオード接
続され互いに逆導電方向に並列接続された第１．第２の
同導電型のトランジスタと、前記第１．第２のトランジ
スタと同導電型でエミ、りに抵抗が接続された第３のト
ランジスタとを備え、前記第１．第２のカレントミラー
回路の入力端子間に前記第３のトランジスタのコレクタ
と前記抵抗の他端とが順バイアス方向に接続され、前記
第１．第２のカレントミラ上路の出力端子間に前記第１
のトランジスタが順バイアス方向に接続され、前記第１
のトランジスタのエミ、りより信号が入力され、前記第
３のトランジスタのエミ。
された第１．第２のカレントミラ上路と、ダイオード接
続され互いに逆導電方向に並列接続された第１．第２の
同導電型のトランジスタと、前記第１．第２のトランジ
スタと同導電型でエミ、りに抵抗が接続された第３のト
ランジスタとを備え、前記第１．第２のカレントミラー
回路の入力端子間に前記第３のトランジスタのコレクタ
と前記抵抗の他端とが順バイアス方向に接続され、前記
第１．第２のカレントミラ上路の出力端子間に前記第１
のトランジスタが順バイアス方向に接続され、前記第１
のトランジスタのエミ、りより信号が入力され、前記第
３のトランジスタのエミ。
りより信号が出力されるようになっていることを特徴と
する信号処理回路が得られる。
する信号処理回路が得られる。
次に本発明罠ついて図面を参照して詳細に説明する。
第１図は本発明の一実施例の信号処理回路を示す回路図
である。第１図において、ダイオード接続されたトラン
ジスタ９とトランジスタ８とはベースが共通接続され、
それぞれのエミッタは各々抵抗７．６を介して電源端子
４に接続され、トランジスタ８のコレクタはダイオード
接続されたトランジスタ１００ベース及びコレクタとダ
イオード接続されたトランジスタ１２のエミッタとトラ
ンジスタ１１０ベースとに接続されているｏトランジス
タ１０のエミ、りは、トランジスタ１２０ベース・コレ
クタと共通接続されるとともに、信号処理回路ｌの出力
端子２．トランジスタ１４のコレクタに接続されている
。トランジスタ１１のコレクタはトランジスタ９のコレ
クタに接続され、エミ、りは信号出力端子３に接続され
るとともに、抵抗１３を介して、ダイオード接続された
トランジスタ１５のに一ス・コレクタ共通接続点に接続
されている０トランジスタ１４．１５Ｈ，ベースが共通
接続され、それぞれのエミ、りは抵抗１６゜１７を介し
て接地端子５に接続されている。
である。第１図において、ダイオード接続されたトラン
ジスタ９とトランジスタ８とはベースが共通接続され、
それぞれのエミッタは各々抵抗７．６を介して電源端子
４に接続され、トランジスタ８のコレクタはダイオード
接続されたトランジスタ１００ベース及びコレクタとダ
イオード接続されたトランジスタ１２のエミッタとトラ
ンジスタ１１０ベースとに接続されているｏトランジス
タ１０のエミ、りは、トランジスタ１２０ベース・コレ
クタと共通接続されるとともに、信号処理回路ｌの出力
端子２．トランジスタ１４のコレクタに接続されている
。トランジスタ１１のコレクタはトランジスタ９のコレ
クタに接続され、エミ、りは信号出力端子３に接続され
るとともに、抵抗１３を介して、ダイオード接続された
トランジスタ１５のに一ス・コレクタ共通接続点に接続
されている０トランジスタ１４．１５Ｈ，ベースが共通
接続され、それぞれのエミ、りは抵抗１６゜１７を介し
て接地端子５に接続されている。
ここで、信号処理回路１からの出力信号が、トランジス
タ１２のベース・コレクタ共通接続点に入力され、電源
端子４に電源電圧が印加された過渡状態においては、ト
ランジスタ１２が能動状態となり、トランジスタ１１は
ベース電流が供給され能動状態となる。従って、トラン
ジスタ１１には、コレクタ電流が流れ、トランジスタ９
．１５へ電流を供給し、能動状態にさせるともに、トラ
ンジスタ８．１４がカレントミラ上路として動作し、ト
ランジスタＩＯＫコレクタ電流を供給し、能動状態にさ
せる０このように定常状態になると、トランジスタ１２
はしゃ断状態となる。このとき、信号出力晶子３の出力
直流レベルＶｏは次のようになる０ Ｖｏ＝Ｖｔ＋Ｖｉｚｌｏ −ＶＢｌｌｌ −・−
・−（１）ここで、Ｖ！ ；信号処理回路１の出力端子
２の直流レベル、 ＶＢｌｎ；）ランジスタｎのベース・エミ、り間の順方
向バイアス電位。
タ１２のベース・コレクタ共通接続点に入力され、電源
端子４に電源電圧が印加された過渡状態においては、ト
ランジスタ１２が能動状態となり、トランジスタ１１は
ベース電流が供給され能動状態となる。従って、トラン
ジスタ１１には、コレクタ電流が流れ、トランジスタ９
．１５へ電流を供給し、能動状態にさせるともに、トラ
ンジスタ８．１４がカレントミラ上路として動作し、ト
ランジスタＩＯＫコレクタ電流を供給し、能動状態にさ
せる０このように定常状態になると、トランジスタ１２
はしゃ断状態となる。このとき、信号出力晶子３の出力
直流レベルＶｏは次のようになる０ Ｖｏ＝Ｖｔ＋Ｖｉｚｌｏ −ＶＢｌｌｌ −・−
・−（１）ここで、Ｖ！ ；信号処理回路１の出力端子
２の直流レベル、 ＶＢｌｎ；）ランジスタｎのベース・エミ、り間の順方
向バイアス電位。
トランジスタ１０．１１に等しい電流を供給するこ、！
：Ｋｌ、Ｖｊｚｔｏ ＝Ｖｎｘｔｔとなり、従ッテ前記
（１）式は、Ｖｏ＝＝ＶＩとなる０即ち、入出力端子の
直流レベルは等しくなり、レベルシフトを受けない。次
に、トランジスタ１１に流れるコレクタ電流１ｃは次の
（２）式で得られる。
：Ｋｌ、Ｖｊｚｔｏ ＝Ｖｎｘｔｔとなり、従ッテ前記
（１）式は、Ｖｏ＝＝ＶＩとなる０即ち、入出力端子の
直流レベルは等しくなり、レベルシフトを受けない。次
に、トランジスタ１１に流れるコレクタ電流１ｃは次の
（２）式で得られる。
ここで Ｒｎ ；抵抗番号ｎの抵抗値。
トランジスタ８．９及び１４．１５及び１０゜１１、抵
抗６．７及び１６．１７の整合が各々とれておれば、カ
レントミラ上路の動作により、トランジスタｌＯにトラ
ンジスタ１１のコレクタ電流Ｉｃと等しいコレクタ電流
を供給することができる。従って、コレクタ電流Ｉｃは
、前記（２）式より、入力信号レベル即ちｖＸの変動を
受けるため、トランジスタ１１のベース・エミッタ間で
波形歪を生じるが、トランジスタ１０においてもエミ。
抗６．７及び１６．１７の整合が各々とれておれば、カ
レントミラ上路の動作により、トランジスタｌＯにトラ
ンジスタ１１のコレクタ電流Ｉｃと等しいコレクタ電流
を供給することができる。従って、コレクタ電流Ｉｃは
、前記（２）式より、入力信号レベル即ちｖＸの変動を
受けるため、トランジスタ１１のベース・エミッタ間で
波形歪を生じるが、トランジスタ１０においてもエミ。
り・ベース間でトランジスタ９と同一コレクタ電流変動
による波形歪が生じるため、信号出力端子３における出
力信号は、前記（１）式により、トランジスタ１０．１
１による波形歪が相殺されるため、トランジスタのバイ
アス電圧、電流の変動による波形歪の無い出力信号が得
られる。
による波形歪が生じるため、信号出力端子３における出
力信号は、前記（１）式により、トランジスタ１０．１
１による波形歪が相殺されるため、トランジスタのバイ
アス電圧、電流の変動による波形歪の無い出力信号が得
られる。
以上のような本実施例によれば、各々互いに逆導電型の
トランジスタ８，９，１４．１５で構成された第１．第
２のカレントミラ〜回路と、ダイオード接続され互いに
逆導電方向に並列接続された第１．第２の同導電型のト
ランジスタ１０．１２と、前記第１．第２のトランジス
タ１０．１２と同導電型でエミ、りに抵抗が接続された
第３のトランジスタ１１とを備え、前記第１．＠２のカ
レントミシ回路の入力端子間に前記第３のトランジスタ
１１のコレクタと前記抵抗の他端とが順バイアス方向に
接続され、前記第１．第２のカレントミラ上路の出力端
子間に前記第１のトランジスタ１０が順バイアス方向に
接続され、前記第１のト 、ランジスタ１０
のエミッタより信号が入力され、前記第３のトランジス
タ１１のエミ、りより信号が出ガされることを特徴とす
る信号処理回路が得られる。
トランジスタ８，９，１４．１５で構成された第１．第
２のカレントミラ〜回路と、ダイオード接続され互いに
逆導電方向に並列接続された第１．第２の同導電型のト
ランジスタ１０．１２と、前記第１．第２のトランジス
タ１０．１２と同導電型でエミ、りに抵抗が接続された
第３のトランジスタ１１とを備え、前記第１．＠２のカ
レントミシ回路の入力端子間に前記第３のトランジスタ
１１のコレクタと前記抵抗の他端とが順バイアス方向に
接続され、前記第１．第２のカレントミラ上路の出力端
子間に前記第１のトランジスタ１０が順バイアス方向に
接続され、前記第１のト 、ランジスタ１０
のエミッタより信号が入力され、前記第３のトランジス
タ１１のエミ、りより信号が出ガされることを特徴とす
る信号処理回路が得られる。
以上説明したように、本発明によれば、従来の信号伝達
回路でみられたレベル７７トがなく、従って必要とされ
る出力信号ダイナミックレンジが容易に得られ、しかも
出力信号歪率が大幅に改善され良信号処理回路を提供す
ることができる等の効果が得られる。
回路でみられたレベル７７トがなく、従って必要とされ
る出力信号ダイナミックレンジが容易に得られ、しかも
出力信号歪率が大幅に改善され良信号処理回路を提供す
ることができる等の効果が得られる。
第１図は本発明の一実施例の信号処理回路を示す回路図
、第２図は従来の信号処理回路を示す回路図である０尚
図において、 １・・・・・信号処理回路、２・・・・・・信号処理回
路出力端子、３・・・・・・信号出力端子、４・・・・
・・電源端子、５・・・・・・接地端子、６．７．１６
．１７・・・・・抵抗、８゜９．１０．１１．１２．１
４．１５．１８・・・・・・トランジスタ、１９・・・
・・・定電流源０稟 ２ 回
、第２図は従来の信号処理回路を示す回路図である０尚
図において、 １・・・・・信号処理回路、２・・・・・・信号処理回
路出力端子、３・・・・・・信号出力端子、４・・・・
・・電源端子、５・・・・・・接地端子、６．７．１６
．１７・・・・・抵抗、８゜９．１０．１１．１２．１
４．１５．１８・・・・・・トランジスタ、１９・・・
・・・定電流源０稟 ２ 回
Claims (1)
- 互いに逆導電型のトランジスタで構成された第１のカレ
ントミラー回路と、この第１のカレントミラー回路と同
様に構成された第２のカレントミラー回路と、ダイオー
ド接続され互いに逆導電方向に並列接続された第１、第
２のトランジスタと、該第１のトランジスタと同導電型
でエミッタに抵抗が接続された第３のトランジスタとを
具備し、前記第１、第２のカレントミラー回路の入力端
子間に前記第３のトランジスタのコレクタと前記抵抗の
他端とが順バイアス方向に接続され、前記第１、第２の
カレントミラー回路の出力端子間に前記第１のトランジ
スタが順バイアス方向に接続され、前記第３のトランジ
スタのベースが前記第１のトランジスタのアノード側に
接続され、前記第１のトランジスタのエミッタより信号
が入力され、前記第３のトランジスタのエミッタより信
号が出力されるようになっていることを特徴とする信号
処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024737A JPS61184909A (ja) | 1985-02-12 | 1985-02-12 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024737A JPS61184909A (ja) | 1985-02-12 | 1985-02-12 | 信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61184909A true JPS61184909A (ja) | 1986-08-18 |
Family
ID=12146461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60024737A Pending JPS61184909A (ja) | 1985-02-12 | 1985-02-12 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184909A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412348A (en) * | 1993-07-01 | 1995-05-02 | Crystal Semiconductor, Inc. | Compound triple cascoded mirror |
-
1985
- 1985-02-12 JP JP60024737A patent/JPS61184909A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412348A (en) * | 1993-07-01 | 1995-05-02 | Crystal Semiconductor, Inc. | Compound triple cascoded mirror |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| CA1183893A (en) | Operational rectifier and bias generator | |
| US4097767A (en) | Operational rectifier | |
| US3509362A (en) | Switching circuit | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4241314A (en) | Transistor amplifier circuits | |
| US3544882A (en) | Electric current range converting amplifier | |
| US5172017A (en) | Integrated circuit arrangement including a differential amplifier which generates a constant output voltage over a large temperature range | |
| US3353091A (en) | Amplifier using paragoned active elements | |
| EP0376471A1 (en) | Low distortion current mirror | |
| JPS61184909A (ja) | 信号処理回路 | |
| EP0112358B1 (en) | Current mirror circuit arrangement | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| US4276515A (en) | Differential amplifier circuit arrangement with stabilized input impedance | |
| US3533002A (en) | Operational amplifier providing low input current and enhanced high frequency gain | |
| JPS58181310A (ja) | 電圧利得制御増幅装置 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPH0478044B2 (ja) | ||
| JP3186001B2 (ja) | Ｉｃ試験装置 | |
| JP2757555B2 (ja) | 可変インピーダンス回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPS6259485B2 (ja) |