JPS5896319A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS5896319A JPS5896319A JP56195409A JP19540981A JPS5896319A JP S5896319 A JPS5896319 A JP S5896319A JP 56195409 A JP56195409 A JP 56195409A JP 19540981 A JP19540981 A JP 19540981A JP S5896319 A JPS5896319 A JP S5896319A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- constant current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
- G05F3/185—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes and field-effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は定電流回路に関するものである。
モノリシックの集積回路（以下ＩＣと略称する）÷等に
おいて、定電流バイアスが必要となるが、仁の電流源は
通常自刃では起動できないから、起動させるための手段
が必要となる。
おいて、定電流バイアスが必要となるが、仁の電流源は
通常自刃では起動できないから、起動させるための手段
が必要となる。
第１図はこのような要求にもとづ〈従来の定電流回路の
一例を示すものである。同図において、（１）は電源電
圧’ＶＣＣが印加される電源端子（至）にエミッタが接
続された第１のトランジスタ、（２）ハコレクタ・ペー
ス間が短絡された第２のトランジスタで、上記端子ａＱ
Ｋエミッタが接続され、第１のトランジスタ（１）のベ
ースにベースが接続されている。
一例を示すものである。同図において、（１）は電源電
圧’ＶＣＣが印加される電源端子（至）にエミッタが接
続された第１のトランジスタ、（２）ハコレクタ・ペー
ス間が短絡された第２のトランジスタで、上記端子ａＱ
Ｋエミッタが接続され、第１のトランジスタ（１）のベ
ースにベースが接続されている。
（３）ハベースが第１のトランジスタ（１）のコレクタ
に、またコレクタが第２のトランジスタ（２）のコレク
タおよびベースに接続された第３のトランジスタ、（４
）は第３のトランジスタ（ａ）のエミッタと接地間に接
続された第１の抵抗器、（！ｉ）はカソードが第３のト
ランジスタのベースに、またアノードが接地されたツェ
ナーダイオードのような定電圧素子、偵）は電源端子（
至）と第３のトランジスタ（３）のベースに接続された
第２の抵抗器である。
に、またコレクタが第２のトランジスタ（２）のコレク
タおよびベースに接続された第３のトランジスタ、（４
）は第３のトランジスタ（ａ）のエミッタと接地間に接
続された第１の抵抗器、（！ｉ）はカソードが第３のト
ランジスタのベースに、またアノードが接地されたツェ
ナーダイオードのような定電圧素子、偵）は電源端子（
至）と第３のトランジスタ（３）のベースに接続された
第２の抵抗器である。
りぎに動作について説明する。
第１および第３のトランジスタ（１）〜（３）ならびに
第１の抵抗器（４）およびツェナーダイオード（５）で
構成される電流源は、第３のトランジスタ（３）がＯＮ
されない限り動作しない、起動時に、第３のトランジス
タ（３）は第２の抵抗器（６）を介してベース電流が供
給されることによりＯＷＬ、続いて第２のトランジスタ
（２）がＯＷＬ、続いて第１のトランジスタ（１）がＯ
Ｎ Ｌ続ける。
第１の抵抗器（４）およびツェナーダイオード（５）で
構成される電流源は、第３のトランジスタ（３）がＯＮ
されない限り動作しない、起動時に、第３のトランジス
タ（３）は第２の抵抗器（６）を介してベース電流が供
給されることによりＯＷＬ、続いて第２のトランジスタ
（２）がＯＷＬ、続いて第１のトランジスタ（１）がＯ
Ｎ Ｌ続ける。
定常時においてはツェナーダイオード（６）で定まる定
電圧を受けて、第１の抵抗器（４）には定電流が流れる
。
電圧を受けて、第１の抵抗器（４）には定電流が流れる
。
しかるに、このような従来回路においては、電源電圧Ｖ
ＣＣが変動すると、第２の抵抗器（６）を介してツェナ
ーダイオード（６）に流れ込む電流値が変化するから、
これがツェナー電圧値を変化させ、最終的には第１の抵
抗器（４）に流れている定電流値をも変化させることに
なり、定電流回路の安定化を損なうことになる。この対
策として第２の抵抗器（６）を大きな値にすることが考
えられるがモノリシックＩＣにおいては、抵抗値の大き
さはそのままチップ面積の増大化につながる丸め、コス
）的に不利になる。
ＣＣが変動すると、第２の抵抗器（６）を介してツェナ
ーダイオード（６）に流れ込む電流値が変化するから、
これがツェナー電圧値を変化させ、最終的には第１の抵
抗器（４）に流れている定電流値をも変化させることに
なり、定電流回路の安定化を損なうことになる。この対
策として第２の抵抗器（６）を大きな値にすることが考
えられるがモノリシックＩＣにおいては、抵抗値の大き
さはそのままチップ面積の増大化につながる丸め、コス
）的に不利になる。
この発明は上記従来の欠点を除去する丸めになされたも
ので、大きな抵抗値を小スペースで得るようＫし、しか
も電源電圧の広い範囲にわたって定電流特性を安定にさ
せることができる定電流回路を提供することを目的とし
ている。
ので、大きな抵抗値を小スペースで得るようＫし、しか
も電源電圧の広い範囲にわたって定電流特性を安定にさ
せることができる定電流回路を提供することを目的とし
ている。
以下、この発明の一実施例を図面にしたがって説明する
。
。
第２図はこの発明に係る定電流回路の一例を示すもので
、第１図と同一部所には同一符号を付して説明を省略す
る。
、第１図と同一部所には同一符号を付して説明を省略す
る。
同図において、（７）は電界効果形トランジスタ（以下
ＰＩＴと略称する）であり、ドレインが電源端子０１）
Ｋ、ソースが第３のトランジスタ（３）のベースに、ゲ
ートが接地にそれぞれ接続されている。
ＰＩＴと略称する）であり、ドレインが電源端子０１）
Ｋ、ソースが第３のトランジスタ（３）のベースに、ゲ
ートが接地にそれぞれ接続されている。
つぎに、上記構成の動作を説明する。
起動時には、第３のトランジスタ（３）のペース電流は
ｐｉＴ（ｙ）のドレイン電流よりが流れることによって
ＯＮされ、続いて第２のトランジスタ（２）、第１のト
ランジスタ（１）が順次ＯＮシ、第１の抵抗器（４）に
定電流が供給される。このときＩＦ］］ｉＴ （７）は
第３のトランジスタ（３）のペース・エミッタ順方向電
圧ｖＢ−の逆バイアス、さらに定常時においては、ツェ
ナーダイオード（５）の逆バイアスを受けて第３図に示
すように完全にカットオフ状態となっているため、ドレ
イン電流は＃１とんど流れなくなっており、ツェナーダ
イオード（５）のバイアス電流は電源電圧ＶＣＣの変動
を受けることなく、安全に定電流化されることになり、
したがって第１の抵抗器（５）に流れる電流の安定化が
図られる。ここでＩＰＥＴ （７）に要求される特性は ■ 第３のトランジスタ（３）をＯＮさせるに必要な最
小電流１ずしとツェナーダイオード（５）のリーク電流
の合計が初期ドレイン電流として必要であること。
ｐｉＴ（ｙ）のドレイン電流よりが流れることによって
ＯＮされ、続いて第２のトランジスタ（２）、第１のト
ランジスタ（１）が順次ＯＮシ、第１の抵抗器（４）に
定電流が供給される。このときＩＦ］］ｉＴ （７）は
第３のトランジスタ（３）のペース・エミッタ順方向電
圧ｖＢ−の逆バイアス、さらに定常時においては、ツェ
ナーダイオード（５）の逆バイアスを受けて第３図に示
すように完全にカットオフ状態となっているため、ドレ
イン電流は＃１とんど流れなくなっており、ツェナーダ
イオード（５）のバイアス電流は電源電圧ＶＣＣの変動
を受けることなく、安全に定電流化されることになり、
したがって第１の抵抗器（５）に流れる電流の安定化が
図られる。ここでＩＰＥＴ （７）に要求される特性は ■ 第３のトランジスタ（３）をＯＮさせるに必要な最
小電流１ずしとツェナーダイオード（５）のリーク電流
の合計が初期ドレイン電流として必要であること。
■ カットオツ電圧Ｙｅｓが７５ｍ３以上でかつ、ツェ
ナーダイオード（６）の電圧値ＶＺ以下であること。
ナーダイオード（６）の電圧値ＶＺ以下であること。
■ ドレイン・ソース間電圧が歳入電源電圧Ｖｃｃ （
ｍ龜Ｘ）以上あること。
ｍ龜Ｘ）以上あること。
等があげられる。
以上説明したようにこの発明による定電流回路は、起動
時の電流をＩＦＩＴを介して得ることにより、抵抗器に
比べ小さなチップ面積で済み、起動後においてはＦＩＩ
Ｔのカットオツ特性を利用して、不用な電流を流さない
ため、電源電圧の変動に左右されずに定電流特性を安定
させるのみならず、不用な電力消費を抑制することもで
きる効果がある。
時の電流をＩＦＩＴを介して得ることにより、抵抗器に
比べ小さなチップ面積で済み、起動後においてはＦＩＩ
Ｔのカットオツ特性を利用して、不用な電流を流さない
ため、電源電圧の変動に左右されずに定電流特性を安定
させるのみならず、不用な電力消費を抑制することもで
きる効果がある。
第１図は従来の定電流回路の一例を示す電気回路図、第
２図はこの発明に係る定電流回路の一例を示す電気回路
図、第３図はこの発明に使用するＦＥＴの出力特性図で
ある。 （１） 、 （２） 、 （３）・・・トランジスタ、
（４）・・・抵抗器、（５）・・・定電圧素子、（７）
・・・電界効果形トランジスタ、（至）・・・電源端子
。 なお、図中同一符号は同一もしくは相当部分を示す。 代理人 葛野信−（外１名）
２図はこの発明に係る定電流回路の一例を示す電気回路
図、第３図はこの発明に使用するＦＥＴの出力特性図で
ある。 （１） 、 （２） 、 （３）・・・トランジスタ、
（４）・・・抵抗器、（５）・・・定電圧素子、（７）
・・・電界効果形トランジスタ、（至）・・・電源端子
。 なお、図中同一符号は同一もしくは相当部分を示す。 代理人 葛野信−（外１名）
Claims (1)
- （１）、電源端子にエミッタが接続された第１のトラン
ジスタと、電源端子にエミ゛ツタが接続され、かつベー
スが上記第１のトランジスタのベースに接続されたベー
ス・コレクタ短絡形の第２のトランジスタと、上記１１
１のトランジスタのコレクタと接地との間に接続された
定電圧素子と、上記第１のトランジスタのコレクタにベ
ースが接続され、かつ上記第２のトランジスタのコレク
タにコレクタが接続された第３のトランジスタと、上記
第３のトランジスタのエミッタと接地との間に接続され
た第１の抵抗器と、上記第１のトランジスタに並列に接
続された電界効果形トランジスタとを備えた定電流回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195409A JPS5896319A (ja) | 1981-12-03 | 1981-12-03 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195409A JPS5896319A (ja) | 1981-12-03 | 1981-12-03 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896319A true JPS5896319A (ja) | 1983-06-08 |
Family
ID=16340615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195409A Pending JPS5896319A (ja) | 1981-12-03 | 1981-12-03 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896319A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199219U (ja) * | 1984-11-29 | 1986-06-25 |
-
1981
- 1981-12-03 JP JP56195409A patent/JPS5896319A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199219U (ja) * | 1984-11-29 | 1986-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06244693A (ja) | Ｍｏｓ電界効果トランジスタスイッチ回路 | |
| JPH03132812A (ja) | バイポーラ／ｃｍｏｓレギュレータ回路 | |
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JPH075225A (ja) | 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体 | |
| US4849654A (en) | Semiconductor integrated circuit with input protection circuit | |
| US5488329A (en) | Stabilized voltage generator circuit of the band-gap type | |
| JPH03119812A (ja) | 電流検出回路 | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| JPS5896319A (ja) | 定電流回路 | |
| US6175478B1 (en) | Short-circuit protection circuit, particularly for power transistors | |
| JP4184644B2 (ja) | レギュレータ回路 | |
| JP2005237028A (ja) | 負荷駆動装置 | |
| JPH05204480A (ja) | 定電圧回路 | |
| JPS6310215A (ja) | 定電流回路 | |
| JPH06309051A (ja) | 基準電圧発生回路 | |
| JP2000081919A (ja) | 起動回路 | |
| JP3540869B2 (ja) | 自己バイアス型電子回路用のスタータ回路装置 | |
| JP3580956B2 (ja) | リセット信号発生回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| KR940002812B1 (ko) | 저전류 기동회로 | |
| JP2704035B2 (ja) | 電源回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS5951011B2 (ja) | 安定化電源回路 | |
| JPH0513064Y2 (ja) |