JPS6047747B2 - 誤動作防止回路 - Google Patents
誤動作防止回路Info
- Publication number
- JPS6047747B2 JPS6047747B2 JP12754077A JP12754077A JPS6047747B2 JP S6047747 B2 JPS6047747 B2 JP S6047747B2 JP 12754077 A JP12754077 A JP 12754077A JP 12754077 A JP12754077 A JP 12754077A JP S6047747 B2 JPS6047747 B2 JP S6047747B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- malfunction prevention
- anode
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は集積回路の回路構成に関し、とくに集積回路
における出力端子に侵入した雑音によつて集積回路内の
トランジスタが誤動作するのを防止するためのものであ
る。
における出力端子に侵入した雑音によつて集積回路内の
トランジスタが誤動作するのを防止するためのものであ
る。
第１図はバイポーラ形の集積回路を模式図的に示した
基本構造図、第２図は第１図の集積回路を結線した回路
図である。
基本構造図、第２図は第１図の集積回路を結線した回路
図である。
第１図及び第２図において、１は集積回路、２は集積回
路のサブストレート基板でサブストレート基板２は接地
される。２ １および２２はＮＰＮ形のトランジスタで
、１１はトランジスタ２１のエミッタ端子、１２はベー
ス端子、１３はコレクタ端子、１４はトランジスタ２２
のエミッタ端子、１５はベース端子、１６はコレクタ端
子であり、エミッタ端子１１および １４は接地されて
いる。
路のサブストレート基板でサブストレート基板２は接地
される。２ １および２２はＮＰＮ形のトランジスタで
、１１はトランジスタ２１のエミッタ端子、１２はベー
ス端子、１３はコレクタ端子、１４はトランジスタ２２
のエミッタ端子、１５はベース端子、１６はコレクタ端
子であり、エミッタ端子１１および １４は接地されて
いる。
２３はトランジスタ２１’のコレクタと基板２およびト
ランジスタ２２のコレクタで構成される寄生トランジス
タで、この寄生トランジスタ２３の存在が回路に誤動作
を生じる要因となつている。
ランジスタ２２のコレクタで構成される寄生トランジス
タで、この寄生トランジスタ２３の存在が回路に誤動作
を生じる要因となつている。
２４は抵抗で、端子１８はトランジスタ２１のコレクタ
端子１３に接続され、端子１９は通常電源に接続されて
いる。
端子１３に接続され、端子１９は通常電源に接続されて
いる。
２５は集積回路１の出力端子でトランジスタ２２のコレ
クタ端子に接続され、さらに入力端子２５にはトランジ
スタ２２の負荷２６が接続されている。
クタ端子に接続され、さらに入力端子２５にはトランジ
スタ２２の負荷２６が接続されている。
第３図は出力端子２５に雑音が侵入した時の出力端子２
５の電圧波形図で、このような雑音は通常トランジスタ
２２がオフ状態の時に侵入し、とくに集積回路の周囲で
モータやリレーなどのインダクタンス性の装置が起動、
停止時に発生し侵入する場合が多い。トランジスタ２２
がオフし、出力端子２５に雑音が侵入していない状態で
は、第３図の時ｉ？００からｔ１までに示すように出力
端子２５の電圧は負荷２６によつて決められる一定電圧
Ｖ２５に保たれている。時間ｔ１で雑音が侵入した場合
、時間！までは集積回路１に何等の変化がないか、時間
らにおいて、出力端子２５の電圧がトランジスタ２３の
ベースとエミッタ間の電圧ＶＢＥだけ接地電圧０■より
も低下すると、基板２からトランジスタ２２のコレクタ
端子１６へトランジスタ２３のベース電流が流れるため
、トランジスタ２３はオンし、トランジスタ２１がオフ
状態の場合抵抗２４に電流が流れ、トランジスタ２１の
コレクタ端子１３の電圧は低下する。すなわちトランジ
スタ２１がオンしているにもかかわらず、コレクタ端子
１３の電圧は低下し、トランジスタ２１がオンになつた
状態と同等の状態になる。通常コレクタ端子１３は他の
トランジスタ２８に接続されているので、他のトランジ
スタ２８はコレクタ端子１３の電圧の低下によつて動作
し、誤動作を引き起すことになる。なおトランジスタ２
１がオン状態の場合には、コレクタ端子１３の電圧が低
下しているため誤動作を起すことはない。第４図は従来
の誤動作防止回路の回路図でダイオード２７が誤動作を
防止するために接続されている。この回路は出力端子２
５に雑音が侵入した場合に、トランジスタ２３のベース
からエミッタへ流れる電流に代えて、ダイオード２７の
アノードからカソードへ電流を流し、トランジスタ２３
がオンになるのを防止しようとするものである。しかし
、この回路において、トランジスタ２３をオンさせずに
、ダイオード２７をオンにするためには、トランジスタ
２３のベースとエミッタ間の電圧■ＢＥよりも、ダイオ
ード２７のアノードとカソード間の電圧Ｖｐが小さいと
いう条件が必要である。一般に半導体素子の特性のバラ
ツキは大きく、トランジスタ■ＢＥやダイオードのＶＦ
のバラツキは大きく第４図に示した従来の誤動作防止回
路においては、確実に誤動作を防止することは困難であ
つた。なお、出力端子２５と接地間をコンデンサで接続
すると、雑音の侵入を防止することができるが、トラン
ジスタ２２のオフの時にコンデンサに蓄積された電荷が
、トランジスタ２２がオンになつた時に大きなコレクタ
電流となつてトランジスタ２２を流れ、トランジスタ２
２が破壊するために使用することができない。
５の電圧波形図で、このような雑音は通常トランジスタ
２２がオフ状態の時に侵入し、とくに集積回路の周囲で
モータやリレーなどのインダクタンス性の装置が起動、
停止時に発生し侵入する場合が多い。トランジスタ２２
がオフし、出力端子２５に雑音が侵入していない状態で
は、第３図の時ｉ？００からｔ１までに示すように出力
端子２５の電圧は負荷２６によつて決められる一定電圧
Ｖ２５に保たれている。時間ｔ１で雑音が侵入した場合
、時間！までは集積回路１に何等の変化がないか、時間
らにおいて、出力端子２５の電圧がトランジスタ２３の
ベースとエミッタ間の電圧ＶＢＥだけ接地電圧０■より
も低下すると、基板２からトランジスタ２２のコレクタ
端子１６へトランジスタ２３のベース電流が流れるため
、トランジスタ２３はオンし、トランジスタ２１がオフ
状態の場合抵抗２４に電流が流れ、トランジスタ２１の
コレクタ端子１３の電圧は低下する。すなわちトランジ
スタ２１がオンしているにもかかわらず、コレクタ端子
１３の電圧は低下し、トランジスタ２１がオンになつた
状態と同等の状態になる。通常コレクタ端子１３は他の
トランジスタ２８に接続されているので、他のトランジ
スタ２８はコレクタ端子１３の電圧の低下によつて動作
し、誤動作を引き起すことになる。なおトランジスタ２
１がオン状態の場合には、コレクタ端子１３の電圧が低
下しているため誤動作を起すことはない。第４図は従来
の誤動作防止回路の回路図でダイオード２７が誤動作を
防止するために接続されている。この回路は出力端子２
５に雑音が侵入した場合に、トランジスタ２３のベース
からエミッタへ流れる電流に代えて、ダイオード２７の
アノードからカソードへ電流を流し、トランジスタ２３
がオンになるのを防止しようとするものである。しかし
、この回路において、トランジスタ２３をオンさせずに
、ダイオード２７をオンにするためには、トランジスタ
２３のベースとエミッタ間の電圧■ＢＥよりも、ダイオ
ード２７のアノードとカソード間の電圧Ｖｐが小さいと
いう条件が必要である。一般に半導体素子の特性のバラ
ツキは大きく、トランジスタ■ＢＥやダイオードのＶＦ
のバラツキは大きく第４図に示した従来の誤動作防止回
路においては、確実に誤動作を防止することは困難であ
つた。なお、出力端子２５と接地間をコンデンサで接続
すると、雑音の侵入を防止することができるが、トラン
ジスタ２２のオフの時にコンデンサに蓄積された電荷が
、トランジスタ２２がオンになつた時に大きなコレクタ
電流となつてトランジスタ２２を流れ、トランジスタ２
２が破壊するために使用することができない。
本発明の目的はより確実に誤動作を防止するための回路
を提供することで、誤動作防止用のダイオードを順方向
にバイアスすることによりトランジスタ２３のベースと
エミッタ間の電圧に対し、ダイオードのアノードとカソ
ード間の電圧のバラツキの影響を小さくして、確実にダ
イオードがオンするようしたものである。
を提供することで、誤動作防止用のダイオードを順方向
にバイアスすることによりトランジスタ２３のベースと
エミッタ間の電圧に対し、ダイオードのアノードとカソ
ード間の電圧のバラツキの影響を小さくして、確実にダ
イオードがオンするようしたものである。
以下本発明を図面を用いて説明する。
第５図は本発明の実施例を示す図路図で、４６が本発明
の誤動作防止回路の主要部てある。出力端子２５には誤
動作防止のためのダイオード４３のカソードが接続され
、ダイオード４３のアノードには抵抗４１の一方の端子
とダイオード４２のアノードが接続されている。抵抗４
１の他方の端子は電源に接続され、ダイオード４２のカ
ソードは接地されている。また、ダイオード４３のアノ
ードには端子４４が接続され、端子４４と接地間にはコ
ンデンサ４５が接続されている。ここで、抵抗４１とダ
イオード４２はダイオード４３のバイアス電源を構成す
る。このバイアス電源の電圧は雑音に対してはダイオー
ド４３が確実に動作し、トランジスタ２２がオンの時に
はダイオード４３がオンにならないように決定するのが
最も望ましい。この回路において、ダイオード４３のア
ノードとカソード間の電圧を■Ｆ４３、ダイオード４２
のアノードとカソード間の電圧をＶＦ４２とすれば、出
力端子２５に第３図に示すような雑音が侵入した場合に
、出力端子２５の電肛■５がＶ２５＝■Ｆ４２−ＶＦ４
３になつた時にダイオード４３はオンになる。この時■
Ｆ４。−ＶＦ４３〉一■ＢＥであればトランジスタ２３
はオンになることはない。例えばダイオード４２及び４
３を同一の集積回路に組込めば、同一のプロセスで作ら
れるため、両ダイオードのＶＦ４。及び■，はほぼ等し
くなるため■Ｆ４２−■Ｆ４３＝ニ０となり、出力端子
２５の電圧が接地電圧０Ｖになるとダイオード４３がオ
ンになるためトランジスタ２３がオンになることはない
。また、この回路においてはトランジスタ２２がオンの
場合には出力端子２５の電圧が０Ｖにはならないのでダ
イオード４３はオンにならない。端子４４に接続された
コンデンサ４４は高周波の雑音に対して動作を確実にす
るために付加したものである。上記した実施例において
は、ダイオード４２と抵抗４１によつてダイオード４３
にバイアス電圧を与えたが、抵抗４１をツェナーダイオ
ードや複数個のダイオードを直列に接続した場合、ダイ
オード４２を抵抗で構成した場合、さらにダイオード４
２を複数のダイオードを直列に接続した場合も誤動作防
止回路としての機能をはたすことは可能である。
の誤動作防止回路の主要部てある。出力端子２５には誤
動作防止のためのダイオード４３のカソードが接続され
、ダイオード４３のアノードには抵抗４１の一方の端子
とダイオード４２のアノードが接続されている。抵抗４
１の他方の端子は電源に接続され、ダイオード４２のカ
ソードは接地されている。また、ダイオード４３のアノ
ードには端子４４が接続され、端子４４と接地間にはコ
ンデンサ４５が接続されている。ここで、抵抗４１とダ
イオード４２はダイオード４３のバイアス電源を構成す
る。このバイアス電源の電圧は雑音に対してはダイオー
ド４３が確実に動作し、トランジスタ２２がオンの時に
はダイオード４３がオンにならないように決定するのが
最も望ましい。この回路において、ダイオード４３のア
ノードとカソード間の電圧を■Ｆ４３、ダイオード４２
のアノードとカソード間の電圧をＶＦ４２とすれば、出
力端子２５に第３図に示すような雑音が侵入した場合に
、出力端子２５の電肛■５がＶ２５＝■Ｆ４２−ＶＦ４
３になつた時にダイオード４３はオンになる。この時■
Ｆ４。−ＶＦ４３〉一■ＢＥであればトランジスタ２３
はオンになることはない。例えばダイオード４２及び４
３を同一の集積回路に組込めば、同一のプロセスで作ら
れるため、両ダイオードのＶＦ４。及び■，はほぼ等し
くなるため■Ｆ４２−■Ｆ４３＝ニ０となり、出力端子
２５の電圧が接地電圧０Ｖになるとダイオード４３がオ
ンになるためトランジスタ２３がオンになることはない
。また、この回路においてはトランジスタ２２がオンの
場合には出力端子２５の電圧が０Ｖにはならないのでダ
イオード４３はオンにならない。端子４４に接続された
コンデンサ４４は高周波の雑音に対して動作を確実にす
るために付加したものである。上記した実施例において
は、ダイオード４２と抵抗４１によつてダイオード４３
にバイアス電圧を与えたが、抵抗４１をツェナーダイオ
ードや複数個のダイオードを直列に接続した場合、ダイ
オード４２を抵抗で構成した場合、さらにダイオード４
２を複数のダイオードを直列に接続した場合も誤動作防
止回路としての機能をはたすことは可能である。
なお、従来技術においては、出力端子２５にコンデンサ
を接続すると、コンデンサに蓄積された電荷によつて、
トランジスタ２２が破壊されたが、本実施例においては
端子４４の電圧が低いために、コンデンサ４５に蓄積さ
れる電荷量が小さく、トランジスタ２２が破壊されるこ
とはない。
を接続すると、コンデンサに蓄積された電荷によつて、
トランジスタ２２が破壊されたが、本実施例においては
端子４４の電圧が低いために、コンデンサ４５に蓄積さ
れる電荷量が小さく、トランジスタ２２が破壊されるこ
とはない。
以上説明したように、本発明によれば、誤動作防止のた
めのダイオードに順方向のバイアス電圧を与えることに
より、ダイオードのアノードとカソード間の電圧のバラ
ツキの影響を受けずに、確実に動作をする誤動作防止回
路を提供することができる。
めのダイオードに順方向のバイアス電圧を与えることに
より、ダイオードのアノードとカソード間の電圧のバラ
ツキの影響を受けずに、確実に動作をする誤動作防止回
路を提供することができる。
第１図はバイポーラ形集積回路の基本構造図、第２図は
上記集積回路の結線図、第３図は出力端子に雑音が侵入
した時の電圧波形図、第４図は従来の誤動作防止回路の
回路図、第５図は本発明による誤動作防止回路の１実施
例を示す回路図である。 １・・・・・・集積回路、２・・・・・・サブストレー
ト基板、２２・・・・・・ＮＰＮ形トランジスタ、２５
・・・・・・出力端子、２７，４３・・・・・・誤動作
防止用ダイオード、４１・・・・・・抵抗、４２・・・
・・・ダイオード、４５・・・・コンデンサ、４６・・
・・・・バイアス電源。
上記集積回路の結線図、第３図は出力端子に雑音が侵入
した時の電圧波形図、第４図は従来の誤動作防止回路の
回路図、第５図は本発明による誤動作防止回路の１実施
例を示す回路図である。 １・・・・・・集積回路、２・・・・・・サブストレー
ト基板、２２・・・・・・ＮＰＮ形トランジスタ、２５
・・・・・・出力端子、２７，４３・・・・・・誤動作
防止用ダイオード、４１・・・・・・抵抗、４２・・・
・・・ダイオード、４５・・・・コンデンサ、４６・・
・・・・バイアス電源。
Claims (1)
- 【特許請求の範囲】 １ Ｐ形のサブストレート基板を有する集積回路に構成
された複数個のＮＰＮ形トランジスタのうち、少なくと
も１個のＮＰＮ形のトランジスタのコレクタが集積回路
の出力端子に接続され、誤動作防止用ダイオードのカソ
ードが上記出力端子に接続され、アノードが接地された
回路において、上記誤動作防止用ダイオードのアノード
と接地間に、上記誤動作防止用のダイオードが順方向に
バイアスされるようにバイアス電源が接続された誤動作
防止回路。 ２ バイアス電源の電圧が誤動作防止用のダイオードの
アノードとカソード間電圧にほぼ等しい、特許請求の範
囲第１項記載の誤動作防止回路。 ３ 誤動作防止用のダイオードのアノードにアノードが
接続され、カソードが接地された第２のダイオードと、
一方の端子が第２のダイオードのアノードに接続され、
他方の端子に電圧が印加された抵抗によつてバイアス電
源が構成された特許請求の範囲第１項又は、第２項記載
の誤動作防止回路。 ４ 誤動作防止用ダイオードのアノードにアノードが接
続され、カソードが接地された第２のダイオードと、一
方の端子が第２のダイオードのアノードに接続され、他
方の端子に電圧が印加された抵抗と、第２のダイオード
に並列に接続されたコンデンサとによつてバイアス電源
が構成された特許請求の範囲第１項又は第２項記載の誤
動作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12754077A JPS6047747B2 (ja) | 1977-10-26 | 1977-10-26 | 誤動作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12754077A JPS6047747B2 (ja) | 1977-10-26 | 1977-10-26 | 誤動作防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5461487A JPS5461487A (en) | 1979-05-17 |
| JPS6047747B2 true JPS6047747B2 (ja) | 1985-10-23 |
Family
ID=14962529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12754077A Expired JPS6047747B2 (ja) | 1977-10-26 | 1977-10-26 | 誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047747B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109030U (ja) * | 1988-01-19 | 1989-07-24 | ||
| US10744922B2 (en) | 2017-04-12 | 2020-08-18 | Audi Ag | Method for operating a transport system and corresponding transport system |
-
1977
- 1977-10-26 JP JP12754077A patent/JPS6047747B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109030U (ja) * | 1988-01-19 | 1989-07-24 | ||
| US10744922B2 (en) | 2017-04-12 | 2020-08-18 | Audi Ag | Method for operating a transport system and corresponding transport system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5461487A (en) | 1979-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032046A2 (en) | Circuitry for protecting a semiconductor device against static electricity | |
| JPS61110218A (ja) | 電圧安定化装置 | |
| JPS6047747B2 (ja) | 誤動作防止回路 | |
| JP3739365B2 (ja) | 半導体装置 | |
| US6459249B2 (en) | Reset circuit | |
| US6337503B1 (en) | Integrated power circuit with reduced parasitic current flow | |
| JPH10200056A (ja) | バイポーラｉｃ | |
| JPS5827696B2 (ja) | デンシスイツチカイロ | |
| JPH06163817A (ja) | エピタキシャル・タブ・バイアス構体及び集積回路 | |
| JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
| US4472646A (en) | Semiconductor flip-flop consuming low power | |
| JPS643079Y2 (ja) | ||
| JPH0261820B2 (ja) | ||
| JPS595734A (ja) | 保護回路付入力回路 | |
| JPH0513064Y2 (ja) | ||
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPS604359Y2 (ja) | 双安定リレ−制御回路 | |
| JPS61129918A (ja) | 半導体集詰回路装置 | |
| JP2760679B2 (ja) | 半導体装置 | |
| EP0730299A1 (en) | Circuit for biasing epitaxial regions | |
| JPS5853523B2 (ja) | ヒセンケイインピ−ダンスカイロ | |
| JPH02137516A (ja) | 半導体スイッチ駆動回路 | |
| JPS6331216A (ja) | パルス発生回路 | |
| JPH02105724A (ja) | 半導体集積回路 | |
| JPH0661822A (ja) | スイッチングトランジスタ駆動回路 |